JPH023974A - ゲートターンオフサイリスタの駆動方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、第１ベース層および第２ベース層の双方にゲ
ート電極を設けたダブルゲート型のゲトターンオフサイ
リスク（以下、ダブルゲートＧＴＯ）の駆動方法に関す
る。

（従来の技術） ダブルゲートＧＴＯは、アノード側およびカソード側双
方のベース層にゲート電極を設けてＧＴＯの特性を改冴
しようとするものである。これまでその素子構造はいく
つか提案されているが。

未だ開発途上のものであって、具体的な特性や問題点は
これまで明らかになっていない。ダブルゲートＧＴＯと
して従来特許提案されているものに、特開昭５４−７５
７号公報、特開昭５９−５２８７６号公報、特開昭５９
−２１７３６５号公報等か挙げられる。

本発明者等が実際にダブルゲートＧＴＯを試作して、特
性の評価を行ったところによると、ダブルゲートを用い
てもそのターンオフ特性はシングルゲートＧＴＯの場合
とそれ程大きい差が認められなかった。即ちテイル期間
以外はシングルゲートの場合と何等変わらず、ティルミ
流の低減も１０％程度、テイル期間の電力損失の低減も
１０％程度であった。この原因は、一般にｎベース層の
幅がｎベース層のそれに比べて１０倍程度以上あり、そ
の結果として素子がオン時のキャリア総量がｎベース層
内でｎベース層内の１０倍以上になり、従ってターンオ
フ時にアノード側の第２のゲート電極によるキャリア吸
出しの効果が相対的に非常に小さいためである。

一方、シングルゲートＧＴＯにおいて、高速のターンオ
フ動作を実現するためにオフゲート・パルスによるゲー
）？Ｉｉ流を中央接合電流よりも大きい値に設定する方
法が提案されている（Ｗｍ。

Ｆｒｅｄｅｒｌｃｋ　Ｗｉｒｔｈ　、　　“ｔｌｌｇｈ
　５ｐｅｅｄ、　５ｎｕｂｂｅｒｌｅｓｓＯｐｅｒａｔ
Ｉｏｎ　ｏｆ　　Ｇ　Ｔ　Ｏ−ｓ　Ｕｓｉｎｇ　ａ　Ｎ
ｅｗ　ＧａｔｅＤｒｌｖｌｎｇ　Ｔｅｃｈｎｌｑｕｅ　
　、　　Ｉｎ　Ｃｏｒｌｒ、Ｒｅｃ、　１９８１３ＩＥ
ＥＥ　　ＩＡＳ、ｐｐ、４５３−４５７）。しかしこの
方法も、単にゲート電流を大きくするだけでなく。

ゲート電流ｉｇの変化率ｄ　ｉｇ　／ｄ　ｔを充分に大
きくしなければならず、限界があった。

（発明が解決しようとする課題） 以上のようにダブルゲートＧＴＯは１本来ターンオフ時
のキャリア排出にを効と思われたアノード側のゲート電
極の効果が十分でなく、スイッチングの高速化に余り効
果が得られていない、という問題があった。

本発明は、この聞届を解決して、ダブルゲート電極の効
果を十分に発揮して高速のターンオフ動作を可能とした
ダブルゲートＧＴＯの駆動方法を提供することを目的と
する。

［発明の構成］ （課題を解決するための手段） 本発明は、第１エミッタ層側の高抵抗の第１ベース層と
これより低抵抗の第２エミッタ層側の第２ベース層にそ
れぞれ第１のゲート電極と第２のゲート電極が形成され
た構造のダブルゲートＧＴＯをターンオフ駆動するに際
し、第１のゲート電極に対するオフゲート・パルスの印
加を第２のゲート電極に対するそれに先行させ、かつ第
１および第２のゲート電極に印加するオフゲート・パル
スによるゲート電流をそれぞれの投入時の中央接合電流
よりも大きい値に設定することを特徴とする。

（作用） 本発明の駆動方法によれば、第２のゲート電極へのオフ
ゲートパルスの印加に先行して第１のゲート電極にオフ
ゲートパルスを印加して、先ず全電流を第１エミッタ層
から第１ベース層側に転流させ、更に第２のゲート電極
にオフゲート・パルスを印加して全電流を第２エミッタ
層から第２ベース層へ転流させてｎベース層とｎベース
層からなるダイオードのみに電流を流すことにより、テ
イル期間の短いターンオフ動作が可能になる。またゲー
ト電流を充分大きい値に設定して上述のような電流動作
を行なわせることにより、ターンオフ時のエミッタ直下
の？Ｔｔ流集中を防止して、高い破壊耐量を得ることが
できる。

（実施例） 以下２本発明の詳細な説明する。

第１図は、一実施例のダブルゲートＧＴＯ１（１工レメ
ント部のみ示す）とその駆動回路である。ダブルゲート
ＧＴＯ１は、ｎエミッタ層（第１エミッタ層）１１．ｎ
ベース層（第１ベース層）１２、ｎベース層（第２ベー
ス層）１３およびｎエミッタ層（第２エミッタ層）１４
のｐｎｐｎ構造を有する。ｎエミッタ層１２はｎベース
層１３より高抵抗で厚い。ｎエミッタ層１１にはアノー
ド電極１５が、ｎエミッタ層１５にはカソード電極１６
が設けられ、ｎベース層１２．ｎベース層１３にはそれ
ぞれ第１のゲート電極１７．第２のゲート電極１８が設
けられている。２は主電源、３は負荷である。第１のゲ
ート電極１７には第１ゲートパルス発生器４が接続され
、第２のゲート電極１８には第２ゲートパルス発生器５
が接続されている。これらゲートパルス発生器４，５は
基準′パルス発生器６からの基準パルスを受けてそれぞ
れ必要なゲートパルスを発生するようになっている。第
２ゲートパルス発生器５内には、そのオフゲートパルス
を第１ゲートパルス発生器４からのオフゲートパルスに
対して遅らせる遅延回路を内蔵する。

第２図は、この実施例の動作タイミング図である。ター
ンオン時は負の第１ゲートパルスＳ２と正の第２ゲート
パルスＳ３を同時に印加する。ターンオフ時には、正の
第１ゲートパルスＳ２を第１のゲート電極１７に印加し
た後、所定の時間Δを遅らせて負の第２ゲートパルスＳ
３を第２のゲート電極１８に印加する。このターンオフ
時のゲートパルスＳ２．Ｓ３によるゲート電流はこの実
施例ではいずれもその時の中央接合電流よりも大きい値
になるように設定される。また、遅延時間Δｔは５〜１
００μｓｅｃの範囲で選ぶ。

第３図（ａ）（ｂ）は、この実施例でのターンオフ動作
時の素子内部の電流分布を模式的に示している。第１の
ゲート電極１７に正の第１ゲートパルスが印加されると
、（ａ）に示すように素子内部の電子は第１ゲート電極
１７に向かって流れ始める。これにより、ｐエミッタ１
１からの正孔注入領域は縮小し始め、そのゲート電流を
中央接合電流と同程度またはそれより大きくすることに
より、エミッタ中央への電流集中を生じることなく、ｐ
エミッタの電流を転流することができる。

こうしてＧＴＯはトランジスタ・モードとなる。

その後第２ゲート電極１８に負の第２ゲートパルスが印
加されると、素子内部の正孔が第２のゲート電極１８に
向かって流れ始める。このときもゲト電流を中央接合電
流と同程度またはそれより大きく設定することにより、
ｎエミッタに流れていた電流をエミッタ中央での電流集
中を防止して転流することがてきる。これによりＧＴＯ
は。

（ｂ）に示すようにアノード・カソード間には電流が流
れていないが、残留電荷により第１のゲート電極１７と
第２のゲート電極１８間でのみ電流が流れるダイオード
・モードを経て、やがてターンオフする。

第４図は１以上のターンオンからターンオフ動作におけ
る各部の電流、電圧および電力損失を示している。破線
は１通常のシングルゲートＧＴ。

での特性である。この実施例によれば、ターンオフ時の
ゲート電流の大きさおよび第１．第２ゲートパルスの印
加タイミングを設定することにより。

中央接合電流の降下時間が大きく短縮され、またティル
ミ流の初期値の減少、テイル期間の短縮が図られている
。従ってこの実施例によれば。

ＧＴＯ内部の電力損失を効果的に減少することができる
。電力損失の減少はスイッチング速度の向上にもつなが
り、ＧＴＯの高周波駆動を可能とする。

［発明の効果〕 以−Ｌ述べたように本発明の方法によれば、ダブルゲー
トＧＴＯをターンオフ駆動する際に、第１のゲート電極
に対するオフゲートパルス印加を先行させ、またゲート
電流を中央接合電流と同程度またはそれより大きく設定
することにより、極めて低電力で高速のターンオフ動作
が可能になる。

【図面の簡単な説明】

第１図は本発明の一実施例のダブルゲートＧＴＯの駆動
回路を示す図、第２図はその駆動のタイミング図、第３
図（ａ）（ｂ）はそのターンオフ時の素子内部電流分布
を示す図、第４図は同じく各部の電流、電圧および電力
損失の時間変化を示す図である。 １・・・ダブルゲートＧＴ０，１．１・・・ｐエミッタ
層（第１エミッタ層）、１２・・・ｎベース層（第１ベ
ースＪ’Ｗ）、１３・・・ｐベース層（第２ベース層）
、１４・・・ｎエミッタ層（第２エミッタ層）。 １５・・・アノード電極（第１の主電極）、１６・・・
カソード電極（第２の主電極）、１７・・・第１のゲー
ト電極、１８・・・第２のゲート電極、２・・・主電源
。 ３・・・負荷、４・・・第１ゲートパルス発生器、５・
・・第２ゲートパルス発生器、６・・・基阜パルス発生
器。 出願人代理人　弁理士　鈴江武彦 第 図 第 図

Claims (1)

【特許請求の範囲】
1. 第１導電型の第１エミッタ層、第２導電型で高抵抗の第
   １ベース層、第１導電型の第２ベース層および第２導電
   型の第２エミッタ層がこの順に積層され、第１ベース層
   および第２ベース層にそれぞれ第１のゲート電極および
   第２のゲート電極が形成されたゲートターンオフサイリ
   スタをターンオフ駆動するに際し、第１のゲート電極に
   対するオフゲート・パルスを第２のゲート電極に対する
   それに先行させ、かつ第１および第２のゲート電極に対
   するオフゲート・パルスによるゲート電流をそれぞれの
   投入時刻における中央接合電流と同程度またはそれより
   大きい値に設定することを特徴とするゲートターンオフ
   サイリスタの駆動方法。