JPH0239129B2 - Ritokuseigyozofukuki - Google Patents

Description

【発明の詳細な説明】 この発明は、制御入力端子に印加される制御電
圧により利得が制御される利得制御増幅器に係
り、特に負帰還を施して歪を低減させるようにし
た利得制御増幅器に関する。

利得制御増幅器は、制御入力端子に印加される
制御電圧の変化によりその利得が変化されるよう
にした増幅器であり、従来、第１図に示すような
回路構成のものが知られている。この第１図に示
す利得制御増幅器は、互いのエミツタが共通接続
されたトランジスタ（PNPトランジスタ）１ａ，
１ｂからなる第１のバイポーラトランジスタペア
１と、互いのエミツタが共通接続されたトランジ
スタ（NPNトランジスタ）２ａ，２ｂからなる
第２のバイポーラトランジスタペア２と、演算増
幅器３とを設けてなるものであり、信号入力端子
４を抵抗５（値R₁）を介してトランジスタペア
１の共通エミツタに接続すると共に抵抗６（値
R₁）を介してトランジスタペア２の共通エミツ
タに接続し、また正電源端子７を定電流源８（電
流値はI₁）を介してトランジスタペア１の共通エ
ミツタに接続する一方、負電源端子９を定電流源
１０（電流値はI₁）を介してトランジスタペア２
の共通エミツタに接続し、またトランジスタ１ａ
のベースおよびコレクタとトランジスタ２ａのベ
ースとトランジスタ２ｂのコレクタを接地し、ト
ランジスタ１ｂのコレクタとトランジスタ２ａの
コレクタとを演算増幅器３の非反転入力端子に接
続し、トランジスタ１ｂとトランジスタ２ｂの各
ベースを制御入力端子１１に接続し、また演算増
幅器３の出力端子を信号出力端子１２に接続する
と共に抵抗１３（値R₂）を介してその反転入力
端子に接続し、またその非反転入力端子を接地し
て構成したものである。

このような構成を有する従来の利得制御増幅器
において、トランジスタ１ａ，１ｂ，２ａ，２ｂ
の各エミツタ電流を各々i_1a，i_1b，i_2a，i_2bとし、
制御入力端子１１に印加される制御電圧をVcと
した場合、エミツタ電流i_1a，i_1b，i_2a，i_2bと制御
電圧Vcとの間には、トランジスタのPN接合の性
質から、 i_1b＝i_1a・exp（−Ｋ・Vc） i_2a＝i_2b・exp（−Ｋ・Vc） …(1) 但し、Ｋ＝ｑ／kT なる関係がある。ここで、上記ｋはボルツマン定
数、ｑは電子の電荷、Ｔは接合温度である。

また、信号入力端子４に印加される入力端子の
電圧をv_iとした場合、この電圧v_iがトランジスタ
１ａ，１ｂ，２ａ，２ｂの各ベース・エミツタ間
電圧よりも充分大であれば、 が成り立つ。したがつて、この(2)式と(1)式とか
ら、 が得られる。ここでトランジスタ１ｂ（またはト
ランジスタ２ａ）のコレクタから演算増幅器３へ
供給される電流をi_pとすれば、この電流i_pは、 i_p＝i_1b−i_2a ……(4) であるから、この(4)式に(3)式を代入すれば、 i_p＝2v_i／R₁｛exp（Ｋ・Vc）＋１｝ ……(5) が得られる。また、信号出力端子１２に得られる
出力信号の電圧をv_pとすれば、電圧v_pは、 v_p＝−i_p・R₂ ……(6) であるから、この(6)式に前記(5)式を代入すれば、 v_p＝−2v_i・R₂／R₁｛exp（Ｋ・Vc）＋１｝ ……(7) が得られる。したがつて、この第１図に示す利得
制御増幅器の電圧利得Avは、 Av＝−2R₂／R₁｛exp（Ｋ・Vc）＋１｝ ……(8) となり、この(8)式の分母におけるexp（Ｋ・Vc）
が１より充分大である領域（すなわち制御電圧
VcがVc＞０である範囲）においては、指数関数
特性をもつて変化することが解る。

ところで、このような利得制御増幅器において
は、利得制御増幅器が利得を変化させるものであ
るという性質上、通常の定利得増幅器におけるよ
うな方法によつては負帰還を施すことはできな
い。このため、従来の利得制御増幅器は、裸特性
のまま使用されているのが現状であり、この結果
歪率が高いという欠点があつた。

この発明は、上記事情に鑑み、負帰還を施すこ
とにより、歪率を低減させるようにした利得制御
増幅器を提供することを目的とするものであり、
入力端子を増幅する増幅器と、この増幅器出力に
よりそれぞれの共通エミツタ電流が相補的に変化
し、かつ各組の両ベース間に共通の制御電圧を印
加することにより各組を構成する２つのトランジ
スタの動作電流に大小の不平衡化を生じせしめる
２組のバイポーラトランジスタペアと、前記２組
のバイポーラトランジスタペアの４つのトランジ
スタのうち、動作電流不平衡化状態が共通するも
のどうしのコレクタ電流差に相当する２つの電圧
信号を取り出し、この２つの電圧信号から平均電
圧を算出する平均電圧算出手段とを有してなり、
前記平均電圧を前記増幅器の入力側へ負帰還さ
せ、前記２つの電圧信号のうちのいずれか一方か
ら出力信号を得るようにしたことを特徴としてい
る。

以下、この発明の実施例を図面を参照して説明
する。

第２図は、この発明の一実施例の構成を示す回
路図であり、この図において第１図の各部に対応
する部分には同一の符号が付してある。第２図に
おいて、１４は入力信号（電圧v_i）を増幅する演
算増幅器（増幅器）であり、この演算増幅器１４
の反転入力端子は信号入力端子４に接続されると
共に抵抗１５を介して接地され、またその出力端
子は抵抗５（値R₁）を介してバイポーラトラン
ジスタペア１の共通エミツタに接続されると共に
抵抗６（値R₁）を介してバイポーラトランジス
タペア２の共通エミツタに接続されている。また
トランジスタ１ａ，２ａの各ベースは制御入力端
子１１ａに接続され、トランジスタ１ｂ，２ｂの
各ベースは制御入力端子１１ｂに接続され、これ
らの制御入力端子１１ａ，１１ｂ間には制御電圧
Vcが印加されている。また演算増幅器３の出力
端子は抵抗１６（値R₃、加算手段）を介して前
記演算増幅器１４の非反転入力端子に接続されて
いる。また１７はトランジスタ１ａ（またはトラ
ンジスタ２ｂ）のコレクタから取り出される電流
i¹ _pを対応する電圧v¹ _pに変換するために設けられた
演算増幅器であり、この演算増幅器１７の反転入
力端子はトランジスタ１ａのコレクタに接続され
ると共に抵抗１８（値R¹ ₂）を介してその出力端
子に接続され、その非反転入力端子は接地され、
またその出力端子は抵抗１９（値R¹ ₃加算手段）
を介して前記演算増幅器１４の非反転入力端子に
接続されている。ここで、前記演算増幅器１４の
出力の電圧をv₁とし、また抵抗１６，１９の接続
点に得られる電圧（電圧V_pと電圧v¹ _pとの加算結
果）をv₂とする。

以上の構成において、電流i_1a，i_1b，i_2a，i_2bと
制御電圧Vcとの間には前記(1)式の関係が成り立
ち、また電圧v₁との間には、(2)式と同様に、 が成り立つ。したがつて、この(9)式と前記(1)式と
から、 が得られる。また電流i_pは前記(4)式から i_p＝i_1b−i_2a であるから、この関係と(10)式とから、 i_p＝2V₁／R₁｛exp（Ｋ・Vc）＋１｝ ……(11) が得られる。したがつて出力信号の電圧v_pは、 v_p＝−i_p・R₂ ＝−2v₁×R₂／R₁｛exp（Ｋ・Vc）＋１｝……(12) となる。この(12)式から、この実施例においては、
演算増幅器１４の出力端子と、信号出力端子１２
との間における電圧利得Avが、 Av＝v_p／v₁＝−2R₂／R₁｛exp（Ｋ・Vc）＋１｝……(1
3) となることが解る。

一方、電流i¹ _pは、 i¹ _p＝i_1a−i_2b ……(14) であるから、この(14)式と(9)式および(10)式から、 i¹ _p＝2v₁／R₁｛exp（−Ｋ・Vc）＋１｝ ……(15) が得られる。したがつて、電圧v¹ _pは、 v¹ _p＝−i¹ _p・R¹ ₂ ＝−2v₁・R¹／₂／R₁｛exp（−Ｋ・Vc）＋１｝…
…(16) となり、またこの電圧v¹ _pは、R¹ ₂＝R₂と設定すれ
ば、 v¹ _p＝−2v₁・R₂／R₁｛exp（−Ｋ・Vc）＋１｝……(17
) となる。また電圧v₂はR₃＝R¹ ₃と設定すれば、 v₂＝v_p＋v¹／_p／２ ……(18) であるから、この(18)式に(12)式と(17)式とを代入
すれば、 v₂＝−2v₁・R₂／2R₁｛１／exp（Ｋ・Vc）＋
１＋１／exp（−Ｋ・Vc）＋１｝ ＝−v₁・R₂／R₂〔exp（−Ｋ・Vc）＋１＋e
xp（Ｋ・Vc）＋１／｛exp（Ｋ・Vc）＋１｝｛exp（−Ｋ
・Vc）＋１｝〕 ＝−v₁・R₂／R₁〔exp（−Ｋ・Vc）＋１＋e
xp（Ｋ・Vc）＋１／１＋exp（Ｋ・Vc）＋exp（−Ｋ・Vc
）＋１〕 ＝−R₂／R₁・v₁ ……(19) となる。このように、電圧v_pと電圧v¹ _pとを加算し
た結果得られる電圧v₂は、歪を考慮しない理想的
な動作においては、制御電圧Vcに無関係に電圧
v₁に比例することが解る。したがつてこの電圧v₂
は負帰還用の信号として利用できるものである。

次に、この実施例において歪を考慮した場合の
回路動作について説明する。まず、演算増幅器１
４の出力端子と信号出力端子１２間における電圧
利得を歪を考慮してAdとして表わすと、 Ad＝（１＋ｄ）Av ……(20) （但しｄは歪の係数） と仮定することができる。したがつて、この電圧
利得Adすなわちv₀／v₁は、 v₀／v₁＝（１＋ｄ）−2R₂／R₁｛exp（Ｋ・Vc）＋１｝ ……(21) と表わすことができ、また同様に、歪を考慮した
電流i₀をi_pdとすれば、このi_pdは、 i_pd＝（１＋ｄ）2v₁／R₁｛exp（Ｋ・Vc）＋１｝……(
22) と表わすことができる。また、この実施例におい
ては、電流i_pを取り出し、かつこの電流i_pを電圧
V₀に変換する回路と、電流i¹ _pを取り出し、かつこ
の電流i¹ _pを電圧v¹ _pに変換する回路とは全く対称な
回路構成となつている。したがつて歪を考慮した
電流i¹ _pをi¹ _pdとすれば、このi¹ _pdは、 i¹ _pd＝（１＋ｄ）2R₂／R₁｛exp（−Ｋ・Vc）＋１｝……
(23) と表わすことができる。したがつて電圧v₂は、 v₂＝−（１＋ｄ）・R₂・v₁／R₁｛１／exp（Ｋ・Vc）
＋１＋１／exp（−Ｋ・Vc）＋１｝＝−（１＋ｄ）・R₂
／R₁v₁
……(24) となる。また、この(24)式と(21)式とから、 v₀＝−２（１＋ｄ）・R₂／R₁｛exp（Ｋ・Vc）＋１｝
×−R₁・v₂／（１＋ｄ）・R₂＝2v₂／exp（Ｋ・Vc）＋１
……(25) が得られる。この(25)式は、電圧v₂と電圧v₀との
間には歪がないことを示している。

そして、前記(19)式から明らかなように、電圧
v₂は電圧v₁とは逆位相であるから、この電圧v₂を
演算増幅器１４の非反転入力端子に供給する信号
経路により負帰還ループが形成される。そしてこ
の場合、もし演算増幅器１４の裸利得が充分に大
であれば、前記負帰還ループは、電圧v₂（負帰還
信号）を入力信号の電圧viに一致させるように作
用し、かつv₂＝viとなつて安定する。

したがつて、前記(25)式は、 v₀＝2vi／exp（Ｋ・Vc）＋１ ……(26) となり、またこの実施例における全体の電圧利得
Ａは、 Ａ＝v₀／vi＝２／exp（Ｋ・Vc）＋１ ……(27) となる。このように、この実施例によれば、この
（２７）式から明らかなように、出力信号の電圧v₀に
は歪は一切含まれず、かつ回路全体の電圧利得Ａ
は制御電圧Vcによつて指数関数特性を持つて変
化されることが解る。

次に、上記実施例の変形例として、負帰還信号
を他の回路構成を用いて発生させるようにした場
合を示す。

第３図は前記実施例の第１の変形例を示す回路
図であり、この図における符号２０は、第２図に
おいて鎖線２０で囲む部分を示している。この第
３図において、電圧v₀と電圧v¹ ₀とは、加算用の抵
抗１６，１９（値は共にR₃）と帰還抵抗２１
（値R₃）と演算増幅器２２とからなる加算回路２
３によつて加算されるようになつている。また信
号入力端子４に印加される入力信号（電圧vi）
は、抵抗２４（値R₄）を介して演算増幅器１４
の反転入力端子へ供給され、この反転入力端子に
は前記加算回路２３の出力（電圧v₂）が抵抗２５
（値R₄）を介して負帰還されるようになつてい
る。

次に第４図は、前記実施例の第２の変形例を示
す回路図であり、この図において、前記第１の変
形例と異なる点は、信号入力端子４に印加される
入力信号（電圧vi）が演算増幅器１４の非反転入
力端子へ供給され、同演算増幅器１４の反転入力
端子には、加算回路２３の出力（電圧v₂）が抵抗
２４（値Rx）と抵抗２５（値Ry）とによつて分
圧されて供給されている点にある。なおこの場合
は入力信号viと出力信号v₀とは互いに逆位相とな
る。

次に第５図は、前記実施例を応用した具体回路
を示すものである。この具体回路においては、信
号の非対称性に起因する偶数次歪をより低減させ
るために、摺動端子が接地された可変抵抗器２６
を設け、制御電圧Vcからトランジスタ１ａ−₁＋
２ａ−₁のベースと、トランジスタ１ｂ−₁，２ｂ
−₁のベースとへ各々供給される電圧を接地電位
に対して正負対称になるようにしている。また、
トランジスタ１ａ−₁，１ｂ−₁，２ａ−₁，２ｂ
−₁にはダイオード接続された逆導電性のトラン
ジスタ（すなわちPNPトランジスタに対しては
NPNトランジスタ、またNPNトランジスタに対
してはPNPトランジスタ）１ａ−₂，１ｂ−₂，２
ａ−₂，２ｂ−₂を各々接続して、各トランジスタ
１ａ−₁，１ｂ−₁，２ａ−₁，２ｂ−₁の指数関数
特性の偏差を打ち消すようにしている。

次にこの発明の他の実施例を説明する。第６図
はこの発明の他の実施例の具体回路構成を示すも
のであり、第２〜５図の構成と異なるのはバイポ
ーラトランジスタペア１，２をすべて同一導電性
（ここではNPN形）のトランジスタ１ａ，１ｂ，
２ａ，２ｂで構成した点である。このように同一
導電性素子のみで構成することにより、トランジ
スタの導電形の相違による信号特性の不揃いが減
少し、出力における２次歪を低減することができ
る。まず、信号入力端子４からの入力信号は、演
算増幅器１４ａ，１４ｂからなる入力増幅部１４
において、同振幅、逆相の２信号にされ、これら
はそれぞれ抵抗５，６を介して、制御入力端子１
１ａ，１１ｂ間の制御電圧Vcに応じた指数関数
特性を有するバイポーラトランジスタペア１，２
の各共通エミツタに印加される。先に述べた実施
例の如く異なる導電性のトランジスタペアを用い
た場合には、これらのコレクタ電流同士の演算が
容易であつたが、この実施例では同一導電性のト
ランジスタペアを用いているため、コレクタ電流
i_1a，i_1b，i_2a，i_2bの演算は、それぞれ演算増幅器
３，１７において行なつている。また、抵抗１
６，１９は加算手段であり、その加算出力は入力
側の演算増幅器１４ａの反転入力端に負帰還され
ている。

以上説明したように、この発明によれば、入力
信号を増幅する増幅器と、この増幅器出力により
それぞれの共通エミツタ電流が相補的に変化し、
かつ各組の両ベース間に共通の制御電圧を印加す
ることにより各組を構成する２つのトランジスタ
の動作電流に大小の不平衡化を生じせしめる２組
のバイポーラトランジスタペアと、前記２組のバ
イポーラトランジスタペアの４つのトランジスタ
のうち、動作電流不平衡化状態が共通するものど
うしのコレクタ電流差に相当する２つの電圧信号
を取り出し、この２つの電圧信号から平均電圧を
算出する平均電圧算出手段とを有し、この平均電
圧算出手段により算出される前記平均電圧を前記
増幅器の入力側へ負帰還させ、前記２つの電圧信
号のうちのいずれか一方から出力信号を得るよう
にしたので、極めて歪率の低い利得制御増幅器を
実現することができる。

【図面の簡単な説明】

第１図は従来の利得制御増幅器の構成を示す回
路図、第２図はこの発明の一実施例の構成を示す
回路図、第３図は同実施例の第１の変形例の構成
を示す回路図、第４図は同実施例の第２の変形例
の構成を示す回路図、第５図は同実施例の具体回
路を示す回路図、第６図はこの発明の他の実施例
の具体回路構成を示す回路図である。 １ａ，１ｂ，２ａ，２ｂ……バイポーラトラン
ジスタ、３，１７，２２……演算増幅器、１３，
１６，１８，１９，２１……抵抗、（３，１７，
１３，１６，１８，１９または３，１７，２２，
１３，１６，１８，１９，２１は各々平均電圧算
出手段を構成する）、１４……増幅器（演算増幅
器）。

Claims (1)

1. 【特許請求の範囲】 １ (a) 入力信号を増幅する増幅器と、 (b) この増幅器出力によりそれぞれの共通エミツ
   タ電流が相補的に変化し、かつ各組の両ベース
   間に共通の制御電圧を印加することにより各組
   を構成する２つのトランジスタの動作電流に大
   小の不平衡化を生じせしめる２組のバイポーラ
   トランジスタペアと、 (c) 前記２組のバイポーラトランジスタペアの４
   つのトランジスタのうち、動作電流不平衡化状
   態が共通するものどうしのコレクタ電流差に相
   当する２つの電圧信号を取り出し、この２つの
   電圧信号から平均電圧を算出する平均電圧算出
   手段とを有してなり、 (d) 前記平均電圧を前記増幅器の入力側へ負帰還
   させ、前記２つの電圧信号のうちのいずれか一
   方から出力信号を得るようにすることを特徴と
   する利得制御増幅器。