JPH0237878A - Clamp pulse generating circuit for video signal - Google Patents

Clamp pulse generating circuit for video signal

Info

Publication number
JPH0237878A
JPH0237878A JP63189032A JP18903288A JPH0237878A JP H0237878 A JPH0237878 A JP H0237878A JP 63189032 A JP63189032 A JP 63189032A JP 18903288 A JP18903288 A JP 18903288A JP H0237878 A JPH0237878 A JP H0237878A
Authority
JP
Japan
Prior art keywords
signal
clamp pulse
circuit
clamp
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63189032A
Other languages
Japanese (ja)
Inventor
Toshinobu Hatano
敏信 秦野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63189032A priority Critical patent/JPH0237878A/en
Publication of JPH0237878A publication Critical patent/JPH0237878A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To generate a clamp pulse which is strong in a noise and surely synchronizes in a back-porch by providing an AND output circuit of a clamp pulse output permitting signal and a clamp pulse timing signal. CONSTITUTION:For a video signal inputted to a terminal 1, a chrominance signal is removed by a low pass filter 2 and separated to a luminance signal. A clamp pulse output permitting signal is obtained through a counter 5 which is separated to a horizontal synchronizing signal with a synchronizing separating circuit 3, synchronized to the front end of an AFC circuit 4 and the synchronizing signal, initialized and counts a clock. By passing through a mono-stable vibrator 6 from a horizontal synchronizing signal, a clamp pulse timing signal to synchronize the rear edge of the synchronizing signal is obtained and both obtained signals are made into the output through an AND gate 7 to a clamp pulse output terminal 8. Thus, the clamp pulse can be surely synchronized in the back-porch and the stability for the noise can be improved.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は映像制御システムにおける映像信号のDC再生
を施すクランプ回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a clamp circuit that performs DC reproduction of a video signal in a video control system.

従来の技術 近年、映像制御システムにデジタル技術を応用した付加
機能を有するシステムが増えつつある。
BACKGROUND OF THE INVENTION In recent years, there has been an increase in the number of video control systems that have additional functions that utilize digital technology.

これらのシステムでは映像信号の量子化及び逆量子化が
行われるがその際、映像信号の直流レベルを固定するた
めのクランプ回路が多用されている。特に輝度信号部分
のみを量子化する際、黒レベルクランプが用いられ、同
期クランプ方式をとるので別個にクランプ用のタイミン
グパルスが必要となる。第3図、第4図は従来例の映像
信号クランプ用パルス発生回路の各ブロック図である。
In these systems, video signals are quantized and inversely quantized, and at that time, clamp circuits are often used to fix the DC level of the video signals. In particular, when only the luminance signal portion is quantized, a black level clamp is used, and since a synchronous clamp method is used, a separate timing pulse for clamping is required. FIGS. 3 and 4 are block diagrams of conventional video signal clamping pulse generation circuits.

1は映像入力端子、2は映像信号より輝度信号を分離す
るローパスフィルタ、3は水平同期信号を分離するため
の同期分離回路、4は自動周波数調節(AFC)回路、
5は水平同期信号の前縁に同期して初期化され出力クロ
ックをカウンタするカウンター、8はクランプパルス出
力端子である。
1 is a video input terminal, 2 is a low-pass filter that separates the luminance signal from the video signal, 3 is a synchronization separation circuit for separating the horizontal synchronization signal, 4 is an automatic frequency control (AFC) circuit,
5 is a counter that is initialized in synchronization with the leading edge of the horizontal synchronizing signal and counts an output clock; 8 is a clamp pulse output terminal.

第4図では、分離した同期信号の後縁に同期して一定幅
のパルスを発生する単安定バイブレータ回路6を有し、
他の構成ブロックは第1図と同じである。以上のような
第3図あるいは第4図のいずれかの構成により映像信号
用クランプパルスを得ているう 発明が解決しようとする課題 しかしながら第3図示構成の場合、水平同期信号に同期
したAFC4の出力信号の変化点からカウントをスター
トし、一定カウントの後、クランプパルスを発生する回
路であり、AFC出力信号をカウントスタートの基準と
しているため、ノイズには強い。しかし、実際のVTR
再生信号等の非標準信号では水平同期パルスの幅が放送
規格に準処していない場合がある。又、AFC回路出力
の同期信号にも時間遅れがあるのでシンクレベルの前縁
から一定カウントしたのでは、クランプパルスがバック
ポーチの位置に収まらない場合があり、位置が不正確と
いう欠点を有している。
In FIG. 4, it has a monostable vibrator circuit 6 that generates a pulse of a constant width in synchronization with the trailing edge of the separated synchronization signal,
Other constituent blocks are the same as in FIG. Problems to be Solved by the Invention of Obtaining Clamp Pulses for Video Signals by the Structures of either FIG. 3 or FIG. 4. However, in the case of the structure shown in FIG. This circuit starts counting from the point of change in the output signal and generates a clamp pulse after a certain count, and is resistant to noise because it uses the AFC output signal as the reference for starting the count. However, the actual VTR
In non-standard signals such as playback signals, the width of the horizontal synchronization pulse may not comply with the broadcasting standard. In addition, there is a time delay in the synchronization signal output from the AFC circuit, so if the count is constant from the leading edge of the sync level, the clamp pulse may not be located at the back porch position, resulting in inaccurate positioning. ing.

一方、第4図示構成の場合、輝度信号のシンクレベルか
ら黒レベルの切り換わり点で単安定バイブレータ回路6
が一定クランプパルスを発生する回路であるが、映像信
号入力か弱信号の時には、分離された複合同期信号にノ
イズが混入される可能性が高い。この結果、単安定バイ
ブレータが誤動作し、バックポーチ以外でクランプパル
スを発生し、正常なりランプパルス発生ができなくなる
欠点を有していた。
On the other hand, in the case of the configuration shown in FIG. 4, the monostable vibrator circuit 6
is a circuit that generates a constant clamp pulse, but when the video signal input is weak, there is a high possibility that noise will be mixed into the separated composite synchronization signal. As a result, the monostable vibrator malfunctions and generates clamp pulses outside the back porch, resulting in the drawback that normal lamp pulse generation is no longer possible.

本発明は上記従来の問題点を解決するもので、簡易な構
成でクランプパルスを確実にバックポーチ内に同期させ
、ノイズに対する安定性を向上させることを目的とする
The present invention solves the above conventional problems, and aims to reliably synchronize the clamp pulse within the back porch with a simple configuration and improve stability against noise.

課題を解決するための手段 本発明は、上記問題点を解決するため、カウンタ回路と
単安定パイブレーク回路とより得られる出力信号の論理
81(AND)をとることにより、互いの欠点を相殺す
るような構成を有している。
Means for Solving the Problems In order to solve the above-mentioned problems, the present invention cancels each other's shortcomings by performing a logic 81 (AND) of output signals obtained from a counter circuit and a monostable pie-break circuit. It has such a configuration.

作用 この構成によって、ビデオ信号からクランプパルス発生
回路を得る際、ノイズには強いが同期位置が確実にバッ
クポーチ中に収まらないという特徴を持つ第3図の回路
と、バックポーチ中に確実に同期するがノイズに弱いた
めバックポーチ以外のところでクランプパルスを発生す
る可能性を持つ第4図の回路との出力信号の論理積をク
ランプパルスとして、ノイズに強くバックポーチ中に確
実に同期するクランプパルスを得ることができる。
With this configuration, when obtaining a clamp pulse generation circuit from a video signal, it can be synchronized reliably during the back porch with the circuit shown in Figure 3, which is strong against noise but has the characteristic that the synchronization position does not fall within the back porch. However, the AND of the output signal with the circuit shown in Figure 4, which has the possibility of generating a clamp pulse outside of the back porch due to its sensitivity to noise, is used as the clamp pulse to create a clamp pulse that is resistant to noise and reliably synchronizes during the back porch. can be obtained.

実施例 以下を本発明の一実施例について、図面を参照して説明
する。第1図は本発明の一実施例における映像信号用ク
ランプパルス発生回路のブロック図を示すものである。
EXAMPLE An example of the present invention will be described below with reference to the drawings. FIG. 1 shows a block diagram of a video signal clamp pulse generation circuit according to an embodiment of the present invention.

第1図において、1は映像信号入力端子、2はローパス
フィルタ(L P F )、3は同期分離回路、4はA
FC回路、5はカウンター、6は単安定バイブレータ、
7はANDゲート、モして8はクランプパルス出力端子
である。
In Fig. 1, 1 is a video signal input terminal, 2 is a low-pass filter (L P F ), 3 is a synchronous separation circuit, and 4 is an A
FC circuit, 5 is a counter, 6 is a monostable vibrator,
7 is an AND gate, and 8 is a clamp pulse output terminal.

9はクランプパルス出力許可信号、10はクランプパル
スタイミング信号である。
9 is a clamp pulse output permission signal, and 10 is a clamp pulse timing signal.

端子1に入力する映像信号は、ローパスフィルタ(LP
F)2で色信号が除去され、輝度信号に分離される。そ
して、同期分離回路3で水平同期信号に分離され、そこ
からAFC回路4と同期信号の前縁に同期して初期化さ
れクロックをカウントするカウンター5を通ることによ
り、第2図に示すようなバックポーチよりやや幅の広い
クランプパルス出力許可信号を得る。また水平同期信号
から単安定パイブレーク6を通過することによって、同
図に示すような同期信号の後縁に同期したクランプパル
スタイミング信号を得る。こうして得られた両信号をA
NDゲート7に通し、クランプパルス出力端子8への出
力とすると、単安定バイブレータからノイズによって発
生したクランプパルスを除去することができ、ノイズに
対する安定性を向上させることができる。
The video signal input to terminal 1 is passed through a low-pass filter (LP
F) In step 2, the color signal is removed and separated into a luminance signal. Then, it is separated into a horizontal synchronization signal by a synchronization separation circuit 3, and then passes through an AFC circuit 4 and a counter 5 that is initialized in synchronization with the leading edge of the synchronization signal and counts clocks, as shown in FIG. Obtain a clamp pulse output permission signal that is slightly wider than the back porch. Further, by passing the horizontal synchronization signal through the monostable pie break 6, a clamp pulse timing signal synchronized with the trailing edge of the synchronization signal as shown in the figure is obtained. Both signals obtained in this way are A
By passing it through the ND gate 7 and outputting it to the clamp pulse output terminal 8, clamp pulses generated by noise can be removed from the monostable vibrator, and stability against noise can be improved.

発明の効果 以上のように本発明によれば、水平同期信号からクラン
プパルスを発生するために、クランプパルス出力許可信
号とクランプパルスタイミング信号との論理積出力回路
を設けるという簡易な構成により、ノイズに強(、バッ
クポーチ中で確実な同期をするクランプパルスを発生装
置を実現することができるものである。
Effects of the Invention As described above, according to the present invention, in order to generate a clamp pulse from a horizontal synchronization signal, a simple configuration is provided in which an AND output circuit of a clamp pulse output permission signal and a clamp pulse timing signal is provided, thereby reducing noise. This makes it possible to realize a device that generates clamp pulses that provide reliable synchronization in the back porch.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例における映像信号用クランプ
パルス発生回路を示すブロック図、第2図はそのタイミ
ング波形図、第3図、第4図は従来の映像信号用クラン
プパルス発生回路を示すブロック図である。 1・・・・・・映像信号入力端子、2・・・・・・ロー
パスフィルタ、3・・・・・・同期分離回路、4・・・
・・・AFC回路、5・・・・・・カウンター、6・・
・・・・単安定バイブレータ、7・・・・・・ANDゲ
ート、8・・・・・・クランプパルス出力端子。 代理人の氏名 弁理士 粟野重孝 ほか1名クラ〉ブバ
ルス 出力信号
FIG. 1 is a block diagram showing a video signal clamp pulse generation circuit according to an embodiment of the present invention, FIG. 2 is a timing waveform diagram thereof, and FIGS. 3 and 4 are diagrams showing a conventional video signal clamp pulse generation circuit. FIG. 1...Video signal input terminal, 2...Low pass filter, 3...Synchronization separation circuit, 4...
...AFC circuit, 5...Counter, 6...
... Monostable vibrator, 7 ... AND gate, 8 ... Clamp pulse output terminal. Name of agent: Patent attorney Shigetaka Awano and 1 other person Club output signal

Claims (1)

【特許請求の範囲】[Claims] 映像信号より輝度信号を分離するためのローパスフィル
タと、水平同期信号を分離するための同期分離回路と、
AFC(自動周波数調節)回路と、前記分離した同期信
号の前縁に同期して初期化されクロックをカウントする
カウンターと、前記分離した同期信号の後縁に同期して
一定幅のパルスを発生する単安定バイブレータ回路とを
有する映像信号用クランプパルス発生回路。
A low-pass filter for separating the luminance signal from the video signal, a sync separation circuit for separating the horizontal sync signal,
an AFC (automatic frequency adjustment) circuit, a counter that is initialized in synchronization with the leading edge of the separated synchronizing signal and counts a clock, and a pulse of a constant width is generated in synchronization with the trailing edge of the separated synchronizing signal. A video signal clamp pulse generation circuit having a monostable vibrator circuit.
JP63189032A 1988-07-28 1988-07-28 Clamp pulse generating circuit for video signal Pending JPH0237878A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63189032A JPH0237878A (en) 1988-07-28 1988-07-28 Clamp pulse generating circuit for video signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63189032A JPH0237878A (en) 1988-07-28 1988-07-28 Clamp pulse generating circuit for video signal

Publications (1)

Publication Number Publication Date
JPH0237878A true JPH0237878A (en) 1990-02-07

Family

ID=16234155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63189032A Pending JPH0237878A (en) 1988-07-28 1988-07-28 Clamp pulse generating circuit for video signal

Country Status (1)

Country Link
JP (1) JPH0237878A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05115020A (en) * 1991-10-22 1993-05-07 Hamamatsu Photonics Kk Video signal dc component recovery circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05115020A (en) * 1991-10-22 1993-05-07 Hamamatsu Photonics Kk Video signal dc component recovery circuit

Similar Documents

Publication Publication Date Title
JPH0552703B2 (en)
JPH0237878A (en) Clamp pulse generating circuit for video signal
JPS6351596B2 (en)
JP2528948B2 (en) Video signal clamp circuit
JP2997013B2 (en) Vertical synchronous playback circuit
JPH0153545B2 (en)
JPH0413375A (en) Synchronizing separator circuit
KR900009252Y1 (en) Jitter eliminating circuit of teletext h-sycn signals
JPS61261973A (en) Frame synchronizing separator circuit
JP2775801B2 (en) Video signal processing circuit
JPS625515B2 (en)
JPS5837165Y2 (en) Synchronous signal processing device
JPS5979686A (en) Extracting method of timing
JP3475773B2 (en) Video signal processing device and liquid crystal display device
JP2573213B2 (en) Horizontal sync signal regeneration circuit
JPS6033650Y2 (en) Synchronous signal separation device
JPS6042664B2 (en) vertical synchronizer
JPH0723349A (en) Muse signal transmitter for high-vision broadcasting
JPS61201589A (en) Synchronizing signal separator
JPH10145638A (en) Horizontal address generating circuit for television video signal
JPS63187876A (en) Synchronizing signal separation circuit
JPS58106970A (en) Multisystem color television receiver
JPS6135690A (en) Color television having color signal processor and integrated circuit
JPH02162968A (en) Synchronizing discrimination and noise mute circuit
JPH0748861B2 (en) Sync signal regeneration circuit