JPH02365A

JPH02365A - 電界効果トランジスタ

Info

Publication number: JPH02365A
Application number: JP31952587A
Authority: JP
Inventors: Takashi Fukushima; 隆史福島; Atsushi Kudo; 淳工藤; Masayoshi Koba; 木場　正義
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1987-10-14
Filing date: 1987-12-16
Publication date: 1990-01-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明は電界効果トランジスタに関し、さらに詳しくは
、インジウム（Ｉｎ）系化合物半導体を活性層とした金
属絶縁膜半導体（以下、ＭＩＳと記す）形などの電界効
果トランジスタの改良に関するものである。

〈従来の技術〉化合物半導体、とくに■−■族化合物半導体は、高速性
、低消費電力性、低雑音性などにおいてシリコンよりも
優れているため、現今その開発が活発に行なわれている
。その素子形式としては、シリコンによって実現される
ＭＯＳ形電界効果トランジスタに相当するＭＩＳ形電界
効果トランジスタが、高性能化、高集積化に適している
ため望ましいが、従来はその形成が後述するような原因
によって困難であった。そのため、■−ｖ族化合物半導
体としては砒化ガリウム（ＧａＡｓ）を用いたショット
キー形電界効果トランジスタが実現されている程度であ
る。

〈発明が解決しようとする問題点〉ＭＩＳ形半導体が実現されれば、その論理振幅（入力電
圧の振幅）が大きい上に、雑音や電源電圧変動に対する
耐性が高く、しかも高集積度の電子デバイスが実現する
と期待されており、その材料としては燐化インジウム（
Ｉ　ｎＰ　）、砒化ガリウム・インジウム（ＩｎＧａＡ
ｓ　）などのインジウム系化合物がある。

しかしながら、インジウム系化合物半導体によるＭＩＳ
形電界効果トランジスタは、実用化するには界面特性が
不充分であり、また動作中に特性ドリフトが生じるなど
の重要な問題点があった。

すなわち、従来からＩｎＰ、ＩｎＧａＡｓ等に対し、光
ＣＶＤ法、プラズマＣＶＤ法等を用いたゲート絶縁膜形
成が試みられている。しかし、絶縁膜によっては、化合
物半導体の場合、成膜初期のＰやＡｓの脱離によって界
面特性が劣化することが知られている。また、このよう
なＰやＡｓの脱離を抑制する効果を持つ絶縁膜、たとえ
ば窒化シリコン（Ｓ１３Ｎ４）などは、絶縁膜としての
絶縁耐圧が低いという欠点があり、ＩｎＰ等の表面を良
好な化学量論状態に保ち、かつ絶縁耐圧が高い絶縁膜を
形成する技術は、現在迄のところ確立されたとは言い難
い。

本発明は、上記諸点に鑑みて創案されたものであり、上
述の技術的問題点を解決し、動作面で安定であり、しか
も高性能の電界効果トランジスタを提供することを目的
としている。

く問題点を解決するための手段〉上記の目的を達成するため、本発明の電界効果トランジ
スタはインジウム系化合物単結晶半導体層と、この単結
晶半導体層上に形成された絶縁膜と、この絶縁膜上に形
成された電極とを含み、上記の絶縁膜は、ゲート絶縁膜
として二重あるいはそれ以上の積層構造を有するように
構成している。

く作　用〉本発明に従えば、インジウム系化合物単結晶半導体層と
、二重あるいはそれ以上の積層構造を有する絶縁膜と、
絶縁膜上に電極を形成して、電界効果トランジスタを構
成する。

上記の単結晶半導体層には、ソース領域、ドレイン領域
が形成され、絶縁膜はゲート絶縁膜として構成され、絶
縁膜上の電極によりゲート電極が形成される。

即ち本発明は、それぞれ良好な界面特性、■族原子の拡
散阻止能力、高耐圧などの特徴を有する複数の絶縁層を
積層することによって、インジウム系化合物半導体を用
いた電界効果トランジスタのゲート絶縁膜としての優れ
た総合特性を実現する０〈実施例〉以下、図面を参照して本発明の実施例を詳細に説明する
。

第１図は、本発明の一実施例のＭＩＳ形電界効果トラン
ジスタ１の構造を示す断面図である。同図において、２
は単結晶ＩｎＰ基板、３．４はゲート絶縁膜、５はゲー
ト電極、６はソース電極、７はドレイン電極、８はドー
プ層、９は単結晶ＩｎＰ活性層であり、インジウム系化
合物単結晶半導体層である単結晶ＩｎＰ基板２上にドー
プ層８とともに後述する特性を有するゲート絶縁膜３お
よびゲート絶縁膜４が形成され、図示しないレジストを
マスクとしてゲート絶縁膜３，４をエツチングにより取
り除き、ソース電極６およびドレイン電極７が形成され
、ゲート絶縁膜４の上にゲート電極５が形成される構造
となしている。

本発明のこの第１の実施例において注目すべきは、次の
点である。

単結晶半導体層と直接接触するゲート絶縁膜３の材料と
して、単結晶半導体中のＰ＋Ａｓの脱離を抑制する効果
を持つＳｉ３Ｎ４などにより、実現される高品質絶縁膜
を用い、ゲート電極５の直下のゲート絶縁膜４の材料と
して絶縁耐圧の高いシリコン酸化膜（ＳｉＯ□）を使用
する。

次に本実施例によるＭＩＳ形電界効果トランジスタの製
法について説明する。

第２図（ａ）乃至（ｄ）は、それぞれ本発明の第１の実
施例のＭＩＳ形電界効果トランジスタの製法を順を追っ
て示す断面図である。

同図（ａ）は、■ｎＰ基板２上に、ドープ層８を形成さ
せる工程を示した図である。この工程では、半絶縁性あ
るいは高抵抗のＩｎＰ基板２の上に、高品質のｎ＋Ｉｎ
Ｐ単結晶をエピタキシャル成長を行なうことができるＭ
ＯＣＶＤ、ＶＰＥなどの方法が適用される。すなわち、
ＭＯＣＶＤ法を用いる場合には、約７０Ｔｏｒｒの減圧
条件下において、基板温度６００℃２組成比（Ｖ／Ｉｌ
ｌ　）が約２００となるように、トリメチルインジウム
（ＴＭＩｎ）およびホスフィン（ＰＨ３）、更にドーパ
ントとしてシラン（ＳｉＨ４）をトータルとして２５０
ＳＣＣＭ流す。水素ガスをキャリアとし全ガス流量１５
ＳＬＭの成長において、厚さ約０．３μｍのｎ＋ＩｎＰ
層、すなわちドープ層８を得る。

ここに上記ｎ＋ＩｎＰドープ層８の比抵抗ρは１〜１０
×１０　　Ω（７）である。

同図（ｂ）は、活性層９を規定する工程を説明するため
の図である。仮想線で示される第１のレジストｒ□をマ
スクとして、深さｄ　＝　０．４μｍ１幅ｔ＝３μｍの
領域Ｇをエツチングにより取り除く。この工程は臭素系
エッチャント（Ｂｒ　２　＋ＨＢｒ　＋Ｈ２０）を用い
たウェットエツチング法により行なわれる。

同図（ｃ）はゲート絶縁膜３および４を形成させる工程
を説明するための図である。この工程では、前記のドー
プ層８及び活性層９上に高品質の５ｔ３Ｎ４およびＳ　
ｔ　０２を形成することができるプラズマＣＶＤ法、電
子サイクロトロン共鳴プラズ？　ＣＶ　Ｄ　（ＥＣＲ−
ＰＣＶＤ　）法、光ＣＶＤ法ナトカ適用される。すなわ
ち、ＥＣＲ法の場合には、約５Ｘ１０　　　Ｔｏｒｒの
真空条件下において、基板加熱を行なわない状態で、組
成比Ｎ２／ＳｉＨ４が２０となるように、窒素ガス（Ｎ
２）およびＳｉＨ４を計２１８ＣＣＭ流す。約８７０ガ
ウスの磁場と、周波数約２．４５ＧＨｚのマイクロ波を
約１２０Ｗ導入することによシ、厚さ約１０ｎｍの８１
３　Ｎ　４すなわちゲート絶縁膜３を得る。さらに、同
様の条件で、組成比０２　／　Ｓ　ｉＨ４が３となるよ
うに、酸素ガス（０□）およびＳ　ｉＨ４を計２０８Ｃ
ＣＭ流すと、厚さ約９０ｎｍの３１０２、すなわちゲー
ト絶縁膜４を得る。

同図（ｄ）は、ソース電極６．ドレイン電極７およびゲ
ート電極５の形成工程を示す図である。前記ゲート絶縁
膜４上の図示しない第２のレジストをマスクとして、ゲ
ート絶縁膜４および３をエツチングによシ取り除き、ド
ープ層８上にＡ　ｕ　／　Ｇ　ｅ電極によりソース電極
６．ドレイン電極７を設け、その後、さらにゲート絶縁
膜４上にＡｔ電極によりゲート電極５を設ける。さらに
パッシベーション工程を経て、ＭＩＳ形電界効果トラン
ジスタ１が完成する。なお同図（ｄ）は前記した第１図
と同一構造を示す図である。

以上のようにして形成されたＭＩＳ形電界効果トランジ
スタ１について、発明者等がターマン法で評価した界面
準位密度は、その最小値が１×１０　　ａｎ　　ｅｖ　
　であシ、またゲート絶縁膜３および４中の固定電荷は
８×１０　（７）　と低い値を示した。また電界効果移
動度はμｆｅ＝３３００ａｌ／ＶＳと良好な値が得られ
た。さらにゲート電圧Ｖｇ＝５Ｖを印加した状態でのド
レイン電流のドリフトは、１時間で高々３％以下と極め
て高い安定度を示した。すなわち本実施例によれば安定
で特性の優れたＭＩＳ形電界効果トランジスタを実現可
能となる。

なお、上記した実施例においてはＳｉ３Ｎ４上に５ｉ０
２を積層する構造となしたが、総合的な効果が出れば良
いため、積層の順序は逆であっても構わない。また各層
厚及び層数は上記の実施例に限定されるものではない。

次に、本発明の第２の実施例について説明する。

本発明の第２の実施例において注目すべきは、次の点で
ある。

単結晶半導体層と直接接触する第１図に示したゲート絶
縁膜３の材料として、単結晶半導体中のＰやＡｓの脱離
を抑制する効果を持つ燐添加酸化シリコン（以下ＰＳＧ
と記す）により実現される高品質絶縁膜を用い、第１図
に示したゲート電極５の直下のゲート絶縁膜４の材料と
して絶縁耐圧の高いシリコン酸化膜（ＳｉＯ□）を使用
する。

次に本実施例によるＭＩＳ形電界効果トランジスタの製
法について先に説明した第１の実施例によるＭＳＩ形電
界効果トランジスタの作製工程を示す第２図（ａ）乃至
（ｄ）を用いて説明する。

同図（ａ）は、ＩｎＰ基板２上に、ドープ層８を形成さ
せる工程を示した図である。この工程では、半絶縁性あ
るいは高抵抗のＩｎＰ基板２の上に、高品質のｎ＋Ｉｎ
Ｐ単結晶をエピタキシャル成長を行なうことができるＭ
ＯＣＶＤ、ＶＰＥなどの方法が適用されることは、上記
した第１の実施例の場合と同様である。

同図（ｂ）は、活性層９を規定する工程を説明するため
の図である。仮想線で示される第１のレジス）ｒｌをマ
スクとして、深さｄ＝０．４μｍ１幅ｔ＝３μｍの領域
Ｇをエツチングにより取り除く。この工程は臭素系エッ
チャント（Ｂｒ２＋ＨＢｒ＋Ｈ２０）あるいは硫酸系エ
ッチャント（Ｈ２ＳＯ４＋Ｈ２０□＋Ｈ２０）？用いた
ウェットエツチング法により行なわれる。

同図（ｃ）はゲート絶縁膜３および４を形成させる工程
を説明するための図である。この工程では、前記のドー
プ層８及び活性層９上に高品質のＰＳＧ膜およびＳｉＯ
□膜を形成することができるプラズマＣＶＤ法、電子サ
イクロトロン共鳴プラズマＣＶ　Ｄ　（ＥＣＲ−ＰＣＶ
Ｄ　）法、光ＣＶＤ法などが適用される。すなわち、Ｅ
ＣＲ法の場合には、チャンバー内をベース真空度約７Ｘ
１０　　Ｔｏｒｒとして、１００℃〜３００℃の基板加
熱を行なった状態で、所期のＰ濃度を得るために、次の
表−１に示す組成のガスを流す。

なお、表−１においてＰＨ３は４％希釈であシ、希釈ガ
スとして通常Ｈ２＋Ｈｅ、Ｎ２＋Ａｒ等を用いる０表−Ｉ　　ＰＳＧのＰ濃度とガス組成の関係次に、約８
７０ガウスの磁場と、周波数約２．４５ＧＨｚのマイク
ロ波を約１２０Ｗ導入することによシ、厚さ約１０ｎｍ
のＰＳＧ膜、即ちゲート絶縁膜３を得る。なお、この場
合の基板温度とＰＳＧ膜のデポレートの関係の一例を表
−２に示す。

表−２基板温度とＰＳＧのデポレートとの関係さらに、
同様の条件で、組成比０２／ＳｉＨ４が３となるように
、酸素ガス（０□）およびＳ　ｉＨ４を計２０８ＣＣＭ
流すことにより、厚さ約９０ｎｍの３１０２、すなわち
ゲート絶縁膜４ｆ！ｒ得る。なお、この場合の基板温度
とＳ　ｉＯ２膜のデポレートとの関係の一例を表−３に
示す。

表−３基板温度とＳｉＯ□のデポレートとの関係同図（
ａ）は、ソース電極６．ドレイン電極７およびゲート電
極５の形成工程を示す図である。前記ゲート絶縁膜４上
の図示しない第２のレジストをマスクとして、ゲート絶
縁膜４および３をエツチングによシ取シ除き、ドープ層
８上にＡ　ｕ　／　Ｇ　ｅ電極によりソース電極６．ド
レイン電極７を設け、その後、さらにゲート絶縁膜４上
にＡｔ電極によりゲート電極５を設ける。さらにパッシ
ベーション工程を経て、ＭＩＳ形電界効果トランジスタ
１が完成する。なお同図（ｄ）は前記した第１図と同一
構造を示す図である。

以上のようにして形成された本発明の第２の実施例とし
てのＭＩＳ形電界効果トランジスタ１について、発明者
等がターマン法で評価した界面準位密度は、その最小値
が５　Ｘ　１０１０ｃｍ−２ｅ　ｖ−”であり、またゲ
ート絶縁膜３および４中の固定電荷は７ＸＩＯｃｍ　　
と低い値を示した。また電界効果移動度はμ、ｅ＝３７
００ｉ／ＶＳと良好な値が得られた。さらにゲート電圧
ｖｇ＝５Ｖを印加した状態でのドレイン電流のドリフト
は、１時間で高々３％以下と極めて高い安定度を示した
。すなわち本実施例によれば安定で特性の優れたＭＩＳ
形電界効果トランジスタを実現可能となる。

なお、上記した実施例においてはＰＳＧ膜上にＳ　ｉＯ
２膜を積層する構造となしたが、総合的な効果が出れば
良いため、積層の順序は逆であっても構わない。また各
層厚及び層数は上記の実施例に限定されるものではない
。

更に、上述の各館１及び第２の実施例では活性層９を形
成する■−■族の化合物半導体としてＩｎＰを用いた例
について説明したが、本発明はこれに限定されるもので
はなく、ＩｎＧａＡｓ。

ＩｎＧａＡｓＰ等のＩｎ系の同族の他の化合物半導体を
用いる場合にも同様に実施することが出来、当然に本発
明の範囲に含まれるものであることは言うまでもない。

〈発明の効果〉以上のように本発明によれば、インジウム系化合物単結
晶半導体活性層と二重あるいはそれ以上の積層構造の絶
縁膜を形成して電界効果トランジスタの電標構造を構成
し、上記の活性層にはノーこの本発明により、素子特性
の向上と信頼性の向上が図られ、その高速性や低雑音化
を活用した超高速デバイスを実現することができる。

【図面の簡単な説明】

第１図は本発明の一実施例のＭＩＳ形電界効果トランジ
スタの構造を示す断面図、第２図（ａ）乃至（ｄ）はそ
れぞれ本発明の第１及び第２実施例のＭＩＳ形電界効果
トランジスタの製法を順を追って示す断面図である。１・・・ＭＩＳ形電界効果トランジスタ、２・・・単結
晶ＩｎＰ基板、３・・・ゲート絶縁膜、４・・・ゲート
絶縁膜、５・・・ゲート電極、６・・・リース電極、７
・・・ドレイン電極、８・・・ｎ＋ＩｎＰドープ層、９
・・・単結晶ＩｎＰ活性層。

Claims

【特許請求の範囲】１、インジウム系化合物単結晶半導体層と、該単結晶半
導体層上に形成された絶縁膜と、該絶縁膜上に形成され
た電極とを含む電界効果トランジスタであって、上記絶縁膜は、ゲート絶縁膜として少なくとも二重積層
構造となしたことを特徴とする電界効果トランジスタ。２、前記ゲート絶縁膜構造として、酸化シリコン及び窒
化シリコンの二重積層構造となしたことを特徴とする特
許請求の範囲第１項記載の電界効果トランジスタ。３、前記ゲート絶縁膜構造として、酸化シリコン及び燐
添加酸化シリコンの二重積層構造となしたことを特徴と
する特許請求の範囲第１項記載の電界効果トランジスタ
。