JPH0235706A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は半導体装置に関し、特に多層配線を有する半導
体装置に関する。

［従来の技術］ 従来の技術では、第６図に示すように、接続孔の部分は
、第１層配線の下の絶縁膜も、第１層配線と第１＋１層
配線の間の絶縁膜も他の部分と同じ厚さとなっている。

［発明が解決しようとする課題コ しかし、前述技術では、第３図に示すように接続孔が深
くなる為に、１ｒＬ−１−１層配線の接続孔へのつきま
わりが悪くなってしまう。又第４図に示すように接続孔
を浅くする為に第１層配線と第１＋１層配線の間の絶縁
膜を薄くすると、配線層間の容量が増大するという問題
が生じてくる。

本発明は、このような問題点を解決するものでその目的
とするところは、配線層間の容量の増大を引き起こすこ
となく、接続孔を浅くし、接続孔への第１＋１層配線の
つきまわりを改善した半導体装置を提供するところにあ
る。

［課題を解決するための手段］ 本発明の半導体装置は、多層配線を有する半導体装置に
おいて、第１層配線と、第ル＋１層配線との接続を行な
う接続孔の部分が、第１層配線の下の第ルの絶縁膜が、
他の部分の該第ルの絶縁膜より、厚く、第１層配線と第
ル＋１層配線の間の第ル＋１の絶縁膜が、他の部分の該
第ル＋１の絶縁膜より簿いことを特徴とする。

［実施例］ 以下、本発明について実施例に基づき詳細に説明する。

第１図は、本発明の第１層配線と、第２層配線を示す断
面図である。

第１図において、トランジスタ等を形成した半導体基板
１０１上に第１の３１０２膜１０２を気相成長法等によ
り、０．４μｍ形成し、続いて、Ｓ　ｉ３Ｎ４膜１０５
を気相成長法等により、０．１μｍ形成する。下部との
接続孔を形成する部分の５１３Ｎ４膜のエツチングを行
ない１．第２の５１０２膜１０４を気相成長法等により
、０．５μｍ形成する。

第１層配線と第２層配線の接続孔を形成する部分の第２
の５ｉｎ２膜１０４を残すようにエツチングし、同時に
Ｓ　ｉ３Ｎ４膜１０５をマスクとして下部との接続孔の
部分の第１の８１０．膜１０２のエツチングも行なう。

その後、配線として使用する第１のＡｔ−１％Ｓ１膜１
０５をｏ、　６　ｐ　ｍマグネトロン、スパッタ法を用
いて形成し、パタニングを行ない、配線層間の絶縁膜と
して、平担化された第３のＳ　ｉ、　Ｏ□膜１０６を形
成する。

平担化の方法としては、エッチバック法を用いる方法、
バイアスＥＣＲＯＯＶＤ法等がある。また５１０２以外
にポリイミドを用いる方法もある次に、第１層配線と第
２層配線の接続孔を形成し、第２のＡｔ−１％Ｓ　ｉ　
ＪＩＪ　１０７を１．２ｐｍマグネトロン・スパッタ法
を用いて行ない、バターニングする。最後にバッシペ・
−ジョン瞑として第４のＳｉＯ□膜１０８を形成し、パ
ッド部の開口を行ない工程を終了する。

［発明の効果］ 以上説明したように本発明によれば、配線層間の絶縁膜
の膜厚が、接続孔の部分では薄く、それ以外の部分では
厚くなっているため、層間容量を増加させる事なく、接
続孔への配線材料のつきまわりを改善することができる
。

【図面の簡単な説明】

第１図は本発明による実施例の構造を示す断面図、第２
図は本発明による他の実施例の構造を示す断面図である
。第６図及び第４図は従来の半導体装置の構造を示す断
面図である。 １０１・・・・・・半導体基板 １０２・・・・・・第１の５ｉ０２膜 １０５・・・・・・Ｓｉ３Ｎ４膜 １０４・・・・・・第２のＳｉＯ□膜 １０５・・・・・・第１のＡｔ−１％８□膜１０６・・
・・・・第３のＳ　ｉ　Ｏ２膜１０７・・・・・・第２
のＡｔ−１％Ｓ１膜１０８・・・・・・第４のＳｉＯ□
膜 六 ヵ　Ｌ　聰 ｔ　２　回

Claims (1)

【特許請求の範囲】
1. 多層配線を有する半導体装置において、第ｎ層配線と、
   第ｎ＋１層配線との接続を行なう接続孔の部分が、第ｎ
   層配線の下の第ｎの絶縁膜が、他の部分の該第１の絶縁
   膜より厚く、第１層配線と第ｎ＋１層配線の間の第ｎ＋
   １の絶縁膜が、他の部分の該第ｎ＋１の絶縁膜より薄い
   ことを特徴とする半導体装置。