JPH0235464B2 - - Google Patents

Info

Publication number
JPH0235464B2
JPH0235464B2 JP55152528A JP15252880A JPH0235464B2 JP H0235464 B2 JPH0235464 B2 JP H0235464B2 JP 55152528 A JP55152528 A JP 55152528A JP 15252880 A JP15252880 A JP 15252880A JP H0235464 B2 JPH0235464 B2 JP H0235464B2
Authority
JP
Japan
Prior art keywords
chip
hole
circuit board
substrate
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55152528A
Other languages
English (en)
Other versions
JPS5776848A (en
Inventor
Akishi Shiraki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP15252880A priority Critical patent/JPS5776848A/ja
Publication of JPS5776848A publication Critical patent/JPS5776848A/ja
Publication of JPH0235464B2 publication Critical patent/JPH0235464B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 本発明は、ワイヤボンデイングIC実装におけ
るICチツプのマウント構造に関する。
第１図は従来技術におけるICチツプのマウン
ト構造の実施例を示す主要断面であり、第２図は
第１図の平面図である。
第１図および第２図で示されるように、従来技
術におけるICチツプのマウント構造は、薄型IC
実装達成のために、金属配線パターン６を施した
ガラエポ基板２に、ICチツプ外形より大きな穴
７を明け、ICチツプ固定用のガラエポやポリイ
ミド等でできた絶縁フイルム４を基板に接着す
る。しかる後、ICチツプ固定用のエポキシ系等
の接着剤５を吐出し、ICチツプ１を精度よくセ
ツトし、接着剤を硬化させることにより、回路基
板にICチツプを保持固定して形成される構造で
あつた。３はワイヤーボンデイング線である。
しかし、前述の従来技術におけるICチツプの
マウント構造では、絶縁フイルムを回路基板に接
着しなくてはならず、回路基板コストの約30％を
占め、大きなコスト要因となつている。また、
ICをセツト後、接着剤を硬化させなくてはなら
ず、次のワイヤーボンデイング工程の間に、バツ
チ処理乾燥工程がはいり、連続IC実装工程が組
めず、効率生産のネツクになつている。さらに
は、IC固定用の接着剤乾燥軟化時のICの位置ズ
レや、IC固定力のバラツキ、セカンドボンデイ
ング面への接着剤の流れ等の不安定要因が接着剤
を使用することにより発生してしまうという課題
を有する。
そこで本発明はこのような課題を解決しようと
するもので、その目的とするところは、製造工数
が低減されコストダウンが可能になると共に品質
向上のはかれるICチツプのマウント構造を提供
するところにある。
本発明のICチツプのマウント構造は、ICチツ
プと、前記ICチツプが挿着固定される穴と表面
に金属配線パターンを備えた回路基板と、前記
ICチツプと前記金属配線パターンを接続するワ
イヤとを有し、前記回路基板の穴は前記ICチツ
プの各辺に締代をもつて係合し前記ICチツプを
保持固定する複数の係合部と、少なくとも前記
ICチツプの各角部および前記係合部周辺を前記
ICチツプの外周から〓間をもつて逃げる逃げ穴
部と、前記ICチツプのバリに対向するサライと
を備えており、且つ前記金属配線パターンは前記
係合部に近接して配置され、さらに前記回路基板
の厚みを前記ICチツプの厚さより薄くしたこと
を特徴とする。
以下に本発明の実施例を図面に基づいて説明す
る。第３図は本発明の実施例を示す主要断面図で
あり、第４図は第３図の平面図である。
金属配線パターン１６を施した回路基板である
ガラエポ基板１２に、ICチツプ１１の外形に沿
つた穴１７を明ける。この穴１７の側圧により、
ICチツプ１１の固定力が決まるため、ICチツプ
１１の外形寸法に対し、締代を有するように小さ
目の内形寸法を有する穴１７を明ける。またこの
穴１７の位置精度が、ICチツプ１１のマウント
精度になる。さらにこの穴１７のまわりに、少な
くともICチツプ１１の４角と対応する穴１７の
４角に逃げ穴部１５を明ける。これは、ICチツ
プとガラエポ基板１２との支持面積を決めるもの
であり、ICチツプ１１と締代を有して当接する
係合部１８となるものである。この係合部１８の
内壁の面積の大きさによりICチツプの固定力が
調整される。また４角の逃げ穴部１５は同時に穴
１７の加工逃げ穴もかねる。一方、穴１７の底に
は、サライ１４を施す。これは、ICチツプ１１
をウエハーから分割する場合に生ずるチツプ底面
のバリの逃げであり、かつ、ICチツプ１１をガ
ラエポ基板１２に挿入する際の案内となる。
以上のような構造のガラエポ基板１２にICチ
ツプ１１を下から、ガラエポ基板１２の底面と
ICチツプ１１の底面が同一平面になるまで挿入
する。これにより、ワイヤーボンデイング時のフ
アーストボンデイング面の高さがガラエポ基板１
２とICチツプ１１の下に案内板（図示せず）を
置くことにより一義的に保証される。また、ガラ
エポ基板１２の厚みよりICチツプ１１の厚みの
方が厚いので、挿入時のガラエポ基板１２のバリ
の除去が容易になると共に、ワイヤーボンデイン
グ時におけるボンデイングツールの形状も規制さ
れない。もし、ガラエポ基板１２の上面よりIC
チツプ１１表面が低い場合には、ICチツプ１１
の挿入時のガラエポ基板１２のバリ、ケバが、
ICチツプ１１とガラエポ基板１２との間にはさ
まれた状態でICチツプ１１の表面に付着してし
まい、その除去が困難であることから、ボンデイ
ング不良の原因となる。サラにICチツプ１１の
電極と穴１７の外端との距離が少ないため、ボン
デイングツールが、穴１７の外端に当つてしま
い、ツールの形状を細くしたりしなくてはなら
ず、また、ボンデイングワイヤー１３が、穴１７
の外端に触れてしまう危険性が大きい。
このようにして、本発明では接着剤を使用しな
いため、マウント工程が短縮され、ライン構成が
容易になるとともに、回路基板に絶縁フイルムを
接着する必要がなく、回路基板のコストダウンが
図れる。以上の説明は、ガラエポ基板について行
なつたが基板材質としては、フエノール、メタル
基板等にも同様に応用される。
以上述べたように、本発明によれば、回路基板
にICチツプの各辺に締代をもつて係合し、ICチ
ツプを保持固定する複数の係合部とICチツプと
当接しない逃げ穴部とを有する穴を貫設し、この
穴にICチツプを挿着固定する構成としたので、
ICチツプはこの穴の係合部との側圧によつて保
持固定できることとなり、ICチツプの回路基板
への取着は、単にICチツプを回路基板へ押し込
む作業のみにて可能となることから、例えばIC
チツプがその外形より大きな内形を有する穴の側
壁と〓間を形成して内設される従来技術の構成と
比較すれば、ICチツプが接着剤を介して固定さ
れる工程等を必要としないことから組立工数が著
しく抵減できるので、安価なICチツプのマウン
ト構造が提供でき、またICチツプは回路基板の
厚さ寸法分だけは係合長さが確保できるので、安
定した固定ができると共に確実に位置決めできる
という効果を有する。
また穴はICチツプと当接する係合部と当接し
ない逃げ穴部とから形成されているので、例えば
回路基板の材質が変更になつた場合でも回路基板
の強度に対応させ、ICチツプと当接する係合部
の面積を自在に選択できることから、適切なIC
チツプの固定力が確保できるという効果を有す
る。
また回路基板に貫設された穴に直接的にICチ
ツプが挿着されることと、この穴のICチツプと
の係合部に近接して金属配線パターンの先端が配
設される構成としたので、例えばICチツプと穴
とが〓間を有して配設される従来技術と比較すれ
ば、ICチツプの電極と金属配線パターンの先端
との距離が少なくとも前記〓間分だけは短かくで
きるので、電極と金属配線パターンとを接続する
ワイヤの長さが短くできることから、ワイヤの長
さが長いために倒れて互いに接触し、シヨートし
てしまうという不良特性を発生させることがな
く、品質的にも極めて信頼性の高いICチツプの
マウント構造が提供できるという効果も有する。
また、穴が貫通して形成されていること及び
ICチツプのバリに対向する穴の部分にサライが
される構成としているので、このサライはICチ
ツプのバリの逃げ部になると共にICチツプは回
路基板の金属配線パターンと反対方向からサライ
をガイドとして挿着可能となり、例えばICチツ
プがウエハから個々に切断される際にICチツプ
の裏面側に発生するバリがあるようなICチツプ
であつても、ICチツプの表面側から挿入できる
ので、ICチツプの裏面側のバリによつて挿入が
妨げられることなく、効率よく挿着固定作業がで
きるという効果も有する。
【図面の簡単な説明】
第１図は従来技術の実施例を示す主要断面図。
第２図は第１図の平面図。第３図は本発明の実施
例を示す主要断面図。第４図は第３図の平面図。 １１……ICチツプ、１２……ガラエポ基板、
１３……ボンデイングワイヤ、１４……サライ、
１５……逃げ穴部、１６……金属配線パターン、
１７……穴、１８……係合部。

Claims (1)

    【特許請求の範囲】
  1. １ ICチツプと、前記ICチツプが挿着固定され
    る穴と表面に金属配線パターンを備えた回路基板
    と、前記ICチツプと前記金属配線パターンを接
    続するワイヤとを有し、前記回路基板の穴は前記
    ICチツプの各辺に締代をもつて係合し前記ICチ
    ツプを保持固定する複数の係合部と、少なくとも
    前記ICチツプの各角部および前記係合部周辺を
    前記ICチツプの外周から〓間をもつて逃げる逃
    げ穴部と、前記ICチツプのバリに対向するサラ
    イとを備えており、且つ前記金属配線パターンは
    前記係合部に近接して配置され、さらに前記回路
    基板の厚みを前記ICチツプの厚さより薄くした
    ことを特徴とするICチツプのマウント構造。
JP15252880A 1980-10-30 1980-10-30 Mounting method for integrated circuit chip Granted JPS5776848A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15252880A JPS5776848A (en) 1980-10-30 1980-10-30 Mounting method for integrated circuit chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15252880A JPS5776848A (en) 1980-10-30 1980-10-30 Mounting method for integrated circuit chip

Publications (2)

Publication Number Publication Date
JPS5776848A JPS5776848A (en) 1982-05-14
JPH0235464B2 true JPH0235464B2 (ja) 1990-08-10

Family

ID=15542400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15252880A Granted JPS5776848A (en) 1980-10-30 1980-10-30 Mounting method for integrated circuit chip

Country Status (1)

Country Link
JP (1) JPS5776848A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6089948A (ja) * 1983-10-24 1985-05-20 Toshiba Corp リ−ドフレ−ム
JPS60181072U (ja) * 1984-05-12 1985-12-02 イビデン株式会社 チツプ搭載用プリント配線基板
JPS62134938A (ja) * 1985-12-04 1987-06-18 フアオ・デ−・オ−・ア−ドルフ・シントリング・アクチエンゲゼルシヤフト 支持プレ−ト

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5144871A (ja) * 1974-10-15 1976-04-16 Nippon Electric Co Handotaisochi

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51163867U (ja) * 1975-06-19 1976-12-27

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5144871A (ja) * 1974-10-15 1976-04-16 Nippon Electric Co Handotaisochi

Also Published As

Publication number Publication date
JPS5776848A (en) 1982-05-14

Similar Documents

Publication Publication Date Title
US5563445A (en) Semiconductor device
KR19980070509A (ko) 반도체 장치 및 그 제조방법
KR100473464B1 (ko) 반도체장치
US4362902A (en) Ceramic chip carrier
JPH0235464B2 (ja)
KR950014677B1 (ko) Ic 실장장치
JPH06244304A (ja) リードレスチップキャリアパッケージ
US6351883B1 (en) Self align leadframe having resilient carrier positioning means
KR0182506B1 (ko) 동시에 절단된 반도체 칩을 이용한 고밀도 실장형 패키지 및 그 제조 방법
JPS63310151A (ja) 集積回路電子部品のチップの支持パッド
CN218183656U (zh) 背板和电子装置
JP3157249B2 (ja) 半導体装置実装体及び実装方法
KR0148076B1 (ko) 양면 연배열 인쇄회로기판의 받침대
JPH06236948A (ja) 電子部品搭載用基板及びその製造方法
JPS62134957A (ja) 半導体装置
JPH01120856A (ja) リードフレーム
US20030010812A1 (en) Bonding tool capable of bonding inner leads of tab tapes to electrode pads in high quality and high productivity and bonding method
KR100340430B1 (ko) 볼그리드 어레이기판의 가공방법
KR100250143B1 (ko) 코이닝 펀치
JP3117825B2 (ja) バンプ配列用基板
JPH08264707A (ja) 半導体集積回路用リードフレーム
KR200162021Y1 (ko) 칩 사이즈 반도체 장치
JPH04291749A (ja) 放熱部材を備えた電子部品搭載用基板
US6425179B1 (en) Method for assembling tape ball grid arrays
JP2003175493A (ja) 打抜金型