JPH0235384A - 論理回路の論理シミュレーション - Google Patents
論理回路の論理シミュレーションInfo
- Publication number
- JPH0235384A JPH0235384A JP63186235A JP18623588A JPH0235384A JP H0235384 A JPH0235384 A JP H0235384A JP 63186235 A JP63186235 A JP 63186235A JP 18623588 A JP18623588 A JP 18623588A JP H0235384 A JPH0235384 A JP H0235384A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- storage means
- change
- simulation
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 24
- 238000013500 data storage Methods 0.000 claims abstract description 11
- 238000010586 diagram Methods 0.000 description 5
- 235000002597 Solanum melongena Nutrition 0.000 description 2
- 244000061458 Solanum melongena Species 0.000 description 2
- 241000555745 Sciuridae Species 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、論理回路の論理シミュレーションに関し、特
に論理回路の網羅度の算出に関する。
に論理回路の網羅度の算出に関する。
従来、この種の論理回路の論理シミュレーションは、論
理回路の網羅度、すなわち全体の論理回路に対する論理
シミュレーションで動作した論理回路の割合を算出する
手段がなかった。
理回路の網羅度、すなわち全体の論理回路に対する論理
シミュレーションで動作した論理回路の割合を算出する
手段がなかった。
上述した従来の論理回路の論理シミュレーションは、論
理回路の動作に対する網羅度かなかったのて、論理回路
の全体か論理シミュレーションされているかどうかわか
らないという欠点かあった。
理回路の動作に対する網羅度かなかったのて、論理回路
の全体か論理シミュレーションされているかどうかわか
らないという欠点かあった。
本発明の論理回路の論理シミュレーションは、論理回路
の論理部品データとその間の接続データとを記憶する接
続データ記憶手段と、論理シミュレーションのためのテ
ストパターン・データを記憶するナス１〜パターン記憶
手段と、該接続データ記憶手段から論理部品の入出力ピ
ンの論理変化を記憶するテーブルを作成する論理変化記
憶テーブル作成手段と、該テーブルを格納する論理変化
記憶手段と、該接続データ記憶手段と該テストパターン
記憶手段の記憶データとから論理シミュレーションする
論理シミュレーション手段と、該論理シミュレーション
の結果の論理部品の入出力ピンの新旧の論理値を受け取
り、該論理変化記憶手段に格納された該テーブルに入出
力ピンの論理変化の状態を書き込む論理変化作成手段と
を含んて構成される。
の論理部品データとその間の接続データとを記憶する接
続データ記憶手段と、論理シミュレーションのためのテ
ストパターン・データを記憶するナス１〜パターン記憶
手段と、該接続データ記憶手段から論理部品の入出力ピ
ンの論理変化を記憶するテーブルを作成する論理変化記
憶テーブル作成手段と、該テーブルを格納する論理変化
記憶手段と、該接続データ記憶手段と該テストパターン
記憶手段の記憶データとから論理シミュレーションする
論理シミュレーション手段と、該論理シミュレーション
の結果の論理部品の入出力ピンの新旧の論理値を受け取
り、該論理変化記憶手段に格納された該テーブルに入出
力ピンの論理変化の状態を書き込む論理変化作成手段と
を含んて構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
ます、接続データ記憶手段１には、論理回路を構成する
論理部品（ＬＳＩ、ＩＣ等）のデータとその論理部品間
の接続データとが記憶されている。
論理部品（ＬＳＩ、ＩＣ等）のデータとその論理部品間
の接続データとが記憶されている。
また、ナス１〜パターン記憶手段２には、論理回路をシ
ミュレーションするためのデス１〜パターンテータか記
憶されている。論理変化記憶テーブル作成手段３は、接
続データ記憶手段１のデータから論理部品の入出力ピン
毎に第２図に示すように、論理部品の入出力ピン・論理
変化の状態を格納するテーブルを論理変化記憶手段４に
作ると共に、そのテーブルの論理変化の状態を示すクラ
ンを０クリアしておく。
ミュレーションするためのデス１〜パターンテータか記
憶されている。論理変化記憶テーブル作成手段３は、接
続データ記憶手段１のデータから論理部品の入出力ピン
毎に第２図に示すように、論理部品の入出力ピン・論理
変化の状態を格納するテーブルを論理変化記憶手段４に
作ると共に、そのテーブルの論理変化の状態を示すクラ
ンを０クリアしておく。
次に、論理シミュレーション手段５は、接続データ記憶
手段１から論理接続データを取り出し、かつテス１へパ
ターン記憶手段２のナス１〜パターン・データで一般的
に行なわれている方法て論理シミュレーションを行い、
論理部品の入出力ピンについて論理変化した場合には新
旧の論理値および論理変化かなかった場合には新旧とも
旧の論理値の各々のデータを論理変化作成手段６に送る
。論理変化作成手段６は、上記のように論理シミュレー
ション手段より受（す取ったデータから、新旧の論理値
で、１と０の時は］からＯへの論理変化あり、Ｏと１の
時はＯから１への論理変化あり、１と１の時は１のまま
論理変化なし、０と０の時は０のまま論理変化なしと判
断し、論理変化記憶手段４に作られた第２図に示すテー
ブルの該当する論理部品の入出力ピンの論理変化の状態
にフラグ（該当したところには’１”）をセットする。
手段１から論理接続データを取り出し、かつテス１へパ
ターン記憶手段２のナス１〜パターン・データで一般的
に行なわれている方法て論理シミュレーションを行い、
論理部品の入出力ピンについて論理変化した場合には新
旧の論理値および論理変化かなかった場合には新旧とも
旧の論理値の各々のデータを論理変化作成手段６に送る
。論理変化作成手段６は、上記のように論理シミュレー
ション手段より受（す取ったデータから、新旧の論理値
で、１と０の時は］からＯへの論理変化あり、Ｏと１の
時はＯから１への論理変化あり、１と１の時は１のまま
論理変化なし、０と０の時は０のまま論理変化なしと判
断し、論理変化記憶手段４に作られた第２図に示すテー
ブルの該当する論理部品の入出力ピンの論理変化の状態
にフラグ（該当したところには’１”）をセットする。
最後に、論理変化表示手段７は、論理変化記憶手段４の
テーブルから、論理部品の入出力ピン全体に対して論理
変化があったものの割合を算出し、論理変化かなかった
論理部品の入出力ピンなどを選び出し、リス１〜などに
表示する。
テーブルから、論理部品の入出力ピン全体に対して論理
変化があったものの割合を算出し、論理変化かなかった
論理部品の入出力ピンなどを選び出し、リス１〜などに
表示する。
以上説明したように本発明は、論理シミュレーションに
おける論理回路に対する論理変化の割合、論理変化がな
かった論理回路の箇所が明らかになり、論理変化かなか
った論理回路の箇所を動作確認がされていないことを知
ると共にその箇所を動作さぜるテストパターンを作るの
に効果がある。
おける論理回路に対する論理変化の割合、論理変化がな
かった論理回路の箇所が明らかになり、論理変化かなか
った論理回路の箇所を動作確認がされていないことを知
ると共にその箇所を動作さぜるテストパターンを作るの
に効果がある。
これにより、論理回路の設計品質を上けることかてきる
。
。
第１図は本発明の一実施例のフロック図、第２図は第１
図に示す論理変化記憶手段４に格納される論理部品の入
出力ピン毎に論理変化の状態を示すチーフルを示す模式
図である。 １・・・接続データ記憶手段、２・テストパターン記憶
手段、３・論理変化記憶チーフル作成手段、４・・・論
理変化記憶手段、５・・論理シミュレーション手段、６
・・・論理変化作成手段、７・・論理変化表示手段。
図に示す論理変化記憶手段４に格納される論理部品の入
出力ピン毎に論理変化の状態を示すチーフルを示す模式
図である。 １・・・接続データ記憶手段、２・テストパターン記憶
手段、３・論理変化記憶チーフル作成手段、４・・・論
理変化記憶手段、５・・論理シミュレーション手段、６
・・・論理変化作成手段、７・・論理変化表示手段。
Claims (1)
- 論理回路の論理部品データとその間の接続データとを記
憶する接続データ記憶手段と、論理シミュレーションの
ためのテストパターン・データを記憶するテストパター
ン記憶手段と、該接続データ記憶手段から論理部品の入
出力ピンの論理変化を記憶するテーブルを作成する論理
変化記憶テーブル作成手段と、該テーブルを格納する論
理変化記憶手段と、該接続データ記憶手段と該テストパ
ターン記憶手段の記憶データとから論理シミュレーショ
ンする論理シミュレーション手段と、該論理シミュレー
ションの結果の論理部品の入出力ピンの新旧の論理値を
受け取り、該論理変化記憶手段に格納された該テーブル
に入出力ピンの論理変化の状態を書き込む論理変化作成
手段とを含むことを特徴とする論理回路の論理シミュレ
ーション。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63186235A JPH0235384A (ja) | 1988-07-25 | 1988-07-25 | 論理回路の論理シミュレーション |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63186235A JPH0235384A (ja) | 1988-07-25 | 1988-07-25 | 論理回路の論理シミュレーション |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0235384A true JPH0235384A (ja) | 1990-02-05 |
Family
ID=16184720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63186235A Pending JPH0235384A (ja) | 1988-07-25 | 1988-07-25 | 論理回路の論理シミュレーション |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0235384A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04222058A (ja) * | 1990-12-21 | 1992-08-12 | Kawasaki Steel Corp | 論理回路のテストパターンの検査方法 |
-
1988
- 1988-07-25 JP JP63186235A patent/JPH0235384A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04222058A (ja) * | 1990-12-21 | 1992-08-12 | Kawasaki Steel Corp | 論理回路のテストパターンの検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60164848A (ja) | モデリング動作の方法 | |
| CN116244482B (zh) | 电路仿真展示方法及装置 | |
| JPH0235384A (ja) | 論理回路の論理シミュレーション | |
| JPS6141017B2 (ja) | ||
| JPH04246778A (ja) | 半導体集積回路の配置方式 | |
| JPS58178408A (ja) | 模擬実行機能を備えたプログラマブル・コントロ−ラ | |
| JP2525393B2 (ja) | 論理シミュレ−ションのテストカバレ−ジ方式 | |
| JPH03116275A (ja) | テストパターン作成方法およびその処理システム | |
| JPH0778195A (ja) | 回路設計ｃａｄにおけるデータ更新方式 | |
| JPH02306658A (ja) | 大規模ｌｓｉのテスト補助回路 | |
| JPH029370B2 (ja) | ||
| JPS6398042A (ja) | シミユレ−シヨン方法 | |
| JPH03198159A (ja) | 論理検証装置 | |
| JPH06342353A (ja) | 情報処理装置 | |
| JPH04100175A (ja) | 論理シミュレータ | |
| JPS63131238A (ja) | 論理シミユレ−タ | |
| JPH0418678A (ja) | 論理回路シミュレーション結果表示方法 | |
| JPH02294840A (ja) | 論理検証方式 | |
| JPH04359376A (ja) | 論理検証方法 | |
| JPH03177939A (ja) | プログラマブルインサーキットエミュレータ | |
| JPH07141407A (ja) | 論理シミュレータ及び論理シミュレーション方法 | |
| JPH01236352A (ja) | 論理シミュレーション結果出力方式 | |
| JPS62114040A (ja) | イベントシミユレ−タ | |
| JPH02284205A (ja) | Ｐｃのシミュレーション方式 | |
| JPH0567165A (ja) | 論理回路の網羅率測定方式 |