JPH0235337B2 - - Google Patents
Info
- Publication number
- JPH0235337B2 JPH0235337B2 JP56190328A JP19032881A JPH0235337B2 JP H0235337 B2 JPH0235337 B2 JP H0235337B2 JP 56190328 A JP56190328 A JP 56190328A JP 19032881 A JP19032881 A JP 19032881A JP H0235337 B2 JPH0235337 B2 JP H0235337B2
- Authority
- JP
- Japan
- Prior art keywords
- computer
- address
- virtual
- identifier
- absolute
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000013519 translation Methods 0.000 claims description 62
- 238000006243 chemical reaction Methods 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 6
- 230000014616 translation Effects 0.000 description 58
- 238000010586 diagram Methods 0.000 description 4
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
- G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】
本発明は１つの計算機システム上に１つ以上の
仮想的な計算機を実現する仮想計算機システムに
関し、さらに詳しくはそのアドレス変換に関する
ものである。
仮想的な計算機を実現する仮想計算機システムに
関し、さらに詳しくはそのアドレス変換に関する
ものである。
仮想計算機のアドレス変換は従来シヤドーテー
ブルを用いて行なわれているが１つのアドレス空
間が大きな仮想計算機にシヤドーテーブルを適用
するとシヤドーテーブルのために非常に大きな領
域を必要とするばかりでなくクリア等シヤドーテ
ーブルの管理に大きなオーバーヘツドを伴なうこ
とが知られている。このために１つのアドレス空
間が大きな仮想計算機にはシヤドーテーブルは適
用できない。そこで同一出願人はシヤドーテーブ
ルを用いずに仮想計算機のアドレス変換を行なう
「仮想計算機のアドレス変換方式」を先に提案し
た。以下に図面を参照しながら前記提案した方式
について説明をする。
ブルを用いて行なわれているが１つのアドレス空
間が大きな仮想計算機にシヤドーテーブルを適用
するとシヤドーテーブルのために非常に大きな領
域を必要とするばかりでなくクリア等シヤドーテ
ーブルの管理に大きなオーバーヘツドを伴なうこ
とが知られている。このために１つのアドレス空
間が大きな仮想計算機にはシヤドーテーブルは適
用できない。そこで同一出願人はシヤドーテーブ
ルを用いずに仮想計算機のアドレス変換を行なう
「仮想計算機のアドレス変換方式」を先に提案し
た。以下に図面を参照しながら前記提案した方式
について説明をする。
第１図は前記の先に提案したアドレス変換方式
を説明するブロツク図である。
を説明するブロツク図である。
１０は仮想計算機上の論理アドレス（以下VM
論理アドレスという）で１１がそのページ番号
部、１２がページ内アドレス部である。２０は現
在実行中の仮想計算機を識別するための計算機識
別子を保持する実行計算機識別子保持手段であ
る。３０はVM論理アドレスを仮想計算機上の絶
対アドレスに変換するための第１のアドレス変換
バツフアで、３１がVM論理アドレスのページ番
号を保持する第１のページ番号フイールド、３２
が第１のページ番号フイールドの保持するページ
番号で表わされるページの仮想計算機上でのペー
ジわく番号を保持する第１のページわく番号フイ
ールドである。
論理アドレスという）で１１がそのページ番号
部、１２がページ内アドレス部である。２０は現
在実行中の仮想計算機を識別するための計算機識
別子を保持する実行計算機識別子保持手段であ
る。３０はVM論理アドレスを仮想計算機上の絶
対アドレスに変換するための第１のアドレス変換
バツフアで、３１がVM論理アドレスのページ番
号を保持する第１のページ番号フイールド、３２
が第１のページ番号フイールドの保持するページ
番号で表わされるページの仮想計算機上でのペー
ジわく番号を保持する第１のページわく番号フイ
ールドである。
４０はVM論理アドレスを実計算機上の絶対ア
ドレスに変換するための第２のアドレス変換バツ
フアで、４１が計算機識別子を保持する計算機識
別フイールド、４２が計算機識別フイールドの計
算機識別子で識別される仮想計算機の論理アドレ
スのページ番号部の値であるページ番号を保持す
る第２のページ番号フイールド、４３がそのペー
ジに対応する実計算機上のページわくの番号を保
持する第２のページわく番号フイールドであり、
４４は実行計算機識別子保持手段２０の保持する
計算機識別子とVM論理アドレス１０のページ番
号部１１のページ番号１３とから作られるキイ２
０１１で第２のアドレス変換バツフアを引いた時
にキイと一致する値をその計算機識別フイールド
４１及び第２のページ番号フイールド４２にもつ
エントリーの第２のページわく番号フイールド４
３から読み出される実計算機上のページわく番号
である。
ドレスに変換するための第２のアドレス変換バツ
フアで、４１が計算機識別子を保持する計算機識
別フイールド、４２が計算機識別フイールドの計
算機識別子で識別される仮想計算機の論理アドレ
スのページ番号部の値であるページ番号を保持す
る第２のページ番号フイールド、４３がそのペー
ジに対応する実計算機上のページわくの番号を保
持する第２のページわく番号フイールドであり、
４４は実行計算機識別子保持手段２０の保持する
計算機識別子とVM論理アドレス１０のページ番
号部１１のページ番号１３とから作られるキイ２
０１１で第２のアドレス変換バツフアを引いた時
にキイと一致する値をその計算機識別フイールド
４１及び第２のページ番号フイールド４２にもつ
エントリーの第２のページわく番号フイールド４
３から読み出される実計算機上のページわく番号
である。
５０は実主記憶の絶対アドレスであり、６０は
仮想計算機上のページわく番号である。
仮想計算機上のページわく番号である。
仮想計算機に制御をわたす時点で第１図には示
していないがその仮想計算機のためにあらかじめ
定められた領域に初期化または退避されていたア
ドレス変換情報を第１のアドレス変換バツフアに
格納すると共に実行計算機識別子保持手段にこの
仮想計算機の計算機識別子を保持せしめる。
していないがその仮想計算機のためにあらかじめ
定められた領域に初期化または退避されていたア
ドレス変換情報を第１のアドレス変換バツフアに
格納すると共に実行計算機識別子保持手段にこの
仮想計算機の計算機識別子を保持せしめる。
この仮想計算機上のプログラムの実行に伴なう
論理アドレス１０は次のようにして実計算機の絶
対アドレスに変換される。VM論理アドレス１０
のページ番号部１１のページ番号１３と実行計算
機識別子保持手段２０の保持する計算機識別子と
からキイ２０１１を作成しこのキイ２０１１で第
２のアドレス変換バツフア４０を引く。第２のア
ドレス変換バツフアにキイ２０１１と一致するエ
ントリーがあればそのエントリーの第２のページ
わく番号フイールド４３から読み出される実計算
機上のページわく番号４４とVM論理アドレス１
０のページ内アドレス部１２のページ内アドレス
１４とを第１図のようにならべて実計算機上の対
応する絶対アドレス５０を得る。
論理アドレス１０は次のようにして実計算機の絶
対アドレスに変換される。VM論理アドレス１０
のページ番号部１１のページ番号１３と実行計算
機識別子保持手段２０の保持する計算機識別子と
からキイ２０１１を作成しこのキイ２０１１で第
２のアドレス変換バツフア４０を引く。第２のア
ドレス変換バツフアにキイ２０１１と一致するエ
ントリーがあればそのエントリーの第２のページ
わく番号フイールド４３から読み出される実計算
機上のページわく番号４４とVM論理アドレス１
０のページ内アドレス部１２のページ内アドレス
１４とを第１図のようにならべて実計算機上の対
応する絶対アドレス５０を得る。
第２のアドレス変換バツフアにキイ２０１１と
一致するエントリーがなければ第１のアドレス変
換バツフア３０を用いる。すなわちVM論理アド
レス１０のページ番号部１１のページ番号１３を
キイとして第１のアドレス変換バツフア３０を引
くこのキイと一致するエントリーが第１のアドレ
ス変換バツフア３０にあれば一致したエントリー
の第１のページわく番号フイールド３２から読み
出された仮想計算機上のページわく番号６０と第
１図には示していないがこの仮想計算機上の絶対
アドレスを実計算機上の絶対アドレスに変換する
アドレス変換表（以下VMSアドレス変換表とい
う。）とを用いて実計長機上の対応するページわ
く番号を得る。このページわく番号とVM論理ア
ドレス１０のページ内アドレス部１２のページ内
アドレス１４とをならべ実計算機上の対応する絶
対アドレス５０を得る。この時VMSアドレス変
換表から得たページわく番号とVM論理アドレス
１０のページ番号部１１のページ第番13と実行計
算機識別子保持手段２０の保持する計算機識別子
とを第２のアドレス変換バツフアに登録すること
は容易に理解されることである。
一致するエントリーがなければ第１のアドレス変
換バツフア３０を用いる。すなわちVM論理アド
レス１０のページ番号部１１のページ番号１３を
キイとして第１のアドレス変換バツフア３０を引
くこのキイと一致するエントリーが第１のアドレ
ス変換バツフア３０にあれば一致したエントリー
の第１のページわく番号フイールド３２から読み
出された仮想計算機上のページわく番号６０と第
１図には示していないがこの仮想計算機上の絶対
アドレスを実計算機上の絶対アドレスに変換する
アドレス変換表（以下VMSアドレス変換表とい
う。）とを用いて実計長機上の対応するページわ
く番号を得る。このページわく番号とVM論理ア
ドレス１０のページ内アドレス部１２のページ内
アドレス１４とをならべ実計算機上の対応する絶
対アドレス５０を得る。この時VMSアドレス変
換表から得たページわく番号とVM論理アドレス
１０のページ番号部１１のページ第番13と実行計
算機識別子保持手段２０の保持する計算機識別子
とを第２のアドレス変換バツフアに登録すること
は容易に理解されることである。
さらに非常にまれではあるが第１のアドレス変
換バツフアにも第２のアドレス変換バツフアにも
所望のアドレス変換情報がないことがある。この
場合には仮想計算機上にあり仮想計算機の論理ア
ドレスを仮想計算機の絶対アドレスに変換するア
ドレス変換表（以下VMアドレス変換表という。）
を引いてVM論理アドレス１０の仮想計算機上の
ページわく番号６０を得、このページわく番号６
０と上記VMSアドレス変換表とを用いて実計算
機上の対応するページわく番号を得、VM論理ア
ドレス１０のページ内アドレス１４とで実計算機
上の絶対アドレス５０を得る。この時VMアドレ
ス変換表から得られた仮想計算機上でのページわ
く番号６０とVM論理アドレス１０のページ番号
１３とは第１のアドレス変換バツフア３０に登録
し、VMSアドレス変換表から得られた実計算機
上のページわく番号と、VM論理アドレス１０の
ページ番号１３と実行計算機識別子保持手段２０
の保持する計算機識別子とは第２のアドレス変換
バツフアに登録する。
換バツフアにも第２のアドレス変換バツフアにも
所望のアドレス変換情報がないことがある。この
場合には仮想計算機上にあり仮想計算機の論理ア
ドレスを仮想計算機の絶対アドレスに変換するア
ドレス変換表（以下VMアドレス変換表という。）
を引いてVM論理アドレス１０の仮想計算機上の
ページわく番号６０を得、このページわく番号６
０と上記VMSアドレス変換表とを用いて実計算
機上の対応するページわく番号を得、VM論理ア
ドレス１０のページ内アドレス１４とで実計算機
上の絶対アドレス５０を得る。この時VMアドレ
ス変換表から得られた仮想計算機上でのページわ
く番号６０とVM論理アドレス１０のページ番号
１３とは第１のアドレス変換バツフア３０に登録
し、VMSアドレス変換表から得られた実計算機
上のページわく番号と、VM論理アドレス１０の
ページ番号１３と実行計算機識別子保持手段２０
の保持する計算機識別子とは第２のアドレス変換
バツフアに登録する。
仮想計算機から制御がうばわれる時点で第１の
アドレス変換バツフアのアドレス変換情報をその
仮想計算機のためにあらかじめ定められた領域に
退避する。
アドレス変換バツフアのアドレス変換情報をその
仮想計算機のためにあらかじめ定められた領域に
退避する。
このようにするとアドレス変換はほぼ第２のア
ドレス変換バツフアを使用して行うことができま
た第２のアドレス変換バツフアに所望のアドレス
変換情報がない場合でも実計算機上のVMSアド
レス変換表を引くだけでアドレス変換できる。す
なわちシヤドーテーブルを用いなくても仮想計算
機のアドレス変換を小さなオーバーヘツドで行な
うことができる。
ドレス変換バツフアを使用して行うことができま
た第２のアドレス変換バツフアに所望のアドレス
変換情報がない場合でも実計算機上のVMSアド
レス変換表を引くだけでアドレス変換できる。す
なわちシヤドーテーブルを用いなくても仮想計算
機のアドレス変換を小さなオーバーヘツドで行な
うことができる。
しかしながらこの方法も改善する余地が残され
ている。それは仮想計算機に制御がわたつたり仮
想計算機から制御がうばわれる時点で第１のアド
レス変換バツフアと主記憶との間で情報のやり取
りが必要なので、仮想計算機へ制御をわたしたり
仮想計算機から制御をうばうのに若干の時間がか
かるという点である。
ている。それは仮想計算機に制御がわたつたり仮
想計算機から制御がうばわれる時点で第１のアド
レス変換バツフアと主記憶との間で情報のやり取
りが必要なので、仮想計算機へ制御をわたしたり
仮想計算機から制御をうばうのに若干の時間がか
かるという点である。
本発明の目的は上に述べた仮想計算機へ制御を
わたしたり仮想計算機から制御をうばうのにかか
る時間を短縮することにある。
わたしたり仮想計算機から制御をうばうのにかか
る時間を短縮することにある。
通常は仮想計算機から制御がうばわれ実計算機
上の制御プログラムが動作後同一又は別の仮想計
算機に制御がわたる。実計算機上の制御プログラ
ムでは上記第１のアドレス変換バツフアとは別の
アドレス変換バツフアを使つたり又は絶対アドレ
スモードで動作したりするので第１のアドレス変
換バツフアには直前に制御を得ていた仮想計算機
のアドレス変換情報がそつくりのこつていること
になりまた次にはその仮想計算機に制御がわたる
こともある。本発明はこの点に注目し、実行計算
機識別子保持手段に代えて第１のアドレス変換バ
ツフア中に存在するアドレス変換情報が、どの仮
想計算機のものかを示す計算機識別子を保持する
計算機識別子保持手段と２つの計算機識別子を比
較する比較手段とを設け仮想計算機に制御を与え
る時点でこの仮想計算機の計算機識別子と上記計
算機識別子保持手段の保持する計算機識別子とを
上記比較手段によつて比較し異なる場合に限つて
計算機識別子保持手段の保持する計算機識別子で
識別される仮想計算機のためにあらかじめ定めら
れている領域に第１のアドレス変換バツフアの保
持するアドレス変換情報を退避し次いで制御を与
えられる仮想計算機のためにあらかじめ定められ
ている領域内に退域内に退避してあつたアドレス
変換情報を第１のアドレス変換バツフアに格納
し、計算機識別子保持手段に制御を得る仮想計算
機の計算機識別子を保持せしめることによつて先
の提案では仮想計算機に制御がわたりあるいは仮
想計算機から制御をうばう時点で主記憶と第１の
アドレス変換バツフアとの間で毎回行なわれてい
たアドレス変換情報の転送と制御を得る仮想計算
機とは別の仮想計算機のアドレス変換情報が第１
のアドレス変換バツフアにある時だけに限ること
により上記目的を達成しようとするものである。
上の制御プログラムが動作後同一又は別の仮想計
算機に制御がわたる。実計算機上の制御プログラ
ムでは上記第１のアドレス変換バツフアとは別の
アドレス変換バツフアを使つたり又は絶対アドレ
スモードで動作したりするので第１のアドレス変
換バツフアには直前に制御を得ていた仮想計算機
のアドレス変換情報がそつくりのこつていること
になりまた次にはその仮想計算機に制御がわたる
こともある。本発明はこの点に注目し、実行計算
機識別子保持手段に代えて第１のアドレス変換バ
ツフア中に存在するアドレス変換情報が、どの仮
想計算機のものかを示す計算機識別子を保持する
計算機識別子保持手段と２つの計算機識別子を比
較する比較手段とを設け仮想計算機に制御を与え
る時点でこの仮想計算機の計算機識別子と上記計
算機識別子保持手段の保持する計算機識別子とを
上記比較手段によつて比較し異なる場合に限つて
計算機識別子保持手段の保持する計算機識別子で
識別される仮想計算機のためにあらかじめ定めら
れている領域に第１のアドレス変換バツフアの保
持するアドレス変換情報を退避し次いで制御を与
えられる仮想計算機のためにあらかじめ定められ
ている領域内に退域内に退避してあつたアドレス
変換情報を第１のアドレス変換バツフアに格納
し、計算機識別子保持手段に制御を得る仮想計算
機の計算機識別子を保持せしめることによつて先
の提案では仮想計算機に制御がわたりあるいは仮
想計算機から制御をうばう時点で主記憶と第１の
アドレス変換バツフアとの間で毎回行なわれてい
たアドレス変換情報の転送と制御を得る仮想計算
機とは別の仮想計算機のアドレス変換情報が第１
のアドレス変換バツフアにある時だけに限ること
により上記目的を達成しようとするものである。
以下に図面を参照しながら本発明の一実施例に
ついて説明する。
ついて説明する。
第２図は本発明の一実施例を説明するためのブ
ロツク図である。１０，３０〜６０は第１図のも
のと同一のものである。７０は第１のアドレス変
換バツフアの保持するアドレス変換情報がどの仮
想計算機のものかを示すための計算機識別子を保
持する計算機識別子保持手段、８０は命令レジス
タ９０は２つの計算機識別子を比較する比較手段
である。
ロツク図である。１０，３０〜６０は第１図のも
のと同一のものである。７０は第１のアドレス変
換バツフアの保持するアドレス変換情報がどの仮
想計算機のものかを示すための計算機識別子を保
持する計算機識別子保持手段、８０は命令レジス
タ９０は２つの計算機識別子を比較する比較手段
である。
仮想計算機上のプログラムの実行に伴なうVM
論理アドレス１０のアドレス変換は第１図の説明
とほぼ同じである。異なる点は実行計算機識別子
保持手段２０が計算機識別子保持手段７０に変つ
た点であるが、本発明によれば仮想計算機上のプ
ログラム実行中には必ずその仮想計算機の計算機
識別子が保持されるのでアドレス変換の説明は省
略する。
論理アドレス１０のアドレス変換は第１図の説明
とほぼ同じである。異なる点は実行計算機識別子
保持手段２０が計算機識別子保持手段７０に変つ
た点であるが、本発明によれば仮想計算機上のプ
ログラム実行中には必ずその仮想計算機の計算機
識別子が保持されるのでアドレス変換の説明は省
略する。
仮想計算機に制御を渡す時点での動作は次のよ
うになる。命令レジスタ８０に仮想計算機に制御
を渡す命令が読み込まれそのOPコード部８１が
図には示していない命令デコーダでデコードされ
て仮想計算機に制御を渡す命令であることがわか
るとそのオペラント部８２から制御を与えられる
仮想計算機の計算機識別子８３が読み出されて比
較手段９０に加えられる。一方計算機識別子保持
手段７０の保持する計算機識別子７１も比較手段
９０に加えられ比較される。
うになる。命令レジスタ８０に仮想計算機に制御
を渡す命令が読み込まれそのOPコード部８１が
図には示していない命令デコーダでデコードされ
て仮想計算機に制御を渡す命令であることがわか
るとそのオペラント部８２から制御を与えられる
仮想計算機の計算機識別子８３が読み出されて比
較手段９０に加えられる。一方計算機識別子保持
手段７０の保持する計算機識別子７１も比較手段
９０に加えられ比較される。
一致しなかつた場合には不一致信号９１が発生
されてアドレス変換情報転送手段に送られる。ア
ドレス変換情報転送手段は計算機識別子保持手段
７０から計算機識別子を読み出してその計算機識
別子で識別される仮想計算機のためにあらかじめ
定められた領域に第１のアドレス変換バツフアの
アドレス変換情報を退避し次いで計算機識別子８
３で識別される仮想計算機すなわち制御を得る仮
想計算機のためにあらかじめ定められた領域に退
避してあつたアドレス変換情報を第１のアドレス
変換バツフアに格納する。
されてアドレス変換情報転送手段に送られる。ア
ドレス変換情報転送手段は計算機識別子保持手段
７０から計算機識別子を読み出してその計算機識
別子で識別される仮想計算機のためにあらかじめ
定められた領域に第１のアドレス変換バツフアの
アドレス変換情報を退避し次いで計算機識別子８
３で識別される仮想計算機すなわち制御を得る仮
想計算機のためにあらかじめ定められた領域に退
避してあつたアドレス変換情報を第１のアドレス
変換バツフアに格納する。
次いで制御を得る仮想計算機の計算機識別子８
３を計算機識別子保持手段７０に保持せしめる。
３を計算機識別子保持手段７０に保持せしめる。
アドレス変換情報転送手段の動作が終了すると
仮想計算機上のプログラムの実行にうつる。
仮想計算機上のプログラムの実行にうつる。
一方一致した場合には不一致信号９１は発生さ
れず第１のアドレス変換バツフア３０には制御を
得る仮想計算機のアドレス変換情報が存在するの
でアドレス変換情報の転送は行なわれずに仮想計
算機上のプログラムに制御が渡される。
れず第１のアドレス変換バツフア３０には制御を
得る仮想計算機のアドレス変換情報が存在するの
でアドレス変換情報の転送は行なわれずに仮想計
算機上のプログラムに制御が渡される。
本実施例では命令により仮想計算機に制御をわ
たすとしたが、他の方法で制御を渡してもよいこ
とはいうまでもない。
たすとしたが、他の方法で制御を渡してもよいこ
とはいうまでもない。
本実施例ではアドレス変換バツフアは通常連想
メモリと呼ばれている素子によつて実現すること
を想定しているが必ずしもそうする必要はなく、
通常セツトアソシアテイブ方式と呼ばれている通
常ランダムアクセスメモリ素子を使つて実現して
もよく、本質的にはキイを与えてデータが得られ
るようなものなら何でもよい。
メモリと呼ばれている素子によつて実現すること
を想定しているが必ずしもそうする必要はなく、
通常セツトアソシアテイブ方式と呼ばれている通
常ランダムアクセスメモリ素子を使つて実現して
もよく、本質的にはキイを与えてデータが得られ
るようなものなら何でもよい。
実施例でみてきたように本発明によれば仮想計
算機へ制御をわたし、仮想計算機から制御をうば
うたびに行なわれていた第１のアドレス変換バツ
フアのアドレス変換情報の転送が、直前に制御を
得ていた仮想計算機とは別の仮想計算機に制御を
渡す時点にのみ限定されるので仮想計算機に制御
を渡したりうばつたりする時間が全体として少な
くなる。
算機へ制御をわたし、仮想計算機から制御をうば
うたびに行なわれていた第１のアドレス変換バツ
フアのアドレス変換情報の転送が、直前に制御を
得ていた仮想計算機とは別の仮想計算機に制御を
渡す時点にのみ限定されるので仮想計算機に制御
を渡したりうばつたりする時間が全体として少な
くなる。
第１図は先に提案したアドレス変換方式の説明
を行なうブロツク図、第２図は本発明の一実施例
のブロツク図である。 １０はVM論理アドレス、２０は実行計算機識
別子保持手段、３０は第１のアドレス変換バツフ
ア、４０は第２のアドレス変換バツフア、５０は
実計算機上の絶対アドレス、６０は仮想計算機上
のページわく番号、７０は計算機識別子保持手
段、８０は命令レジスタ、９０は比較手段であ
る。
を行なうブロツク図、第２図は本発明の一実施例
のブロツク図である。 １０はVM論理アドレス、２０は実行計算機識
別子保持手段、３０は第１のアドレス変換バツフ
ア、４０は第２のアドレス変換バツフア、５０は
実計算機上の絶対アドレス、６０は仮想計算機上
のページわく番号、７０は計算機識別子保持手
段、８０は命令レジスタ、９０は比較手段であ
る。
Claims (1)
- １ 仮想記憶を提供する１つ以上の仮想的な計算
機を実現する仮想計算機システムにおいて、仮想
計算機上の論理アドレスを仮想計算機上の絶対ア
ドレスに変換するための、仮想計算機上の論理ア
ドレスからなるキイとこの論理アドレスに対応す
る仮想計算機上の絶対アドレスからなるデータと
の組を１組以上記憶する第１のアドレス変換バツ
フアと、この第１のアドレス変換バツフア内のア
ドレス変換情報がどの仮想計算機のものかを示す
ための計算機識別子を保持する計算機識別子保持
手段と、仮想計算機上の論理アドレスを実計算機
上の絶対アドレスに変換するための仮想計算機上
の論理アドレスと該仮想計算機を識別する計算機
識別子とからなるキイと該論理アドレスに対応す
る実計算機上の絶対アドレスからなるデータとの
組を１組以上記憶する第２のアドレス変換バツフ
アと、２つの計算機識別子を比較する比較手段と
を有し、ある仮想計算機が制御を与えられる時点
でその仮想計算機の計算機識別子と上記計算機識
別子保持手段の保持する計算機識別子とを上記比
較手段により比較し異なつている場合に限り、第
１のアドレス変換バツフアのアドレス変換情報を
計算機識別子保持手段の保持する計算機識別子で
識別される仮想計算機のためにあらかじめ定めら
れた固有の領域に退避し、制御を得る仮想計算機
のためにあらかじめ定められた固有の領域にある
退避されていたアドレス変換情報を第１のアドレ
ス変換バツフアに格納すると共に制御を得る仮想
計算機の計算機識別子を上記計算機識別子保持手
段に保持せしめ、仮想計算機上のプログラムの実
行に伴なう論理アドレスを実計算機上の絶対アド
レスに変換する際、第２のアドレス変換バツフア
に該論理アドレスのアドレス変換情報がない場
合、第１のアドレス変換バツフアから該論理アド
レスに対応する仮想計算機上の絶対アドレスが得
られればこの絶対アドレスとあらかじめ実主記憶
上に存在し該仮想計算機の絶対アドレスを実計算
機上の絶対アドレスに変換するアドレス変換表と
を用いて得られる該論理アドレスに対応する実計
算機上の絶対アドレスと計算機識別子保持手段の
計算機識別子及び該論理アドレスの三つ組を第２
のアドレス変換バツフアに登録し、もつて仮想計
算機上の論理アドレスを実計算機上の絶対アドレ
スに変換することを特徴とする仮想計算機のアド
レス変換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190328A JPS5891571A (ja) | 1981-11-27 | 1981-11-27 | 仮想計算機のアドレス変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190328A JPS5891571A (ja) | 1981-11-27 | 1981-11-27 | 仮想計算機のアドレス変換方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5891571A JPS5891571A (ja) | 1983-05-31 |
| JPH0235337B2 true JPH0235337B2 (ja) | 1990-08-09 |
Family
ID=16256350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56190328A Granted JPS5891571A (ja) | 1981-11-27 | 1981-11-27 | 仮想計算機のアドレス変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5891571A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000072190A (ja) | 1998-08-27 | 2000-03-07 | Mitsubishi Pencil Co Ltd | 流動性物質供給用ディスペンサ |
-
1981
- 1981-11-27 JP JP56190328A patent/JPS5891571A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5891571A (ja) | 1983-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DK59487D0 (da) | Lager for en databehandlingsenhed | |
| US4731734A (en) | Digital computer system incorporating object-based addressing and access control and tables defining derivation of addresses of data from operands in instructions | |
| JPH0137773B2 (ja) | ||
| JP2842313B2 (ja) | 情報処理装置 | |
| EP1119805B1 (en) | Endian transformation | |
| JPH0235337B2 (ja) | ||
| JPH0235338B2 (ja) | ||
| JPS6235952A (ja) | Ｔｌｂ制御方式 | |
| JPH0235336B2 (ja) | ||
| JP3125790B2 (ja) | アドレス変換装置 | |
| JP2612173B2 (ja) | 仮想計算機 | |
| JPS6252334B2 (ja) | ||
| JP2513846B2 (ja) | ベクトル命令生成方式 | |
| JPS5960647A (ja) | メモリアクセス制御方式 | |
| JPS6010338B2 (ja) | 多重仮想記憶制御方式 | |
| JPH0738190B2 (ja) | 環境識別子付与方式 | |
| JPS6218064B2 (ja) | ||
| JPH0376502B2 (ja) | ||
| JPS6218065B2 (ja) | ||
| JPS5984392A (ja) | 仮想記憶連絡方式 | |
| JPH0869416A (ja) | 仮想計算機システム | |
| JPS5975483A (ja) | バツフア・ストレ−ジ制御方式 | |
| JPS6269339A (ja) | アドレス変換バツフア方式 | |
| JPS6331816B2 (ja) | ||
| JPH04190440A (ja) | アドレス変換制御方法 |