JPH0232663B2 - Jokentsukihikakuenzansochi - Google Patents
JokentsukihikakuenzansochiInfo
- Publication number
- JPH0232663B2 JPH0232663B2 JP15500281A JP15500281A JPH0232663B2 JP H0232663 B2 JPH0232663 B2 JP H0232663B2 JP 15500281 A JP15500281 A JP 15500281A JP 15500281 A JP15500281 A JP 15500281A JP H0232663 B2 JPH0232663 B2 JP H0232663B2
- Authority
- JP
- Japan
- Prior art keywords
- comparison
- conditional
- result
- instruction
- comparison operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】
本発明は条件付比較演算命令を実行する装置、
例えばベクトルプロセツサ等の演算装置に関し、
処理速度の向上を計つたものである。
例えばベクトルプロセツサ等の演算装置に関し、
処理速度の向上を計つたものである。
例えばベクトル演算命令の一つにも条件付比較
演算命令がある。
演算命令がある。
これはベクトルオペランドAi、Biの大小を比
較し、例えばAi≧BiであればCi＝“１”とし、Ai
＜BiであればCi＝“０”とするような比較命令
（但しｉ＝１、２、３…ｎ）に対して、さらにマ
スクデータ（条件）Miを付加し、Mi＝“１”の
ときは上記の比較を行ない、Mi＝“０”のときに
は比較を行なわないようにして、ｉをｉ〜ｎまで
変化させてｎ個のエレメント・データについて演
算を行なわせるものである。
較し、例えばAi≧BiであればCi＝“１”とし、Ai
＜BiであればCi＝“０”とするような比較命令
（但しｉ＝１、２、３…ｎ）に対して、さらにマ
スクデータ（条件）Miを付加し、Mi＝“１”の
ときは上記の比較を行ない、Mi＝“０”のときに
は比較を行なわないようにして、ｉをｉ〜ｎまで
変化させてｎ個のエレメント・データについて演
算を行なわせるものである。
従来はMi＝“０”の場合には、実際に比較演算
そのものを行なわない方式と、比較演算に行なつ
てもその結果をCiに書込まないようにする方式と
があるが、いずれの場合にもCiの値は保証されて
いないことになる。
そのものを行なわない方式と、比較演算に行なつ
てもその結果をCiに書込まないようにする方式と
があるが、いずれの場合にもCiの値は保証されて
いないことになる。
そのCiがさらに別の条件付演算のマスクデータ
Mi′として用いられる場合には、上記のようなCi
は“０”にしておく必要がある。そこで従来は条
件付比較演算命令により得た結果Ciに対し、さら
に論理積命令によつて（Ci・Mi）を算出する必
要があつた。
Mi′として用いられる場合には、上記のようなCi
は“０”にしておく必要がある。そこで従来は条
件付比較演算命令により得た結果Ciに対し、さら
に論理積命令によつて（Ci・Mi）を算出する必
要があつた。
本発明は、一般に比較演算命令の結果は条件付
演算命令の条件部に用いられる場合が多いこと、
またその比較演算命令が条件付きであつてそのマ
スクMiが“０”であつたということは、その比
較結果Ciを条件にするときにも少くともそのｉに
ついての演算は不要な筈であることに鑑み、条件
付比較演算命令でMi＝“０”のときは結果Ciも必
らず“０”にするようにし、従来必要であつた論
理積処理（Ci・Mi）を不要にしたものである。
演算命令の条件部に用いられる場合が多いこと、
またその比較演算命令が条件付きであつてそのマ
スクMiが“０”であつたということは、その比
較結果Ciを条件にするときにも少くともそのｉに
ついての演算は不要な筈であることに鑑み、条件
付比較演算命令でMi＝“０”のときは結果Ciも必
らず“０”にするようにし、従来必要であつた論
理積処理（Ci・Mi）を不要にしたものである。
図は本発明の一実施例ブロツク図であり、MS
は主記憶装置、CPUはスカラー演算及び全シス
テムの制御を行なう中央処理装置、その他はベク
トルプロセツサを構成する部分であり、VRはベ
クトルレジスタ、IRはベクトル命令レジスタ、
DECは命令解読器、COMPは比較器、Ｇ１，Ｇ
２はアンドゲート、Ｇ３はオアゲートである。
は主記憶装置、CPUはスカラー演算及び全シス
テムの制御を行なう中央処理装置、その他はベク
トルプロセツサを構成する部分であり、VRはベ
クトルレジスタ、IRはベクトル命令レジスタ、
DECは命令解読器、COMPは比較器、Ｇ１，Ｇ
２はアンドゲート、Ｇ３はオアゲートである。
IR中の命令のOPコードをデコードして比較演
算命令であれば比較器COMPが起動され、ベク
トルレジスタVRからAi、Biをフエツチし、その
結果をCiへ入れる。
算命令であれば比較器COMPが起動され、ベク
トルレジスタVRからAi、Biをフエツチし、その
結果をCiへ入れる。
ここで従来の条件付比較演算命令の場合はさら
にマスクMiも入力し、Mi＝“１”の場合は比較
結果をCiへ書込むが、Mi＝“０”のときは書込み
信号WEを出さず、Ciへの書込みは行なわず、従
つてCiは旧値が残つていることになる。この比較
結果を条件として、これに続く比較演算命令で再
び比較演算をする場合は、別に論理積演算（Ci・
Mi）を実行させて、これを新たなCiとしてセツ
トしてから比較演算を開始する必要があつた。
にマスクMiも入力し、Mi＝“１”の場合は比較
結果をCiへ書込むが、Mi＝“０”のときは書込み
信号WEを出さず、Ciへの書込みは行なわず、従
つてCiは旧値が残つていることになる。この比較
結果を条件として、これに続く比較演算命令で再
び比較演算をする場合は、別に論理積演算（Ci・
Mi）を実行させて、これを新たなCiとしてセツ
トしてから比較演算を開始する必要があつた。
一方、本発明では条件付比較演算命令の場合で
も、書込み信号WEは毎回出力し、その代りゲー
トＧ１〜Ｇ３を設けている。即ち条件付比較演算
の場合デコーダ出力（VCSD）が“１”になり、
ゲートＧ１は閉じ、ゲートＧ２においてはマスク
Miが“１”であれば比較結果がそのまま選択さ
れ、ゲートＧ３を介してCiに書込まれる。マスク
Miが“０”のときは比較結果に係らずＧ２出力
は“０”になつて、この値がCiに書込まれる。ま
た条件付でない通常の比較演算時はVCSDが
“０”となり、比較結果がそのままゲートＧ１，
Ｇ３を介してCiに書込まれる。この比較結果を条
件として、これに続く比較演算命令で再び比較演
算をする場合は、Ciの値をそのままCiとして簡易
に処理を継続可能となつた。
も、書込み信号WEは毎回出力し、その代りゲー
トＧ１〜Ｇ３を設けている。即ち条件付比較演算
の場合デコーダ出力（VCSD）が“１”になり、
ゲートＧ１は閉じ、ゲートＧ２においてはマスク
Miが“１”であれば比較結果がそのまま選択さ
れ、ゲートＧ３を介してCiに書込まれる。マスク
Miが“０”のときは比較結果に係らずＧ２出力
は“０”になつて、この値がCiに書込まれる。ま
た条件付でない通常の比較演算時はVCSDが
“０”となり、比較結果がそのままゲートＧ１，
Ｇ３を介してCiに書込まれる。この比較結果を条
件として、これに続く比較演算命令で再び比較演
算をする場合は、Ciの値をそのままCiとして簡易
に処理を継続可能となつた。
以上の如く本発明では条件付比較演算命令の場
合にMi＝“０”であれば結果Ciも“０”にするよ
うにしたため、Ciをさらに他の条件付演算の条件
付演算の条件部に用いるときでも余分な処理が不
要になり、ベクトル演算の高速化に効果大であ
る。
合にMi＝“０”であれば結果Ciも“０”にするよ
うにしたため、Ciをさらに他の条件付演算の条件
付演算の条件部に用いるときでも余分な処理が不
要になり、ベクトル演算の高速化に効果大であ
る。
図は本発明の一実施例ブロツク図であり、VR
はベクトルレジスタ、IRはベクトル命令レジス
タ、COMPは比較器、DECはデコーダ、Ｇ１，
Ｇ２はアンドゲート、Ｇ３はオアゲート、WEは
書込み信号である。
はベクトルレジスタ、IRはベクトル命令レジス
タ、COMPは比較器、DECはデコーダ、Ｇ１，
Ｇ２はアンドゲート、Ｇ３はオアゲート、WEは
書込み信号である。
Claims (1)
- １ 条件部が真の時オペランド間の比較を行なつ
てその結果を出力し、条件部が偽のときはオペラ
ンド間の比較の結果の出力が不定とされる条件付
比較演算装置において、上記条件部が偽のときも
比較結果を偽として出力し、この出力結果をこれ
に続く条件付比較演算命令の条件として利用可能
としたことを特徴とする条件付比較演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15500281A JPH0232663B2 (ja) | 1981-09-30 | 1981-09-30 | Jokentsukihikakuenzansochi |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15500281A JPH0232663B2 (ja) | 1981-09-30 | 1981-09-30 | Jokentsukihikakuenzansochi |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5856027A JPS5856027A (ja) | 1983-04-02 |
| JPH0232663B2 true JPH0232663B2 (ja) | 1990-07-23 |
Family
ID=15596547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15500281A Expired - Lifetime JPH0232663B2 (ja) | 1981-09-30 | 1981-09-30 | Jokentsukihikakuenzansochi |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0232663B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4630192A (en) * | 1983-05-18 | 1986-12-16 | International Business Machines Corporation | Apparatus for executing an instruction and for simultaneously generating and storing related information |
| JPS61262844A (ja) * | 1985-05-16 | 1986-11-20 | Nec Corp | 演算装置 |
| FR2648924B1 (fr) * | 1989-06-23 | 1991-10-11 | Peugeot | Dispositif de comparaison dynamique d'une trame de donnees en serie, avec une consigne |
| FR2648928B1 (fr) * | 1989-06-23 | 1991-10-18 | Peugeot | Dispositif de generation d'un signal de masquage d'un bit lors d'une comparaison dynamique d'une trame de donnees en serie, avec une consigne |
| US9069547B2 (en) | 2006-09-22 | 2015-06-30 | Intel Corporation | Instruction and logic for processing text strings |
-
1981
- 1981-09-30 JP JP15500281A patent/JPH0232663B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5856027A (ja) | 1983-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1426748A (en) | Small micro-programme data processing system employing multi- syllable micro instructions | |
| JPH0769783B2 (ja) | 例外処理方式 | |
| JPH0769795B2 (ja) | コンピュータ | |
| KR880001418B1 (ko) | 데이터 처리장치 | |
| JPH0232663B2 (ja) | Jokentsukihikakuenzansochi | |
| EP0140299A2 (en) | Vector mask control system | |
| JPS6212529B2 (ja) | ||
| JPS583040A (ja) | 情報処理装置 | |
| US6904515B1 (en) | Multi-instruction set flag preservation apparatus and method | |
| JP2557629B2 (ja) | 割込方式 | |
| JPH04338825A (ja) | 演算処理装置 | |
| JPS5955546A (ja) | フア−ムウエア処理装置 | |
| JP3116444B2 (ja) | 半導体計算装置および電子機器 | |
| JPS5654550A (en) | Information processor | |
| JPS59223846A (ja) | 演算処理装置 | |
| JPS5952348A (ja) | マイクロプログラム制御装置 | |
| JPH0333929A (ja) | マイクロプログラム制御装置 | |
| JPS61118840A (ja) | 電子計算機の制御方式 | |
| JPH0424732B2 (ja) | ||
| JPH03164945A (ja) | データ処理装置 | |
| JPS6049939B2 (ja) | マイクロプロセッサを応用した演算装置 | |
| JPS59208647A (ja) | マイクロプロセツサ | |
| JPH01223563A (ja) | 情報処理装置 | |
| JPS57169856A (en) | Instruction execution system | |
| JPS6022787B2 (ja) | 命令制御方式 |