JPH023239A - バイポーラトランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【産業上の利用分野］ 本発明は、半導体基板上に、第１の導電型を有する第１
の半導体層と、第１の導電型とは逆の第２の導電型を有
する第２の半導体層と、第１の導電型を有する第３の半
導体層とがそれらの順にまたはそれとは逆の順に積層さ
れている構成を有するバイポーラトランジスタに関する
。 【従来の技術１ 従来、第１４図を伴って、次に述べるバイポーラトラン
ジスタ（以下、従来の第１のバイポーラトランジスタを
称す）が提案されている。 すなわち、ｎ型を有する第１の半導体層と、ｐ型を有す
る第２の半導体層と、ｎ型を有する第３の半導体層とが
それらの順にまたはそれとは逆の順に積層されている構
成を有する。 この場合、第１、第２及び第３の半導体層がともに８１
でなり、このため、第１及び第２の半導体層間、及び第
２及び第３の半導体層間にそれぞれ第１及び第２のホモ
接合が形成されそして、第１、第２及び第３の半導体層
をそれぞれコレクタ用、ベース用及びエミッタ用として
いる。 以上が、従来提案されている第１のバイポーラトランジ
スタの構成である。 このような構成を有する従来の第１のバイポーラトラン
ジスタは、ｎｐｎ型であるが、ベース用としての第２の
半導体層及びエミッタ用としての第３の半導体層が、と
もにＳｉでなるため、互に等しい約１．１ｅＶのエネル
ギバンドギャップ゛を有している。 また、第３の半導体層におけるフェルミレベルＥ「と伝
導帯下端レベルＥ。どの間の差、ΔＥ３、及び第２の半
導体層におけるフェルミレベルＥ、と１ｉｌｌｉｆｆｉ
子帯上端レベルＥ、との間の差△Ｅ２は、第３及び第２
の半導体層の導電度（ｎ型及びｐ型不純物濃度）によっ
て異なり、０〜０．２ｅＶ程度である。 このため、従来の第１のバイポーラトランジスタの場合
、ΔＥ３＝ＯｅＶ、△Ｅ２＝０．２ｅＶであるとしても
、バイポーラトランジスタを、０．９ｖ程度の比較的低
いベース・エミッタ間電圧で、オンに制御させることが
できるという利点を有する。 また、従来、第１５図を伴って、次に述べる構成を有す
るバイポーラトランジスタ（以下、従来の第２のバイポ
ーラトランジスタと称す）も提案されている。 すなわち、第１のｎ型を有するかまたは半絶縁性を有す
る半導体基板上に、ｎ型を有する第１の半導体層と、ｐ
型を有する第２の半導体層と、ｎ型を右する第３の半導
体層とがそれらの順にまたはそれとは逆の順に積層され
ている構成を有する。 この場合、半導体基板がＧａＡｓでなり、また、第１及
び第２の半導体層もＧａＡＳでなり、しかしながら、第
３の半導体層がＧａＡＩＡＳ系でなり、このため、第１
及び第２の半導体層間にホモ接合が形成され、第２及び
第３の半導体層間にペテロ接合が形成され、そして、第
１、第２及第３の半導体層をそれぞれコレクタ用、ベー
ス用及びエミッタ用としている。 以上が、従来提案されている第２のバイポーラトランジ
スタの構成である。 このような構成を有する従来の第２のバイポーラトラン
ジスタの場合は、従来の第１のバイポーラトランジスタ
の場合と同様に、ｎｐｎ型であるが、エミッタ用として
の第３の半導体層が、ベース用としての第２の半導体層
に比し、広いエネルギバンドギャップを有している。 このため、ベースからエミッタへの少数キャリヤ（ホー
ル）の注入が抑制されている。従って、エミッタからベ
ースへの少数キャリア（電子）の注入効率が高く、よっ
て、比較的大きな電流利得を得ることができるとともに
、第２の半導体層の導電度（ｎ型不純物濃度）を高くす
ることによって、第２の半導体層の抵抗を低減させるこ
とができ且つ第３の半導体層の導電度（ｎ型不純物濃度
）を低くすることによってベース・エミッタ間容量を小
さくすることができる。 従って、従来の第２のバイポーラトランジスタの場合、
高利１ｑで高速に動作させることができるという利点を
有する。 【発明が解決しようとする課題】 しかしながら、従来の第１のバイポーラトランジスタの
場合、第２及び第３のの半導体層間は、ヘテロ接合でな
く、ホモ接合であることから、従来の第２のバイポーラ
トランジスタで上述した利点が得られない、という欠点
を有していた。 また、従来の第２のバイポーラトランジスタの場合、第
２の半導体層が約１．４ｅＶのエネルギバンドギャップ
を有するので、第３の半導体層における、フェルミレベ
ルＥ「と伝導帯下端レベルＥ　との間の差△Ｅ３を、Δ
Ｅ３＝Ｏｅｖとし、また、第２の半導体層における、フ
ェルミレベルＥ、とｒｙｆＪ′Ｆｉ子帯上端レベルＥ、
とし間の差ΔＥ２を、ΔＥｂ＝ｏｅｖとしても、１．４
程度の高いベース・エミッタ間電圧でしかオンにさせる
ことができない。 このため、大きな消費電力を伴うという欠点を有してい
たとともに、このように大きな消費電力を伴うことから
、バイポーラトランジスタとしての寿命が短くなり、ま
た、信頼性も低下し、さらに、冷却手段を特段に施す必
要があるなどの欠点を有していた。 よって、本発明は上述した従来の第１及び第２のバイポ
ーラトランジスタの利点は有するが、欠点を有しない、
新規なバイポーラトランジスタを提案−ぜんとするもの
である。 ［課題を解決するための手段］ 本発明による本願第１〜第１２番目の発明によるバイポ
ーラトランジスタは、上述した従来の第２のバイポーラ
トランジスタの場合と同様に、半導体基板上に、第１の
導電型を有する第１の半導体層と、第１の導電型とは逆
の第２の導電型を有する第２の半導体層と、第１の導電
型を有する第３の半導体層とがそれらの順にまたはそれ
とは逆の順にｖ４府されている構成を有する。 しかしながら、本願第１〜第４番目の発明によるバイポ
ーラトランジスタは、このような構成を有するバイポー
ラトランジスタにおいて、半導体基板がｒｎＰでなり、
また、第１の半導体層がＧａ　　Ｉ　ｎｌ−ｘＡＳ　（
ただし、０．３≦× Ｘ≦０．６）でなり、さらに、第２の半導体層がＧａ１
ｎ　　　ＲＡＳ　　　（ただし、０゜ｚ　　　１−ｚ　
　ｕ　　　１−ｕ ２≦２≦０．６．０≦Ｕ≦０．２）でなり、さらに、第
３の半導体層がＧａｖ　ｌ　ｎｌ−ｖ　ＰＷ　ＡＳｌ−
Ｗ　（ただし、０≦Ｖ≦０．５１．０．２≦Ｗ≦１）で
なり、また、第１及び第２の半導体層間にホモ接合また
は第１のへテロ接合が形成され、さらに、第２及び第３
の半導体層間に第２のへテロ接合が形成され、そして第
１、第２及第３の半導体層をそれぞれコレクタ用、ベー
ス用及びエミッタ用としている。 また、本願第５〜第１２番目の発明によるバイポーラト
ランジスタも、上述した従来の第２のバイポーラトラン
ジスタの場合と同様に、半導体基板上に、第１の導電型
を有する第１の半導体層と、第１の導電型とは逆の第２
の導電型を有する第２の半導体層と、第１の導電型を有
する第３の半導体層とがそれらの順にまたはそれとは逆
の順にｆａ層されている構成を有する。 しかしながら、本願第５〜第１２番目の発明によるバイ
ポーラトランジスタは、このような構成を有するバイポ
ーラトランジスタにおいて、半導体基板がＩｎＰでなり
、また、第１の半導体層がＧａｘ　Ｉ　ｎｌ−ｘ　ＰＶ
　Ａｓ１−Ｖ　　（ただし、０≦ｘ≦＝０．５１．０．
２≦ｙ≦１））でなり、さらに、第２の半導体層がＧａ
１ｎＰ ＡＳ−ｚｕ Ａｓ　　　（ただし、０．２≦Ｚくｏ、６、Ｏ≦−ｕ Ｕ≦０．２）でなり、また、第３の半導体層がＧａ１ｎ
　　　ＰＡｓ　　　（ただし、０≦Ｖｖ　　　１−ｖ　
　ｗ　　　１−ｗ ≦０．５１．０．２≦ｗ≦１　）　Ｔ：’：；’）、サ
ラニ、第１及び第２の半導体層間、及び第２及び第３の
半導体層にそれぞれ第１及び第２のへテロ接合が形成さ
れ、そして、第１、第２及第３の半導体層を、それぞれ
コレクタ用、ベース用及びエミッタ用とし、またはそれ
ぞれエミッタ用、ベース用及びコレクタ用としている。 さらに、本願第２番目の発明によるバイポーラトランジ
スタは、本願第１番目の発明によるバイポーラトランジ
スタにおいて、第３の半導体層を構成しているＧａ１ｎ
ＰＡｓ ｖ　　　１−ｖ　　ｗ　　　１− ８におけるＷが、第２の半導体層側に到るに従い小さい
値を有する。 また、本願第３番目の発明によるバイポーラトランジス
タは、本願第１番目の発明によるバイポーラトランジス
タにおいて、第２の半導体層を構成しているＧａ１ｎＰ
ＡＳ Ｚ　　　１−ｚ　　ｕ　　　１−ｕ におけるＵが、第３の半導体層側に到るに従い大きい値
を有する。 ざらに、本願第４番目の発明によるバイポーラトランジ
スタは、本願第１番目の発明によるバイポーラトランジ
スタにおいて、第３の半導体層を構成しているＧａ１ｎ
ＰＡＳ ｖ　　　１−ｖ　　ｗ　　　１− ７におけるＷが、第２の半導体層側に到るに従い小さい
値を有し、また、第２の半導体層を構成しているＧａｘ
ＩｎＰＡｓ　　　におけｚ　　　１−ｚ　　ｕ　　　１
−ｕ るりが、第３の半導体層側に到るに従い大きい値を有す
る。 また、本願第６番目の発明によるバイポーラ１ヘランジ
スタは、本願第５番目の発明において、第３の半導体層
を構成しているＧａ　Ｉｎ１−Ｖ■ Ｐ　　Ａｓ　　　におけるＷが、上記第２の半導体ｗ　
　　１−ｗ 層側に到るに従い小さい値を有する。 さらに、本願第７ｆｆｌ目の発明によるバイポーラ１−
ランジスタは、本願第５番目の発明において、第２切半
導体層を構成しているＧ　ａｚ　Ｉ　ｎｌ−２Ｐ、Ａｓ
　　　におけるＵが、上記第３の半−ｕ 導体層側に到るに従い大きい値を有する。 また、本願第８番目の発明によるバイポーラトランジス
タは、本願第５番目の発明において、第１の半導体層を
構成しているＧａ　Ｉｎ１−ｘ× Ｐ　　Ａｓ　　　におけるｙが、上記第２の半導体Ｖ　
　　１−Ｖ 層側に到るに従い小さい値を有する。 さらに、本願第９番目の発明によるバイポーラ１−ラン
ジスタは、本願第５ｒｉ目の発明において、第３の半導
体層を構成しているＱａ、１ｎ１−、ＰｗＡｓ　　　に
おけるＷが、上記第２の半−ｗ 導体層側に到るに従い小さい値を有し、また、第２の半
導体層を構成しているＧａ　Ｉｎ１−２Ｐ　　Ａｓ　　
　におけるりが、上記第３の半導体ｕ　　　１−ｕ 層側に到るに従い大ぎい値を有する。 また、本願第１０番目の発明によるバイポーラトランジ
スタは、本願第５番目の発明において、第３の半導体層
を構成しているＧａｖＩｎｌ−ｖ　ｐｗΔ５１−ｗにお
けるＷが、上記第２の半導体層側に到るに従い小さい値
を有し、また、第１の半導体層を構成しているＧａ　　
Ｉｎ、。 × ＲＡＳ　　　におけるｙが、上記第２の半導体Ｖ　　　
１−Ｖ 層側に到るに従い小さい値を有する。 ざらに、本願第１１番目の発明によるバイポーラトラン
ジスタは、本願第５番目の発明において、第２の半導体
層を構成しているＧａ７　■ｎＰＡｓ　　　におけるＵ
が、上記第３の１−ｚ　　ｕ　　　１−ｕ 半導体層側に到るに従い大きい値を有し、また、第１の
半導体層を構成しているＧａ　■ｎ１−ｘＰ　　Ａｓ　
　　におけるｙが、上記第２の半導体Ｖ　　　ｌ−ｙ 層側に到るに従い小さい値を有する。 また、本願第１２番目の発明によるバイポーラトランジ
スタは、本願第５番目の発明において、第３の半導体層
を構成しているＧａＶｉｎＲＡＳ　　　におけるＷが、
上記第２の半１−ｖ　　ｗ　　　１−ｗ 導体層側に到るに従い小さい値を有し、また、第２の半
導体層を構成しているＧａ　　１ｎ１−２Ｐ　　ＡＳ　
　　におけるＵが、上記第３の半導体ｕ　　　　　１−
ｕ 層側に到るに従い大きい値を有し、また、第１の半導体
層を構成しているＧａ１ｎＰ ｘ１−ｘｙ Ａｓ　　　におけるｙが、上記第２の半導体層側−Ｖ に到るに従い小さい１直を有する。

【作用・効果１ 本願第１〜第４番目の発明によるバイポーラトランジス
タによれば、上述した従来の第２のバイポーラトランジ
スタの場合と同様に、半導体基板上に、第１の導電型を
有する第１の半導体層と、第１の導電型とは逆の第２の
導電型を有する第２の半導体層と、第１の導電型を有す
る第３の半導体層とがそれらの順にまたはそれとは逆の
順に積層されている構成を有する。 このため、【従来の技術】の項において、従来の第２の
バイポーラトランジスタについて上述したと同様の利点
を有する。 しかしながら、本願第１番目の発明〜第４番目の発明に
よるバイポーラトランジスタによれば、第２の半導体層
がＧａｒｎＰＡＳ １−ｚｕ １−８（ただし、０．２≦２≦０．７．０≦Ｕ≦０．２
）でなるため、第２の半導体層のエネルキハンドギ１１
ツブが、０．６８Ｖ　〜１．ＯｅＶという、第１５図で
上述した従来の第２のバイポーラトランジスタの場合に
比し、格段的に低い１直を右するので、

【発明が解決し
ようとする課題】の項において、従来の第２のバイポー
ラトランジスタについて上述した欠点を有効に回避する
ことができる。 また、半導体基板がＩｎＰでなり、また、第１の半導体
層がＧａ　Ｉｎ１−ｘＡＳ（ただし、Ｏ１３≦ｘ＜０．
６）でなり、さらに、第３の半導体層がＧａ１ｎ　　　
ＰＡｓ　　　（ただｖ　　　　　１−ｖ　　　ｗ　　　
　　１−ｗし、０≦Ｖ≦０．５２．０．２≦Ｗ≦１）で
なるので、それら第１、第２及び第３の半導体層が、半
導体す板と良好に格子整合がとれているので、バイポー
ラトランジスタとしての所期の特性が１ｑられる。

【実施例１】 次に、第１図を伴って本願第１番目の発明によるバイポ
ーラトランジスタの実施例を述べよう。 第１図において、第１５図との対応部分には同一符号を
付し、詳細説明を省略する。 第１図に示す本願第１番目の発明によるバイポーラ１〜
ランジスタは、次の事項を除いて、第１５図で上述した
従来のバイポーラトランジスタと同様の構成を有する。 すなわち、半導体基板が、ＧａＡＳでなるのに代え、Ｉ
ｎＰでなる。 また、第１の半導体層が、ＧａＡＳでなるのに代え、Ｇ
ａ　　Ｉ　ｎｌ−ｘＡｓ　（ただし、０．３≦ｘ≦０．
６）でなる。 さらに、第２の半導体層が、ＧａＡＳでなるのに代え、
ＧａｘＩｎ　　　ＰＡＳ　　　（ただｚ　　　１−ｚ　
　ｕ　　　１−ｕ し、０．２≦２≦０．６、Ｏ≦Ｕ≦０．２）でなる。こ
の場合、ｚｌ及びＵは、実際上、第１３図の斜線に示さ
れている値の範囲に選ばれている。 また、第３の半導体層が、ＧａＡｓ系でなるる。この場
合、■、及びＷは、実際上、第１３図の斜線に示されて
いる値の範囲に選ばれている。 さらに、第２の半導体層を構成しているＧａｘＩｎＰＡ
Ｓ　　　において、ｕ＝ｏｆ７）場ｚ　　　１−ｚ　　
ｕ　　　ｉ−ｕ 合、第１及び第２の半導体層間にホモ接合が形成され、
Ｑ＜ｕ≦０．２の場合、第１のへテロ接合が形成されて
いる。 また、第２及び第３の半導体層間に第２へテロ接合が形
成されている。 そして、第１、第２及第３の半導体層をそれぞれコレク
タ用、ベース用及びエミッタ用としている。 以上が、本願第１番目の発明によるバイポーラトランジ
スタの実施例の構成である。 このような構成を有する本願第１番目の発明によるバイ
ポーラ１〜ランジスタによれば、上述した事項を除いて
、第１５図で上述した従来の第２のバイポーラトランジ
スタの場合と同様の構成を有する。 このた°め、

【作用・効果】の項で述べた特徴を有する
。

【実施例２．３及び４】 次に第２、第３及び第４図を伴って、本願用２、第３及
び第４番目の発明によるバイポーラトランジスタの実施
例を述べよう。 第２、第３及び第４図に示す本願用２、第３及び第４番
目の発明によるバイポーラトランジスタは、第１、で上
述した本願第１番目の発明によるバイポーラトランジス
タにおいて、特許請求の範囲第２、第３及び第４項に記
載の構成を有することを除いて、本願第１番目の発明に
よるバイポーラトランジスタと同様の構成を有する。 以上が、本願用２、第３及び第４番目の発明によるバイ
ポーラトランジスタの実施例の構成である。 このような構成を有する本願用２、第３及び第４番目に
よるバイポーラトランジスタによれば、上述した事項を
除いて、本願第１番目の発明によるバイポーラトランジ
スタと同様の構成を有するので、詳細説明は省略するが
、本願第１番目の発明によるバイポーラ１〜ランジスタ
の場合と同様の特徴を有すとともに、バイポーラトラン
ジスタを、本願第１番目の発明の場合に比しより低い電
圧でオンさせたり、第２の半導体層内での電子速度を上
げたり、それらの組合せを得ることができるなどの特徴
を右する。 〔実施例５．６．７．８．９．１０．１１．１第１、 なお、上述においては、本願第１〜第１２番目の発明に
よるバイポーラトランジスタのそれぞれについて、１つ
の実施例を示したに過ぎず、例えば、各側において、第
１、第２及び第３の半導体層をそれぞれｎ型、ｐ型及び
ｎ型としているのに代え、ｐ型、ｎ型及びｐ型とし、よ
って、バイポーラトランジスタをｎｐｎ型としているの
に代え、ｐｎｐ型として、上述したと同様の作用効果を
１ｑるようにすることもでき、そ明によるバイポーラ１
〜ランジスタと同様の構成を有するので、詳細説明は省
略するが、本願第１番目の発明によるバイポーラトラン
ジスタの場合と同様の特徴を有すとともに、バイポーラ
トランジスタを、本願第１番目の発明の場合に比しより
低い電圧でオンさせたり、第２の半導体層内での電子速
度を上げたり、それらの組合せを１得ることができるな
どの特徴を有する。 【実施例５．６．７．８．９．１０．１１．１２］ 第１、第２、第３、第４の実施例に準じた構成を有し、
且つそれらに準じた特徴を右する。 なお、上述においては、本願第１〜第１２番目の発明に
よるバイポーラトランジスタのそれぞれについて、１つ
の実施例を示したに過ぎず、例えば、各側において、第
１、第２及び第３の半導体層をそれぞれｎ型、ｐ型及び
ｎ型としているのに代え、ｐ型、ｎ型及びｐ型とし、よ
って、バイポーラトランジスタをｎｐｎ型としているの
に代え、ｐｎｐ型として、上述したと同様の作用効果を
Ｉｌｌるようにすることもでき、その他、本発明の粘神
を脱づ−ることなしに、種々の変型、変更をなし得るで
あろう。

【図面の簡単な説明】

第１図は、本願第１番目の発明によるバイポーラトラン
ジスタの実施例を示すエネルギバンド構造で示す図であ
る。 第２図は、本願第２番目の発明によるバイポーラトラン
ジスタの実施例を示すエネルギバンド構造で示す図であ
る。 第３図は、本願第３番目の発明によるバイポーラトラン
ジスタの実施例を示すエネルギバンド構造で示す図であ
る。 第４図は、本願第４番目の発明によるバイポーラトラン
ジスタの実施例を示すエネルギバンド構造で示す図であ
る。 第５図は、本願第５番目の発明によるバイポーラトラン
ジスタの実施例を示すエネルギバンド構造で示す図であ
る。 第６図は、本願第６番目の発明によるパイボ−ラトラン
ジスタの実施例を示すエネルギバンド構造で示す図であ
る。 第７図は、本願第７番目の発明によるバイポーラｌ−ラ
ンジメタの実Ｘｌ１例を示すエネルギバンド構造で示す
図である。 第８図は、本願第８番目の発明によるバイポーラトラン
ジスタの実施例を示すエネルギバンド構造で示す図であ
る。 第９図は、本願第９番目の発明によるバイボラトランジ
スタの実施例を示すエネルギバンド構造で示寸図である
。 第１０図は、本願第１０番目の発明によるバイポーラト
ランジスタの実施例を示すエネルギバンド構造で示す図
である。 第１１図は、本願第１１番目の発明によるバイポーラト
ランジスタの実施例を示すエネルギバンド構造で示す図
である。 第１２図は、本願第１２番目の発明によるバイポーラト
ランジスタの実施例を示すエネルギバンド構造で示す図
である。 第１３図は、本発明によるバイポーラトランジスタの説
明に供づる状態図である。 第１４図及び第１５図は、従来のバイポーラトランジス
タを示すエネルギバンド構造で示す図である。 出願人　　日本電信電話株式会社

Claims (1)

1. 【特許請求の範囲】 １、半導体基板上に、第１の導電型を有する第１の半導
   体層と、第１の導電型とは逆の第２の導電型を有する第
   ２の半導体層と、第１の導電型を有する第３の半導体層
   とがそれらの順にまたはそれとは逆の順に積層されてい
   る構成を有するバイポーラトランジスタにおいて、 上記半導体基板がＩｎＰでなり、 上記第１の半導体層がＧａ＿ｘＩｎ＿１＿−＿ｘＡｓ（
   ただし、０．３≦ｘ≦０．６）でなり、 上記第２の半導体層がＧａ＿ｚＩｎ＿１＿−＿ｚＰｕＡ
   ｓ＿１＿−＿ｕ（ただし、０．２≦ｚ≦０．６、０≦ｕ
   ≦０．２）でなり、 上記第３の半導体層がＧａ＿ｖＩｎ＿１＿−＿ｖＰ＿ｗ
   Ａｓ＿１＿−＿ｗ（ただし、０≦ｖ≦０．５１、０．２
   ≦ｗ≦１）でなり、 上記第１及び第２の半導体層間にホモ接合 または第１のヘテロ接合が形成され、 上記第２及び第３の半導体層間に第２のヘ テロ接合が形成され、 上記第１、第２及第３の半導体層をそれぞ れコレクタ用、ベース用及びエミッタ用としていること
   を特徴とするバイポーラトランジスタ。 ２、特許請求の範囲第１項記載のバイポーラトランジス
   タにおいて、 上記第３の半導体層を構成しているＧａ＿ｖＩｎ＿１＿
   −＿ｖＰ＿ｗＡｓ＿１＿−＿ｗにおけるｗが、上記第２
   の半導体層側に到るに従い小さい値を有することを特徴
   とするバイポーラトランジスタ。 ３、特許請求の範囲第１項記載のバイポーラトランジス
   タにおいて、 上記第２の半導体層を構成しているＧａ＿ｚＩｎ＿＿−
   ＿ｚＰ＿ｕＡｓ＿１＿−＿ｕにおけるｕが、上記第３の
   半導体層側に到るに従い大きい値を有することを特徴と
   するバイポーラトランジスタ。 ４、特許請求の範囲第１項記載のバイポーラトランジス
   タにおいて、 上記第３の半導体層を構成しているＧａ＿ｖＩｎ＿１＿
   −＿ｖＰ＿ｗＡｓ＿１＿−＿ｗにおけるｗが、上記第２
   の半導体層側に到るに従い小さい値を有し、上記第２の
   半導体層を構成しているＧａ＿ｚＩｎ＿１＿−＿ｚＰ＿
   ｕＡｓ＿１＿−＿ｕにおけるｕが、上記第３の半導体層
   側に到るに従い大きい値を有することを特徴とするバイ
   ポーラトランジスタ。 ５、半導体基板上に、第１の導電型を有する第１の半導
   体層と、第１の導電型とは逆の第２の導電型を有する第
   ２の半導体層と、第１の導電型を有する第３の半導体層
   とがそれらの順にまたはそれどは逆の順に積層されてい
   る構成を有するバイポーラトランジスタにおいて、 上記半導体基板がＩｎＰでなり、 上記第１の半導体層がＧａ＿ｘＩｎ＿１＿−＿ｘＰ＿ｙ
   ＡＳ＿１＿−＿ｙ（ただし、０≦ｘ≦０．５１、０．２
   ≦ｙ≦１））でなり、 上記第２の半導体層がＧａ＿ｚＩｎ＿１＿−＿ｚＰ＿ｕ
   Ａｓ＿１＿−＿ｕ（ただし、０．２≦ｚ≦０．６、０≦
   ｕ≦０．２）でなり、 上記第３の半導体層がＧａ＿ｖＩｎ＿１＿−＿ｖＰ＿ｗ
   Ａｓ＿１＿−＿ｗ（ただし、０≦ｖ≦０．５１、０．２
   ≦ｗ≦１）でなり、 上記第１及び第２の半導体層間、及び第２ 及び第３の半導体層にそれぞれ第１及び第２のヘテロ接
   合が形成され、 上記第１、第２及第３の半導体層を、それ ぞれコレクタ用、ベース用及びエミッタ用とし、または
   それぞれエミッタ用、ベース用及びコレクタ用としてい
   ることを特徴とするバイポーラトランジスタ。 ６、特許請求の範囲第５項記載のバイポーラトランジス
   タにおいて、 上記第３の半導体層を構成しているＧａ＿ｖＩｎ＿１＿
   −＿ｖＰ＿ｗＡｓ＿１＿−＿ｗにおけるｗが、上記第２
   の半導体層側に到るに従い小さい値を有することを特徴
   とするバイポーラトランジスタ。 ７、特許請求の範囲第５項記載のバイポーラトランジス
   タにおいて、 上記第２の半導体層を構成しているＧａ＿ｚＩｎ＿１＿
   −＿ｚＰ＿ｕＡｓ＿１＿−＿ｕにおけるｕが、上記第３
   の半導体層側に到るに従い大きい値を有することを特徴
   とするバイポーラトランジスタ。 ８、特許請求の範囲第５項記載のバイポーラトランジス
   タにおいて、 上記第１の半導体層を構成しているＧａ＿ｘＩｎ＿１＿
   −＿ｘＰ＿ｙＡｓ＿１＿−＿ｙにおけるｙが、上記第２
   の半導体層側に到るに従い小さい値を有することを特徴
   とするバイポーラトランジスタ。 ９、特許請求の範囲第５項記載のバイポーラトランジス
   タにおいて、 上記第３の半導体層を構成しているＧａ＿ｖＩｎ＿１＿
   −＿ｖＰ＿ｗＡｓ＿１＿−＿ｗにおけるｗが、上記第２
   の半導体層側に到るに従い小さい値を有し、上記第２の
   半導体層を構成しているＧａ＿ｚＩｎ＿１＿−＿ｚＰ＿
   ｕＡｓ＿１＿−＿ｕにおけるｕが、上記第３の半導体層
   側に到るに従い大きい値を有することを特徴とするバイ
   ポーラトランジスタ。 １０、特許請求の範囲第５項記載のバイポーラトランジ
   スタにおいて、 上記第３の半導体層を構成しているＧａ＿ｖＩｎ＿１＿
   −＿ｖＰ＿ｗＡｓ＿１＿−＿ｗにおけるｗが、上記第２
   の半導体層側に到るに従い小さい値を有し、上記第１の
   半導体層を構成しているＧａ＿ｘＩｎ＿１＿−＿ｘＰ＿
   ｙＡｓ＿１＿−＿ｙにおけるｙが、上記第２の半導体層
   側に到るに従い小さい値を有することを特徴とするバイ
   ポーラトランジスタ。 １１、特許請求の範囲第５項記載のバイポーラトランジ
   スタにおいて、 上記第２の半導体層を構成しているＧａ＿ｚＩｎ＿１＿
   −＿ｚＰ＿ｕＡｓ＿１＿−＿ｕにおけるｕが、上記第３
   の半導体層側に到るに従い大きい値を有し、上記第１の
   半導体層を構成しているＧａ＿ｘＩｎ＿１＿−＿ｘＰ＿
   ｙＡｓ＿１＿−＿ｙにおけるｙが、上記第２の半導体層
   側に到るに従い小さい値を有することを特徴とするバイ
   ポーラトランジスタ。 １２、特許請求の範囲第５項記載のバイポーラトランジ
   スタにおいて、 上記第３の半導体層を構成しているＧａ＿ｖＩｎ＿１＿
   −＿ｖＰ＿ｗＡｓ＿１＿−＿ｗにおけるｗが、上記第２
   の半導体層側に到るに従い小さい値を有し、上記第２の
   半導体層を構成しているＧａ＿ｚＩｎ＿１＿−＿ｚＰ＿
   ｕＡｓ＿１＿−＿ｕにおけるｕが、上記第３の半導体層
   側に到るに従い大きい値を有し、上記第１の半導体層を
   構成しているＧａ＿ｘＩｎ＿１＿−＿ｘＰ＿ｙＡｓ＿１
   ＿−＿ｙにおけるｙが、上記第２の半導体層側に到るに
   従い小さい値を有することを特徴とするバイポーラトラ
   ンジスタ。