KR790001224B1 - 증폭회로(增幅回路) - Google Patents

Abstract

내용 없음.

Description

증폭회로(增幅回路)

제 1 도 및 제 2 도는 각기 본 발명에 사용하는 신규의 바이포올러 트랜지스터의 예를 나타낸 단면도.

제 3 도 및 제 4 도는 각기 본 발명에 사용하는 3극관 특성을 갖는 전계효과 트랜지스터의 예를 나타낸 단면도.

제 5 도는 그 특성 곡선도.

제 6 도는 본 발명의 일 실시예를 나타낸 회로도.

제 7 도는 그 설명을 위한 동작특성 곡선도.

제 8 도 및 제 9 도는 각기 본 발명의 다른 실시예를 나타낸 회로도.

본 발명은 3극관 특성을 갖는 전계효과 트랜지스터를 증폭소자로서 사용한 증폭회로에 관한 것이다.

3극관 특성을 갖는 전계효과 트랜지스터는, 스위칭 특성이 양호하기 때문에, B클라스 증폭회로의 증폭소자로서 사용할 경우 매우 알맞는 것이며, 또, SEPP 회로의 경우 크로스 오우버 비뚤어짐(歪)의 발생이 적어서 바람직하지만, 그 반면 게이트. 소우스 사이 전압 V_GS가 V_GS일때의 포화 특성이 바이포올러 트랜지스터의 그것에 비하여 좋지 않다.

이러한 점을 감안하여, 본 발명은 3극관 특성을 갖는 전계효과 트랜지스터를 증폭소자로서 사용하기 위한 결점을 제거하고, 스위칭 특성과 포화특성이 모두 양호한 증폭회로를 제안코저 하는 것이다.

본 발명 증폭회로에 있어서는, 3극관 특성을 갖는 전계효과 트랜지스터의 바이포올러 트랜지스터가 병렬 접속하여 이루어지며, 전계효과 트랜지스터의 포화 영역에 있어서 바이포올러 트랜지스터가 동작하도록 하는 것이다.

다시 본 발명에 있어서는 상기 증폭회로의 바이포올러 트랜지스터는, 제1도전형의 제1의 반도체 영역과 이것에 접하는 제2도전형의 제2의 반도체 영역과, 다시 이에 접하는 제1도전형의 제3의 반도체 영역을 가지며, 제1의 반도체 영역내에 제1 및 제2의 반도체 영역간의 접합에 대향하고, 이 접합에서의 거리가 제1의 반도체 영역의 소수 캐리어의 확산거리보다 적은 위치에 소수캐리어의 에너지 이상의 포텐셜 베리어를 갖이며, 제1, 제2 및 제3의 반도체 영역에서 각기 제1, 제2 및 제3의 전극이 도출되어 구성되어져서 이루어지는 것이다.

다음에 본 발명에 사용하는 양방향성(兩方向性), 고전류 증폭율을 갖이며, 포화 특성이 좋으며, 낮은 노이즈의 신규한 바이포올러 트랜지스터에 대해서 이하에 설명한다.

바이포올러 트랜지스터의 특성평가의 패라미터의 하나로서 쓰여지는 h_FE(에미터 접지 전류증폭율)는, α를 베이스 접지의 전류증폭율로 하면,

로서 주어진다. 이 α는,

로서 주어진다. 다만 α^*는 콜렉터 증폭율, β는 베이스 수송효율, γ은 에미터 주입효율이다. 지금 NPN형 트랜지스터의 에미터 주입효율 γ에 대해서 생각하자면, 이런경우, γ는

으로 주어진다. 다만, J_n은 에미터에서 베이스에 주입되는 전자에 의한 전류밀도, J_p는 베이스에서 에미터에 주입되는 호울에 의한 전류밀도이다.

여기서, J_n및 J_p는 각기

임의로,

여기서, L_n: 베이스중의 소수캐리어의 확산거리.

L_p: 에미터중의 소수캐리어의 확산거리.

D_n: 베이스중의 소수캐리어의 확산정수.

D_P: 에미터중의 소수캐리어의 확산정수.

n_P: 베이스중의 평형상태에서의 소수캐리어 농도.

P_n: 에미터중의 평형상태에서의 소수캐리어 농도.

V : 에미터 접합에의 인가전압.

이다.

그리하여, 에미터의 불순물 농도를 N_D베이스의 불순물 농도를 N_A로 하면,

는

로서 치환할수가 있으며, 또 L_n은 베이스폭 W로서 제한되며, 로 됨으로,

로 된다. 확산정수는 캐리어의 이동도와 온도의 관수(關數)이며, 대략 일정하게 보여진다.

상기한 각 식에서 명확한 것처럼 바이포올러 트랜지스터에 있어서 그 h_FE를 올리자면, δ는 적은편이 바람직하다.

거기서, 통상의 바이포올러 트랜지스터에 있어서는, 이 δ를 적게하기 위해 에미터의 불순물농도 N_D를 충분히 크게하고 있는 것이다.

그런데 에미터의 불순물 농도를 충분히 큰 예컨대 10¹⁹atoms/㎤ 정도 이상으로하면 격자결함(格子訣陷), 전위 등이 생겨서, 결정의 완전성이 얻어지지 않는 것, 또 에미터의 불순물 농도가 높은것 자체에 의해서 여기에 있어서의 베이스로부터 주입된 소수캐리어의 라이프타임 τ_P가 짧아지므로,

에서 이 소수캐리어(호울)의 확산거리 L_P는 짧아지며, (7)식에서 명백한 바와 같이, 그다지 δ를 적게할수가 없으며, 주입효율 γ도 어느정도 이상으로는 높이지 못한다.

이와같은 결점을 회피하는 것으로서, 특수한 구성에 의한 반도체소자 LEC가 제안되었다. 이 LEC의 일예를 제 1 도를 참조하여 설명한다. 도시의 예는 NPN형 트랜지스터를 구성하는 경우이며, 이런 경우, 반도체 기체 S에 제1도전형(導電形), 즉 이 예에서는 N형의 높은 비의 저항(高比抵抗)의 제1의 반도체영역 즉 에미터 영역(1)과, 이에 인접하여 배설된 제2도전형 즉 P형의 높은 비의 저항의 제2의 반도체영역 즉 베이스영역(2)과, 이에 인접하여 배설된 제1도전형 즉 N형과 같이 높은 비의 저항의 제3의 반도체영역 즉 콜렉터 영역(3)이 마련되어, 제1 및 제2의 영역(1) 및 (2) 사이에 제1의 PN접합, 즉 에미터 접합 J_e가 형성되고, 제2 및 제3의 영역(2) 및 (3) 사이의 제2의 PN접합 즉 콜렉터 접합 J_C가 형성된다. 그리하여 제1의 영역(1)내에, 접합 J_e에 대향해서 접합 J_e와의 거리가 제2의 영역(2)에서 제1의 영역(1)에 주입되는 소수캐리어(호울)의 확산거리 L_P보다 적게되는 위치에, 이 소수캐리어 에너지 이상, 적어도 열에너지 이상의 포텐셜 베리어(7)를 마련한다. 제 1 도의 에는, 제1의 영역(1) 내에 이와 같은 도전형의 고불순물 농도의 영역(1a)을 설치, 영역(1) 내에 L-H 접합 J_H를 형성시킨 경우이다.

그리하여, 제1의 영역의 고농도 영역(1a)과 제2의 영역(2)과 제3의 영역(3) 위에는 각기 오오믹으로 제1, 제2 및 제3의 전극 즉 에미터, 베이스 및 콜렉터 각전극(5e) (5b) 및 (5c)가 피착되며, 각기 제1, 제2 및 제3의 단자 즉 에미터, 베이스 및 콜렉터 단자 E, B 및 C가 도출된다.

제1의 영역(1)의 고농도영역(1a)를 제외한 부분은, 그 불순물 농도를 10¹⁵atoms/㎤ 라고 하는 오오더의 충분히 낮은 농도로 선정되는 것이며, 제2의 영역(2)은 10¹⁵-10¹⁷atoms/㎤ 정도로 선정된다. 또, 제3의 영역(3)도, 예컨대 10¹⁵atoms/㎤ 오오더의 제1의 영역(1)의 저농도 부분과 같은 정도로 선정된다.

그리하여, 이와같이 각 영역(1)(2) 및 (3)의 적어도 접합 J_e및 J_c가 형성되는 부분의 불순물 농도가 낮다는 것과, 결정성에 뛰어나고 있다는 것에 의해서 제 1 도의 영역(1)에 있어서의 소수캐리어의 확산거리 L_P는 크게 된다.

또, (3a)는, 제3의 영역(3)에 접합 J_c에서 이간(離間)시켜 설치된 고불순물 농도의 저저항 영역이며, (6)은 기체 S의 표면에 형성된 SiO₂와 같은 절연층이다.

이 구성에 있어서, 각 단자 E, B 및 C에 에미터 접합 J_e에 순방향(順方向) 바이어스를 주어, 콜렉터접합 J_c에 역방향(逆方向) 바이어스를 주는 전압을 인가한다.

이와 같이 하면, 트랜지스터 동작이 발생한다. 이 경우, 베이스영역, 즉 제2의 영역(2)에서 에미터영역, 즉 제1의 영역(1)에 주입된 호울은, 이 제1의 영역(1)의 불순물 농도가 낮다는것, 결정성이 좋다는 것 등에 의해서 그 수명이 길며, 제1의 영역(1)에 있어서의 호울의 확산거리 L_P가 길다.

따라서, (6)식 및 (3)식에서 명백한바와 같이 에미터 주입효율 γ을 큰 것으로 할 수 있게 된다. 그러나, 이 확산거리 L_P를 큰것으로 하더라도, 실제상 이 주입된 호울이 기체표면에 달하여 표면 재결합해 버리는 일이 있다면 실질적으로 확산거리 L_P는 길어지지 못한다.

그런데 상기한 구성으로서는, 포텐셜베리어(7)가 에미터 접합 J_e과 대향해서 확산거리 L_P보다 적은 간격을 갖이고 배치되어 있으므로, 표면 재결합은 작아지며, 확산거리 L_P는 충분히 크게 보여진다.

이와같이 포텐셜베리어(7)가 마련되어 있는 것에 의해서 제2의 영역(2)에서 제1의 영역(1)에 주입된 호울의 전류(電流) 성분 J_P를 적게하는 효과를 갖는다. 즉, 제1의 영역(1)에 있어서 L-H 접합 J_H에서는 의(擬)페르미레벨의 차, 혹은 빌트인 전장(電場)이 발생하고, 이것이 소수캐리어의 호울의 확산에 역행하는 방향으로 작용하므로, 이 레벨이 충분히 큰 경우는, 이 L-H 접합 J_H에서의 호울의 농도구배(濃度勾配)에 의한 확산전류와 빌트인 전장에 의한 드리프트 전류와가 서로 소거되어 베이스에서 저농도 에미터를 통해서 주입되는 호울전류 J_P를 적게할 수 있는 효과가 있다. 그리하여, 이 효과에 의해서 에미터 접합을 통과하는 전류성분중, 콜렉터에 도달하는 전자전류의 비율이 높아지며, (3)식에서 명백한 바와 같이 에미터 주입효율 γ의 값은 커져서 h_FE가 높아진다.

이 레벨차(포텐셜 베리어의 높이)는, 호울의 에너지 이상, 적어도 열 에너지 이상으로 되지 않으면 안된다. 이 열 에너지는 대충 kT(다만 K는 볼쯔만 정수, T는 절대 온도로 근사하게 되지만, 상나의 레벨차는 0.1eV 이상 있는 것이 바람직하다.이 포텐셜의 천이(遷移) 영역에 있어서는, 호울의 확산거리가 그 영역내에서 끝나서는 안된다. 즉, 이천이영역의 폭보다 호울의 확산거리 L_P가 큰것이 요구된다. 제 1 도와 같은 L-H 접합의 경우에는, 고불순물 농도영역(1a)의 불순물량 및 구배(句配)를 적당히 설정하는 것에 의해서 0.2eV의 포텐셜 베리어를 설치할수 있다.

제 2 도의 예는, 제1의 영역(1) 내에 고불순물 농도의 영역(1a)을 마련하여, 포텐셜베리어(7)를 형성함과 동시에, 이 제1의 영역(1)에 제1의 접합 J_e와 대향해서 PN 접합 JS와 형성하는 P형의 부가(付加) 영역(4)을 설치한 경우이다. 이 경우에 있어서도 영역(1a)의 PN 접합 I_S와 접합 J_e와의 사이의 거리는 제1의 영역(1)에 있어서의 소수캐리어의 확산거리 LP보다 적게 선정한다. 즉, 이 경우, 제1의 영역(1)에 주입된 호울은, 상기한것 처럼, 그 확산거리가 큰 것이므로, 부가영역(4)에 유효하게 도달하여, 이 P형의 부가영역(4)에 흡수된다. 그리하여, 부가영역(4)이 전기적(電氣的)으로 떠있을 경우는, 그 전위는 호울의 증가에 의해서 상승하고, 이 영역(4)과 제1의 영역(1)과의 사이에 형성되는 PN 접합 J_S는 대략 상승전압까지 순바이어스되어, 호울이 제1의 영역(1)내에 재주입된다. 이에 의하여 제1의 영역(1)의 부가영역(4)의 근방의 호울의 농도가 올라간다. 따라서, 제1의 영역(1)의 접합 J_e및 J_S사이에 있어서의 호울의 농도분포는 한결같이 되어서 구배는 완만하게 되어, 제2의 영역(2)에서 제1의 영역(1)으로의 확산전류 J_P는 적게 되는 것이다.

또, 제 2 도에 나타낸 예는, 제2의 영역(2)과 같은 도전형의 부가영역(4)을 제2의 영역(2)에서 분리시켜 설치한 경우이나, 어떤 경우는 이 영역(4)을 영역(2)에서 연속하여 연장하는것 같이 할 수 있도록 구성할 수 있는 것이다.

또 상기한 설명에서는, 제1, 제2 및 제3의 각영역(1)(2) 및 (3)을 각기 에미터, 베이스 및 콜렉터로서 동작시켰을 경우이지만, 상기한 LEC로서는, 제2의 영역(2)을 중심으로서 그 양측의 제1 및 제3의 영역(1) 및 (3)을 서로 같을 정도의 낮은 불순물 농도로 되어, 영역(2)에서 보아 대칭적 구성으로 되어 있으므로, 제1, 제2 및 제3의 영역(1), (2) 및 (3)을 각기 콜렉터, 베이스 및 에미터로서 동작시키는 역방향 트랜지스터로서 이용하여도 뛰어난 트랜지스터 동작을 한다. 즉, 정 역 양방향의 트랜지스터에 관해서, 전기적(電氣的)으로도 대칭성에 뛰어난 특성을 갖는다.

이 경우, 역방향 트랜지스터에 관해서, 보다 뛰어난 h_FE특성 등을 얻기에는, 기체 S의 주측면에 있어서의 표면 재결합도 회피하도록 제3의 영역(3)의 저저항영역(3a)을 기체 S의 둘레 측면에도 연장시켜 마련하고, 이 영역(3a)과 제2의 영역(2)과의 사이의 거리를 각부에 있어서 제3의 영역(3)에 주입되는 소수 캐리어의 화산거리보다 적게 선정하여, 영역(3)과 영역(3a)과의 사이에 상기 소수캐리어의 에너지 이상의 포텐셜 베리어를 마련한다.

상기한 소자 LEC에 있어서의 이익을 열거하면 다음과 같다.

(1) 전류증폭율 h_FE가 높고, 3,000 이상으로 할 수가 있다.

(2) h_FE에 분산이 적다. 즉 종래 일반적인 트랜지스터로서는, 에미터 주입효율을 높이는데, 에미터 영역의 농도를 충분히 높이는 것으로, 말하자면 에미터 영역과 베이스 영역과의 그접합 근방의 농도차에 의존시키는 것이었으므로, 양영역의 농도 등의 실정은, 상관적(相關的)으로 선정하지 않으면 안된다. 이에 비하여, 소자 LEC로서는 제1의 접합 J_e에 대향해서, 제1의 영역(1)내에 포텐쎌베리어를 형성하는 것에 의하여, 제1의 영역에 주입되는 소수캐리어의 전류성분을 억제해서 에미터 주입효율을 높이는 것이므로, 제1 및 제2의 영역(1) 및 (2)는 제1의 영역(1)이 비교적 낮은 농도로 선정할 수 있음과 더불어 상호간에 영향이 적으며, 영역(2)의 폭, 농도분포 등은, 설계대로 분산이 한결같이 제조할 수 있으며, 따라서 h_FE의 분산을 적게할 수 있다.

(3) 또, 표면재결합의 영향을 회피하고 있는 것에 의해서 이 h_FE는 소전류시에 있어서도 높다.

(4) 잡음이 적어진다.즉, 제1 및 제2의 접합 J_e및 J_c의 주된 부분은 각기 저불순물 농도의 P형 및 N형 영역에 형성되는 것이므로,

이 적다는것, 다시 예를 들면, 제2의 영역(2)의 제2의 전극(5b)의 불순물 농도를 높게하는 것에 의해서, 트랜지스터로서의 에미터-베이스 사이의 전류의 기체표면에 연하여 횡방향 전류를 적게할 수 있으며, 이에 의해서 1/f 잡음을 적게할 수 있다. 또, 버어스트 잡음과 1/f 잡음과는 h_FE가 높다는 것에 의해서도 감소된다. 또, 베이스 확대저항 r_bb´를 적게하면, 신호원 임피이던스가 낮을 경우라도 잡음은 적어진다.

(5) 또, h_FE의 온도 특성이 좋다.

(6) 정, 역 양방향 트랜지스터에 관한 특성이 대칭성을 갖는다.

(7) 제1 및 제2의 접합 J_e및 J_c의 근방의 불순물 농도가 낮음으로, 정, 역 양방향의 트랜지스터에 관해서_BV_BEO(콜렉터 개방 베이스-에미터 사이 내입)이 높다.

(8) 파워트랜지스터에 사용할 경우, 에미터 내의 분포저항에 의하여, 그 에미션이 균일화되므로 강도가 높다.

(9) 또, 포화 특성이 좋다.

(10) 주입 또는 재주입을 행하는 영역(4)을 설치할 때는, 베이스의 등가적(等價的) 저항이 적어진다.

상기와 같이, LEC에 의하면, 많은 또한 중요한 이익을 갖는 것이다.

그리고, 상기의 각 예는 NPN 트랜지스터 동작에 대하여 설명하였지만, 제 1 도 및 제 2 도에 나타낸 각 영역의 도전형을 도시와는 반대의 도전형으로 하여서, PNP트랜지스터 동작을 행하게 할 수도 있는 것이다.

다음에 3극관 특성을 갖는 전계효과 트랜지스터에 대하여 설명한다. 이 트랜지스터는 종래 널리 알려져 있는 접합형 전계효과 트랜지스터가 5극관 특성을 나타내는데 대하여, 이는 3극관 특성을 나타내는 것으로서 저출력 임피이던스, 대변환 콘덕턴스를 갖이며, 상당히 대전력으로 동작한다고 하는 뛰어난 트랜지스터이다. 이 트랜지스터는 예컨대 오오디오 회로의 출력증폭회로의 증폭소자로서 사용하여 매우 알맞는 것이다.

이 트랜지스터의 일예를 제 3 도를 참조해서 설명한다. 제 1 도는 이 3극관 특성을 갖는 전계효과 트랜지스터의 일예인 종형(縱型) 접합형 전계효과 트랜지스터를 나타내며, 저불순물 농도로서 고저항의 진성(眞性)반도체 영역(11)의 위에 링상으로 P형 반도체 영역(12)이 형성되고, 이 진성반도체영역(11) 및 P형 반도체영역(12)위에 걸쳐서 N형의 고불순물농도 반도체영역(13)이 형성된다. 그리하여 진성반도체영역(11)의 하면에 드레인 전극 D가 형성되어, P형 반도체영역(12) 위에 게이트전극 G가 형성되고, N형 고불순물 농도 반도체영역(13) 위에 소오스 전극 S이 형성되어 구성되는 것이다. 그리고, 이 종형 접합형 전계효과 트랜지스터로서는, 이 제 3 도의 트랜지스터를 다수합체 형성하여 된 제 5 도에 나타낸 것과 같은 트랜지스터가 실제적이다. 즉, 이 제 4 도에 있어서는 제 3 도와 대응하는 부분에 동일부호를 붙이지만, P형 반도체영역(12)은 메슈형 상으로 형성되어 있다. 또, 드레인 전극 D 아래에 있어서는 N형의 고불순물 농도 반도체영역(14)이 형성되어 있다.

이 종형 접합형 전계효과 트랜지스터로서는 소오스 전극 S에서 P형 반도체영역(12)의 주변에 형성되는 채널에 이르는 거리가 짧으며, 또 채널길이 자체도 짧다.

일반적으로, 접합형 전계효과 트랜지스터의 외관상의 변환 콘덕턴스 gm은

와 같이 나타내어져 있다. 다만 Gm은 진(眞)의 변환 콘덕턴스 Rc는 직렬저항이다. 그리고 종래 널리 행하여지고 있던 접합형 전계효과 트랜지스터로서는 소오스전극에서 채널에 이르기까지의 저항이 크며, 또 채널자체가 가늘고, 길기 때문에 그 저항도 높고, 또 채널에서 드레인에 이르는 저항이 높으며, 이 결과 직렬저항 Rc가 대단히 크기 때문에 이 외관상의 변환 콘덕턴스 gm은 직렬저항 Rc의 역수에 대충 비슷하였다. 이 때문에 종래의 접합형 전계효과 트랜지스터로서는 5극관 특성을 나타내며, 드레인 전압대 드레인 전류의 특성은, 드레인 전압이 증대함에 따라서 드레인 전류가 포화하는 경향이 있었다.

그러나, 이 종형 접합형 전계효과 트랜지스터로서는, 직렬저항이 매우 적으며, 또 변환 콘덕턴스 Gm이 크며, 그리고 전체로서 직렬저항 Rc와 진(眞)의 변환 콘덕턴스 Gm와의 적(積)이 1보다 적다고 하는 특징을 갖고 있는 것이다.

이 종형 접합형 전계효과 트랜지스터의 드레인 전압 V_D-드레인 전류 I_D의 특성의 일예를 제 5 도에 표시한다. 이 경우, 횡축은 드레인 전압 V_D(V), 종축은 드레인전류 I_D(mA)로 패라미이터로서 게이트전압 V_G가 0, -2, -4, -6, -8 및 -10(V)의 경우이다.

이 특성 곡선은, 이른바 3극관 특성에 근사하다. 그리고, 이 직렬저항 Rc는 전압 변동에 의해서도 거의 변동하지 않고 일정하며, 또 외관상의 변환 콘덕턴스 gm은 공핍층(空乏層)의 폭의 변동에 의한 진의 변환 콘덕턴스 Gm에 대략 가깝게 되어 있다. 그리하여, 변환 콘덕턴스 Gm과 직렬저항 Rc와의 적(積)이 1보다 적으므로 상기한 바와 같이 그 드레인 전압 V_D-드레인전류 I_D특성곡선은 3극관 특성에 가까운특성으로 되며, 비뚜러짐이 적은 대출력을 얻을 수가 있는 전계효과 트랜지스터로 된다.

이런 경우, 직률저항 Rc는 소오스 전극에서 채널까지의 저항, 채널 자체의 저항, 소오스 영역으로 되는 고저항 반도체영역(11) 내의 저항 등의 보탠값으로 된다.

다음에 제 6 도를 참조하여 본 발명의 일실시예를 설명한다. 제 6 도에 있어서 Q₁은 상기의 제 1 도 및 제 2 도에 대해서 설명한 특수 구성의 바이포올러 트랜지스터이다.

그 트랜지스터 Q₁의 심볼은, 종래의 바이포올러 트랜지스터와 구별하기 위하여, 그 에미터에 두개의 화살표를 마련하고 있다.

Q₂는 상기한 제 4 도에 대해서 설명한 3극관 특성을 갖는 전계효과 트랜지스터이다.

그리고 이들 트랜지스터 Q₁및 Q₂기 병렬로 접속된다. 즉 트랜지스터 Q₁의 콜렉터와 트랜지스터 Q₂의 드레인이 서로 접속되어서 다시 전원 +B에 접속된다. 또, 트랜지스터 Q₁의 에미터와 트랜지스터 Q₂의 소오스와가 서로 접속되어서 거기에서 출력단자 t₂가 도출되는 동시에 부하 Z_L를 통하여 접지된다.

또, 트랜지스터 Q₁의 베이스와 트랜지스터 Q₂의 계이토가 공통으로 접속되어, 거기에서 입력단자 t₁가 도출된다. 또, 그 입력측의 베이어스회로는 도시를 생략하고 있으나, 그 바이어스는 이 종록회로가 B클라스 증폭회로가 되도록 걸려져 있다.

그리고, 트랜지스터 Q₁은, 상기한 바와 같이 양 방향성을 갖이며, 콜렉터 개방에미터, 베이스사이 전압이 에미터 개방 콜렉터. 베이스사이 전압과 같은 정도로 높기 때문에 트랜지스터 Q₁, Q₂를 직접 병렬 접속하는 것이 가능하게 된다. 이는 작은 신호시 및 트랜지스터 Q₁, Q₂가 함께 오프로 되는 입력신호의 반싸이클 시에 커다란 콜렉터 개방 에미터. 베이스 사이 전압이 필요하기 때문이다.

다음에 이 제 6 도의 증폭회로의 동작을 제 7 도의 동작 특성 곡선도도 참조해서 설명한다. 제 7 도는 횡축이 전압 V, 종축이 전류 I를 나타낸다. 제 7 도에 있어서 St₁, St₁, St₂,……는 트랜지스터 Q₁의 베이스 전류_B가 I_B=0, I_B1, I_B2……인때의 콜렉터. 에미터 사이 전압 V_CE-콜렉터 전류 I_C특성곡선이다. 또, St₁, St₁, St₂,……는 트랜지스터 Q₂의 게이트. 소오스 사이 전압 V_GS가 V_GS=0, V_GS1, V_GS2……인 때의 드레인 소오스 사이 전압 V_DS-드레인전류 h₀특성곡선이다. 또, ho는 전원전압 VCC인 때의 트랜지스터 Q₁, Q₂를 종합한 것에 대하는 부하선을 나타내며, 이는 선 h₁과 h₂로서 구성되어 있다. 또, h₁은 트랜지스터 Q₂에 대한 부하선, h₃은 트랜지스터 Q₁에 대한 부하선이다.

또, A는 트랜지스터 Q₂의 능동영역, B는 그 포화영역이다. 또, S_V는 트랜지스터 Q₁, Q₂의 양단의 전압의 파형, Si는 트랜지스터 Q₁, Q₂에 흐르는 전류를 보탠 값의 전류의 파형을 나타낸다. 또 M은 트랜지스터 Q₁을 흐르는 전류부분, N은 트랜지스터 Q₂를 흐르는 전류부분을 나타낸다.

트랜지스터 Q₁, Q₂의 양단의 전압이 V=V_CC에서 감소되어가면, 그것에 응해서 트랜지스터 Q₂로 흐르는 드레인 전류 I_D는 점 P₁에서 부하선 h₁에 연하여 증가되어 간다. 또, 그때 트랜지스터 Q₁의 콜렉터 전류 I_C는 0이다. 그리고 트랜지스터 Q₁, Q₂의 양단의 전압 V가 V₁되며, 선 h₁이 곡선 Sf₀와 교차된 점 P₂에 있어서 트랜지터 Q₁가 도통되기 시작한다. 거기서 트랜지스터 Q₁, Q₂의 양단의 전압 V의 감소에 응해서, 트랜지스터 Q₁의 콜렉터 전류 I_C및 트랜지스터 Q₂의 드레인 전류 I_D의 합의전류 I는 선 h₁의 연장선인 선 h₂에 연하여 점 P₃까지 증대한다. 트랜지스터 Q₁, Q₂의 양단의 전압 V가 V₁이후 감소하는 경우의 트랜지스터 Q₂의 드레인 전류 I_D는 점 P₂에서 곡선 Sf₀에 연하여 점 P₅(원점 0)까지 감소한다. 또, 그 경우 트랜지스터 Q₁의 콜렉터 전류 I_C는 점 P₄에서 선 h₃에 연하여서 점 P₃까지 상승되어 간다.

다음에 본 발명을 B 클라스 SEPP회로에 적용하였을 경우의 실시예를 제 8 도를 참조하여 설명한다.제 8 도에 있어서는, NPN형의 트랜지스터 Q_1a와 N 채널형의 트랜지스터 Q_2a를 제 6 도와 같이 병렬접속하여, PNP형의 트랜지스터 Q_1b와 P 채널형의 트랜지스터 Q_2b를 제 6 도와 같이 접속하여, 트랜지스터 Q_1a, Q_1b의 각 소오스와 트랜지스터 Q_1b, Q_2b의 각 소오스를 공통으로 접속시켜 출력단자 t₂를 도출함과 동시에, 부하 Z₂를 통해서 접지하고, 트랜지스터 Q_1a의 콜렉터와 트랜지스터 Q_2a의 드레인을 전원 +B₁에 접속하고, 트랜지스터 Q_2a의 콜렉터의 트랜지스터 Q_2b의 드레인을 전원 -B₁에 접속한다.

그리하여, 트랜지스터 Q_1a의 베이스와 트랜지스터 Q_2a의 게이트를 서로 접속해서 입력단자 t_1a를 도출하여, 트랜지스터 Q_1b의 베이스와 트랜지스터 Q_2b의 게이트를 서로 접속해서 입력단자 t_1b를 도출한다. 그리고, 이들 입력단자 t_1a, t_1b에 신호의 정부(正負)의 각 반 싸이클을 공급하도록 한다. 이런게 해서 SEPP회로가 구성된다. Q₃은 상기 SEPP 회로의 각 트랜지스터 Q_1a, Q_1b, Q_2a, Q_2b를 구동하는 구동회로의 트랜지스터이다. B₃은 트랜지스터 Q_1a, Q_1b, Q_2a, Q_2b에 바이어스를 주는 전원으로, 그 정극이 입력단자 t_1b에 접속되며, 부극이 입력단자 t_1a에 접속된다. 또 트랜지스터 Q₃의 콜렉터가 입력단자 t_1a에 접속되어, 에미터가 전원 -B₁에 접속된다. 입력단자 t_1b가 저장기 R₁을 통해서 전원 +B₁에 접속된다. 그리고, 트랜지스터 Q₃의 베이스가 입력단자 t₃으로서 도출된다. 이 경우 전원 +B₁, -B₁의 전압의 절대치는 전원 +B₂, -B₂의 전압의 절대치보다 큰 것이다. 또, 트랜지스터 Q_1a, Q_1b의 콜렉터 개방 에미터. 베이스 사이 전압은 트랜지스터 Q_2a, Q_2b의 핀치오프전압 V_p의 2배보다 큰 것이면 좋다.

또, 바이포올러 트랜지스터 Q₁이 종래의 보통의 바이포올러 트랜지스터인 경우는, 콜렉터 개방 에미터. 베이스간 전압이 에미터 개방 콜렉터. 베이스 사이 전압에 비해 적으므로, 그런 경우에는, 제 9 도에 나타낸 것과 같이, 트랜지스터 Q₁의 에미터를 다이오우드 D를 통해서 트랜지스터 Q₂의 소오스에 접속하면 좋다. 즉 다이오우드 D의 아노우드가 트랜지스터 Q₁의 에미터에 접속되어, 그 캐소우드가 트랜지스터 Q₂의 소오스에 접속된다. 또 입력단자 t₁으로의 입력신호는 트랜지스터 Q₁으로는 그 베이스에 직접 공급됨과 동시에, 트랜지스터 Q₂에는 트랜지스터 Q₁의 베이스. 에미터 사이를 통해서 그 게이트에 공급하도록 한다.

그리고, 본 발명은 B클라스 종폭회로에 한정되지 않으며, A, AB, C 클라스 증폭회로에도 적용할 수 있다.

상기한 본 발명에 의하면, 3극관 특성을 갖는 전계효과 트랜지스터와 바이포올러 트랜지스터와를 교묘하게 조합하는 것에 의하여, 스위칭 특성 및 포화특성과 함께 양호한 증폭회로를 얻을 수가 있는 것이다.

또, 바이포올러 트랜지스터는 콜렉터. 에미터사이 전압이 낮은 영역에서 동작하므로, 콜렉터 손실이 적어지며, 그 발열기는 적은것으로도 된다.

또, 그 바이포올러 트랜지스터로서, 제 1 도 및 제 2 도에 나타낸 것과 같은 고전류 증폭율을 갖이며, 포화 특성이 좋고, 낮은 노이즈의 신규의 바이포올러 트랜지스터를 사용하는 것에 의하여, 그 콜렉터 개방 에미터. 베이스 사이 전압이 높으므로, 다이오우드를 사용할 필요가 없고, 구성이 간단하게 되어, 전원이 용율이 향상된다.

Claims (1)

1. 도면에 표시하고, 본문에 상술한 바와 같이, 3극관 특성을 갖는 전계효과 트랜지스터와 바이포올러 트랜지스터가 병렬 접속되어 이루어지며, 상기 전계효과 트랜지스터의 포화 영역에 있어서 상기 바이포올러 트랜지스터가 동작하도록 하고, 상기 바이포올러 트랜지스터는, 제 1 도 전형의 제1의 반도체 영역과, 이것에 접하는 제2도전형의 제2반도체 영역과, 다시 이것에 접하는 제1도전형의 제3의 반도체 영역과를 갖이며, 상기 제1의 반도체 영역내에 상기 제1 및 제2의 반도체 영역사이의 접합에 대향하고, 이 집합으로부터의 거리가 상기 제1의 반도체 영역의 소수케리어의 확산(擴散) 거리보다 작은 위치에 상기 소수케리어의 에너지 이상의 포텐설 베리어를 갖이며, 상기 제1, 제2 및 제3의 반도체영역으로부터 각기 제1, 제2 및 제3의 전극이 도출되어서 구성되어 이루어지는 것을 특징으로 하는 증폭회로.

Images