JPH02312246A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPH02312246A JPH02312246A JP13419789A JP13419789A JPH02312246A JP H02312246 A JPH02312246 A JP H02312246A JP 13419789 A JP13419789 A JP 13419789A JP 13419789 A JP13419789 A JP 13419789A JP H02312246 A JPH02312246 A JP H02312246A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate
- substrate
- low
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 238000009826 distribution Methods 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 26
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract 1
- 238000002513 implantation Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 235000011149 sulphuric acid Nutrition 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電界効果トランジスタに利用され、特に、化合
物半導体電界効果トランジスタに関する。
物半導体電界効果トランジスタに関する。
本発明は、半導体基板に形成された動作層と、この動作
層上に設けられたゲート電極とを備えた電界効果トラン
ジスタにおいて、 前記動作層が基板表面より深さ方向に二つの高濃度領域
を持ちこれら二つの高濃度領域間は低濃度となる不純物
濃度分布を有し、前記ゲート電極を前記動作層を表面か
ら前記低濃度領域の深さまで取り除いた部分に設けるこ
とにより、高耐圧、低電極間容量のまま、寄生抵抗を小
さくし、高性能化を図ったものである。
層上に設けられたゲート電極とを備えた電界効果トラン
ジスタにおいて、 前記動作層が基板表面より深さ方向に二つの高濃度領域
を持ちこれら二つの高濃度領域間は低濃度となる不純物
濃度分布を有し、前記ゲート電極を前記動作層を表面か
ら前記低濃度領域の深さまで取り除いた部分に設けるこ
とにより、高耐圧、低電極間容量のまま、寄生抵抗を小
さくし、高性能化を図ったものである。
電界効果トランジスタ、特に、半絶縁性ＧａＡｓ基板中
にイオン注入により形成したｎ型ＧａＡｓ層を用いたＧ
ａＡｓショットキー障壁ゲート型電界効果トランジスタ
（以下、ＧａＡｓ ＭＥＳＦＥＴ という。）は、Ｓ
１バイポーラトランジスタの限界を破る超高速・超高周
波素子として開発され、実用化がなされている。かかる
ＧａＡｓ ＭｆｌｉＳＦＩＥＴの高性能化のためには、
（１）ソース抵抗（ｉｔｓ）の低減による相互コンダク
タンス（ｇｍ）の改善、Ｃ〕ソースゲート間、ドレイン
ゲート間の耐圧（Ｂ ＶＧｓ、 Ｂ ＶＧｌｌ）の向上
、（３）ゲートソース間静電容量、ゲートドレイン間静
電容量（Ｃａｓ、 ＣＧｏ）の低減が必要である。
にイオン注入により形成したｎ型ＧａＡｓ層を用いたＧ
ａＡｓショットキー障壁ゲート型電界効果トランジスタ
（以下、ＧａＡｓ ＭＥＳＦＥＴ という。）は、Ｓ
１バイポーラトランジスタの限界を破る超高速・超高周
波素子として開発され、実用化がなされている。かかる
ＧａＡｓ ＭｆｌｉＳＦＩＥＴの高性能化のためには、
（１）ソース抵抗（ｉｔｓ）の低減による相互コンダク
タンス（ｇｍ）の改善、Ｃ〕ソースゲート間、ドレイン
ゲート間の耐圧（Ｂ ＶＧｓ、 Ｂ ＶＧｌｌ）の向上
、（３）ゲートソース間静電容量、ゲートドレイン間静
電容量（Ｃａｓ、 ＣＧｏ）の低減が必要である。
第４図は従来用いられているＧａＡｓ ＭＥＳＦＥＴの
一例を示す模式的縦断面図である。第４図において、ｌ
はゲート電極、２はソース電極、３はドレイン電極、４
はＧａＡｓ動作層および５は半絶縁性ＧａＡｓ基板であ
る。
一例を示す模式的縦断面図である。第４図において、ｌ
はゲート電極、２はソース電極、３はドレイン電極、４
はＧａＡｓ動作層および５は半絶縁性ＧａＡｓ基板であ
る。
また、第５図は、従来用いられる１回のイオン注入で得
られるＧａＡｓ動作層４の深さ方向の不純物濃度分布例
である。注入イオンはＳｌ、および注入エネルギーは２
００ＫｅＶである。
られるＧａＡｓ動作層４の深さ方向の不純物濃度分布例
である。注入イオンはＳｌ、および注入エネルギーは２
００ＫｅＶである。
前述した従来の第５図の不純物濃度分布のＧａＡｓ動作
層４の表面にショットキー障壁性のゲート電極１を形成
し、ＧａＡｓ ＩＪＥｓＦＥＴを製作した場合、表面濃
度が低いためＢ ＶａＳ、 Ｂ Ｖａｎが高く、またＣ
６５、ＣＧＯが小さい特性が得られるものの、Ｒｓの低
減が十分に行われず、ｇｍの低い特性になってしまう問
題点がある。
層４の表面にショットキー障壁性のゲート電極１を形成
し、ＧａＡｓ ＩＪＥｓＦＥＴを製作した場合、表面濃
度が低いためＢ ＶａＳ、 Ｂ Ｖａｎが高く、またＣ
６５、ＣＧＯが小さい特性が得られるものの、Ｒｓの低
減が十分に行われず、ｇｍの低い特性になってしまう問
題点がある。
本発明の目的は、前記の問題点を解消することにより、
ＢＶｃｓ、Ｂ ＶＧ、が高く、ＣＧＳ％ ＣＧ１１が小
さく、かつＲｓが小さくｇｍの高い電界効果トランジス
タを提供することにある。
ＢＶｃｓ、Ｂ ＶＧ、が高く、ＣＧＳ％ ＣＧ１１が小
さく、かつＲｓが小さくｇｍの高い電界効果トランジス
タを提供することにある。
本発明は、半導体基板に形成された動作層と、この動作
層上に設けられたゲート電極とを備えた電界効果トラン
ジスタにおいて、前記動作層が基板表面より深さ方向に
対して二つの高濃度領域を持ちこれら二つの高濃度領域
間は低濃度領域となる不純物濃度分布を有し、前記ゲー
ト電極を、前記動作層を表面から前記低濃度領域の深さ
まで取り除いた部分に設けたことを特徴とする。
層上に設けられたゲート電極とを備えた電界効果トラン
ジスタにおいて、前記動作層が基板表面より深さ方向に
対して二つの高濃度領域を持ちこれら二つの高濃度領域
間は低濃度領域となる不純物濃度分布を有し、前記ゲー
ト電極を、前記動作層を表面から前記低濃度領域の深さ
まで取り除いた部分に設けたことを特徴とする。
本発明は、ＧａＡｓ動作層の形成を、例えば、加速電圧
を変えた深い注入と浅い注入の２回行った後、ゲート領
域のエツチングを深い注入と浅い注入の高濃度領域の間
の低い濃度の深さまで行い、そこにゲート電極が設けら
れる。
を変えた深い注入と浅い注入の２回行った後、ゲート領
域のエツチングを深い注入と浅い注入の高濃度領域の間
の低い濃度の深さまで行い、そこにゲート電極が設けら
れる。
従って、ゲート電極に接するＧａＡｓ表面濃度が低くな
ることにより高いＢＶＧＩＩ、ＢＶｃｓならびに小さい
Ｃｃｓ、 ｃｃｏが得られ、さらに、浅い注入の効果に
よりゲート領域の外は高濃度領域となることによりＲｓ
を十分低減し高いｇｒｎが得られる。
ることにより高いＢＶＧＩＩ、ＢＶｃｓならびに小さい
Ｃｃｓ、 ｃｃｏが得られ、さらに、浅い注入の効果に
よりゲート領域の外は高濃度領域となることによりＲｓ
を十分低減し高いｇｒｎが得られる。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示す模式的縦断面図。およ
び第２図はそのＧａＡｓ動作層の不純物濃度分布図であ
る。
び第２図はそのＧａＡｓ動作層の不純物濃度分布図であ
る。
本実施例は、半絶縁性ＧａＡｓ基板５に形成されたＧａ
ＡＳ動作層４と、このＧａＡｓ動作層４上に設けられた
ゲート電極ｌと、ソース電極２およびドレイン電極３と
を備えたＧａＡｓ ！ＪＥＳＦＥＴにおいて、本発明の
特徴とするところの、ＧａＡｓ動作層４が第２図に示す
ように、基板表面より深さ方向に対して二つの高濃度領
域を持ちこれら二つの高濃度領域間は低濃度領域となる
不純物分布を有し、ゲート電極１は、ＧａＡｓ動作層４
を表面から前記低濃度領域の深さまでエツチングにより
取り除いた部分に設けである。
ＡＳ動作層４と、このＧａＡｓ動作層４上に設けられた
ゲート電極ｌと、ソース電極２およびドレイン電極３と
を備えたＧａＡｓ ！ＪＥＳＦＥＴにおいて、本発明の
特徴とするところの、ＧａＡｓ動作層４が第２図に示す
ように、基板表面より深さ方向に対して二つの高濃度領
域を持ちこれら二つの高濃度領域間は低濃度領域となる
不純物分布を有し、ゲート電極１は、ＧａＡｓ動作層４
を表面から前記低濃度領域の深さまでエツチングにより
取り除いた部分に設けである。
次に、本実施例の製造方法について、第３図（ａ）、ら
）および（Ｃ）に示す主要工程における実施例の模式的
断面図を参照して説明する。
）および（Ｃ）に示す主要工程における実施例の模式的
断面図を参照して説明する。
まず、第１図（ａ）に示すように、半絶縁性ＧａＡｓ基
板５に選択的に、２００ＫｅＶ、４ Ｘ １０ ” ｃ
ｍ−２、ならびに３ＱＫｅＶ 、 ５ ＸＩＱ１２ｃｍ
−２の二つの条件で８１イオンをイオン注入した後、５
１０２を保護膜とし８００℃、２０分の熱処理を行うこ
とにより、ｎ型のＧａＡｓ動作層４を形成する。このと
きの基板表面から深さ方向の不純物濃度分布は第２図に
示すように、基板表面より深さ方向に対して二つの高濃
度領域を持ち、これらの二つの高濃度領域間は低濃度領
域となる不純物濃度分布となる。
板５に選択的に、２００ＫｅＶ、４ Ｘ １０ ” ｃ
ｍ−２、ならびに３ＱＫｅＶ 、 ５ ＸＩＱ１２ｃｍ
−２の二つの条件で８１イオンをイオン注入した後、５
１０２を保護膜とし８００℃、２０分の熱処理を行うこ
とにより、ｎ型のＧａＡｓ動作層４を形成する。このと
きの基板表面から深さ方向の不純物濃度分布は第２図に
示すように、基板表面より深さ方向に対して二つの高濃
度領域を持ち、これらの二つの高濃度領域間は低濃度領
域となる不純物濃度分布となる。
次に、第３図（ｂ）に示すように、例えば、Ｈ２ＳＯ４
：Ｈ２０□：Ｈ２Ｏ＝５０：１：１５のエツチング液を
用いてゲート領域近傍のＧａＡｓ表面を深さ７００八ま
でエツチングする。この深さは第２図かられかるように
、二つの高濃度領域間の低い濃度の領域となっている。
：Ｈ２０□：Ｈ２Ｏ＝５０：１：１５のエツチング液を
用いてゲート領域近傍のＧａＡｓ表面を深さ７００八ま
でエツチングする。この深さは第２図かられかるように
、二つの高濃度領域間の低い濃度の領域となっている。
最後に、第１図（Ｃ）に示すように、このエツチングし
たゲート領域に、アルミニウム（Ａｊ７）からなるショ
ットキー障壁性のゲート電極１、そしてゲート電極の両
側に金・ゲルマニウムとニッケル（Ｎｉ／ＡｕＧｅ）か
らなるオーム性のソース電極２とドレイン電極３を形成
することにより、 ＧａＡＥＭＥＳＦεＴの製造が完成
する。
たゲート領域に、アルミニウム（Ａｊ７）からなるショ
ットキー障壁性のゲート電極１、そしてゲート電極の両
側に金・ゲルマニウムとニッケル（Ｎｉ／ＡｕＧｅ）か
らなるオーム性のソース電極２とドレイン電極３を形成
することにより、 ＧａＡＥＭＥＳＦεＴの製造が完成
する。
本実施例と第４図に示す従来例としゃ断層波数（利得帯
域幅積） ｆＴ（ｇｍ／ ２πＣｃｓ）を測定した結果
、従来例の２０ＧＨｚに対し、本実施例は３０ＧＨｚと
１．５倍に改善された。
域幅積） ｆＴ（ｇｍ／ ２πＣｃｓ）を測定した結果
、従来例の２０ＧＨｚに対し、本実施例は３０ＧＨｚと
１．５倍に改善された。
また、前述の製造方法においては、ＧａＡｓ動作層４の
形成のためにＳｉイオンを２回イオン注入したが、深い
方のイオン注入をＳｉ、そして浅い方のイオン注入をス
ズ（Ｓｎ）とした場合のＦＥＴも製作した。
形成のためにＳｉイオンを２回イオン注入したが、深い
方のイオン注入をＳｉ、そして浅い方のイオン注入をス
ズ（Ｓｎ）とした場合のＦＥＴも製作した。
Ｓｎの場合、Ｓｉより質量が大きいため、ＧａＡｓのご
く表面にのみイオン注入層を形成することができるため
、本発明の効果をより大きくすることができる。
く表面にのみイオン注入層を形成することができるため
、本発明の効果をより大きくすることができる。
以上説明したように、本発明によれば、Ｂ Ｖｃｏ、Ｂ
ＶＧＳが高く、ＣＧＳ、’ｃｃｏが小さく、かつＲｓが
小さくｇｍの大きい電界効果トランジスタを得ることが
でき、その効果は大である。
ＶＧＳが高く、ＣＧＳ、’ｃｃｏが小さく、かつＲｓが
小さくｇｍの大きい電界効果トランジスタを得ることが
でき、その効果は大である。
第１図は本発明の一実施例を示す模式的縦断面図。
第２図はそのＧａＡｓ動作層の表面から深さ方向に対す
る不純物濃度分布図。 第３図（ａ）〜（Ｃ）はその主要製造工程における模式
％式％ 第４図は従来例を示す模式的縦断面図。 第５図はそのＧａＡｓ動作層の表面から深さ方向に対す
る不純物濃度分布図。 ■・・・ゲート電極、２・・・ソース電極、３・・・ド
レイン電極、４・・・ＧａＡｓ動作層、５・・・半絶縁
性ＧａＡｓ基板。
る不純物濃度分布図。 第３図（ａ）〜（Ｃ）はその主要製造工程における模式
％式％ 第４図は従来例を示す模式的縦断面図。 第５図はそのＧａＡｓ動作層の表面から深さ方向に対す
る不純物濃度分布図。 ■・・・ゲート電極、２・・・ソース電極、３・・・ド
レイン電極、４・・・ＧａＡｓ動作層、５・・・半絶縁
性ＧａＡｓ基板。
Claims (1)
- 【特許請求の範囲】 １、半導体基板に形成された動作層と、この動作層上に
設けられたゲート電極とを備えた電界効果トランジスタ
において、 前記動作層が基板表面より深さ方向に対して二つの高濃
度領域を持ちこれら二つの高濃度領域間は低濃度領域と
なる不純物濃度分布を有し、前記ゲート電極を、前記動
作層を表面から前記低濃度領域の深さまで取り除いた部
分に設けたことを特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1134197A JP3038720B2 (ja) | 1989-05-26 | 1989-05-26 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1134197A JP3038720B2 (ja) | 1989-05-26 | 1989-05-26 | 電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02312246A true JPH02312246A (ja) | 1990-12-27 |
| JP3038720B2 JP3038720B2 (ja) | 2000-05-08 |
Family
ID=15122701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1134197A Expired - Lifetime JP3038720B2 (ja) | 1989-05-26 | 1989-05-26 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3038720B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59132172A (ja) * | 1983-01-18 | 1984-07-30 | Mitsubishi Electric Corp | ヒ化ガリウム電界効果トランジスタ |
| JPH01225177A (ja) * | 1988-03-03 | 1989-09-08 | Nec Corp | 電界効果トランジスタ |
-
1989
- 1989-05-26 JP JP1134197A patent/JP3038720B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59132172A (ja) * | 1983-01-18 | 1984-07-30 | Mitsubishi Electric Corp | ヒ化ガリウム電界効果トランジスタ |
| JPH01225177A (ja) * | 1988-03-03 | 1989-09-08 | Nec Corp | 電界効果トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3038720B2 (ja) | 2000-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5979577A (ja) | 半導体集積回路装置 | |
| JPS6366969A (ja) | 高耐圧多結晶シリコン薄膜トランジスタ | |
| JPH02312246A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6233476A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS61112383A (ja) | 半導体装置及びその製造方法 | |
| JPS62296566A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH0328062B2 (ja) | ||
| JPS6156464A (ja) | 半導体装置 | |
| JPS61295670A (ja) | ＧａＡｓ半導体装置の製造方法 | |
| JPS60164365A (ja) | 半導体装置の製造方法 | |
| JPS6332273B2 (ja) | ||
| JPH02281758A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPS63281473A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPH0373542A (ja) | Ｇａ―Ａｓ電界効果トランジスタの製造方法 | |
| JPS6347982A (ja) | 半導体装置 | |
| JPH03201485A (ja) | 縦形二重拡散ｍｏｓトランジスタの製造方法 | |
| JPH01162378A (ja) | 半導体装置 | |
| JPH0357228A (ja) | 化合物半導体装置 | |
| JPH01303762A (ja) | ショットキー障壁接合ゲート型電界効果トランジスタ | |
| JPS6223175A (ja) | 半導体装置の製造方法 | |
| JPS63127573A (ja) | 電界効果トランジスタ | |
| JPS5850033B2 (ja) | ゼツエンゲ−トデンカイコウカトランジスタ | |
| JPH0362527A (ja) | 電界効果トランジスタ | |
| JPH0837196A (ja) | 半導体装置 | |
| JPH012370A (ja) | 電界効果型半導体装置及びその製造方法 |