JPH02312239A - 集積回路の配線形成方法 - Google Patents
集積回路の配線形成方法Info
- Publication number
- JPH02312239A JPH02312239A JP13310589A JP13310589A JPH02312239A JP H02312239 A JPH02312239 A JP H02312239A JP 13310589 A JP13310589 A JP 13310589A JP 13310589 A JP13310589 A JP 13310589A JP H02312239 A JPH02312239 A JP H02312239A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- integrated circuit
- drain electrode
- electrode layer
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title abstract description 4
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000009966 trimming Methods 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims description 37
- 230000001678 irradiating effect Effects 0.000 claims description 8
- 230000002265 prevention Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、主に液晶ディスプレイ、密着イメージセンサ
、液晶シャッタに用いられる集積回路の配線形成方法に
関する。
、液晶シャッタに用いられる集積回路の配線形成方法に
関する。
集積回路中の欠陥を修正する1つの手段として、エネル
ギビームを照′射することにより、配線を切断したり、
絶縁された配線と配線を溶接する方法がある。
ギビームを照′射することにより、配線を切断したり、
絶縁された配線と配線を溶接する方法がある。
第3図(a)〜(c)はエネルギビームを用いた従来の
集積回路のトリミング方法を説明するための半導体チッ
プの平面図及び断面図である。
集積回路のトリミング方法を説明するための半導体チッ
プの平面図及び断面図である。
第3図(a)〜(C)には半導体基板上に形成されたト
ランジスタ101と、エネルギビームを照射してドレイ
ン電極配線105と金属配線A106を溶接する部分と
が示されており、同図(a)は平面図、同図(b)は点
線ABで切断したトリミング前の断面図、同図(c)は
トリミング後の断面図を表している。また、上記トラン
ジスタ101は薄膜トランジスタである。
ランジスタ101と、エネルギビームを照射してドレイ
ン電極配線105と金属配線A106を溶接する部分と
が示されており、同図(a)は平面図、同図(b)は点
線ABで切断したトリミング前の断面図、同図(c)は
トリミング後の断面図を表している。また、上記トラン
ジスタ101は薄膜トランジスタである。
半導体基板上の絶縁膜108に形成されたドレイン電極
配線105と金属配線A106をエネルギビームを用い
て溶接する場合、第3図(b)に示すような構造をとる
。すなわち、金属配線A106はコンタクトホールC3
01によって金属配線8303と電気的接触しており、
その金属配線B503は絶縁膜B502を介してドレイ
ン電極配線105を覆った構造である。
配線105と金属配線A106をエネルギビームを用い
て溶接する場合、第3図(b)に示すような構造をとる
。すなわち、金属配線A106はコンタクトホールC3
01によって金属配線8303と電気的接触しており、
その金属配線B503は絶縁膜B502を介してドレイ
ン電極配線105を覆った構造である。
ドレイン電極配線105と金属配線8303が絶縁膜B
502を介してオーバラップした部分に、第3図(b)
に示すごとくエネルギビームを照射すると、金属配線8
303は熱エネルギにより溶解、蒸発する。絶縁膜B5
02を通過したエネルギビームはドレイン電極線105
に達し、ドレイン電極配線105を同じく熱エネルギに
よって溶解する。その際、溶解したトレイン電極配線】
05は物理的エネルギを得て絶縁膜B502を突き破り
、第3図(c)に示すように、金属配線B503と電気
的接触する。
502を介してオーバラップした部分に、第3図(b)
に示すごとくエネルギビームを照射すると、金属配線8
303は熱エネルギにより溶解、蒸発する。絶縁膜B5
02を通過したエネルギビームはドレイン電極線105
に達し、ドレイン電極配線105を同じく熱エネルギに
よって溶解する。その際、溶解したトレイン電極配線】
05は物理的エネルギを得て絶縁膜B502を突き破り
、第3図(c)に示すように、金属配線B503と電気
的接触する。
以上述べた方法で絶縁されたドレイン電極配線105と
金属配線Aを接続することができる。
金属配線Aを接続することができる。
〔発明が解決しようとする課M)
通常、集積回路を設計する際、マスク数削減による歩留
まり向上を図るために、抵抗値に特に問題がなければゲ
ート電極材料を配線に用いて金属配線を一層にするのが
望ましい。
まり向上を図るために、抵抗値に特に問題がなければゲ
ート電極材料を配線に用いて金属配線を一層にするのが
望ましい。
ところが上記に説明した従来の集積回路のトリミング方
法においては、金属配線A106に加えて金属配線83
03を必要とするため、コンタクトポールB501およ
び金属配線8303をパターニングするためのマスクを
余分に2枚要する。
法においては、金属配線A106に加えて金属配線83
03を必要とするため、コンタクトポールB501およ
び金属配線8303をパターニングするためのマスクを
余分に2枚要する。
その結果、PR工程が2回、成膜工程が2回増加 ・す
るために歩留まりが低下するだけでなく、マスクを余分
に作製するため、コストも高くなってしまうという問題
点がある。
るために歩留まりが低下するだけでなく、マスクを余分
に作製するため、コストも高くなってしまうという問題
点がある。
本発明は従来技術の上記問題点を解消した集積回路のト
リミング方法を提供することを目的としている。
リミング方法を提供することを目的としている。
本発明の集積回路の配線形成方法は、トランジスタを集
積して形成された集積回路をエネルギビームを用いてト
リミングすることによって集積回路の配線形成方法にお
いて、前記トランジスタの領域外に形成されたソース、
ドレイン電極層、あるいはゲート電極層を絶縁膜を介し
て覆うように形成された金属配線部分にエネルギビーム
を照射することにより前記金属配線部分を溶融し、蒸発
させ、前記ソース、ドレイン電極層、あるいは前記ゲー
ト電極層と前記金属配線とを電気的に接続することを特
徴としている。
積して形成された集積回路をエネルギビームを用いてト
リミングすることによって集積回路の配線形成方法にお
いて、前記トランジスタの領域外に形成されたソース、
ドレイン電極層、あるいはゲート電極層を絶縁膜を介し
て覆うように形成された金属配線部分にエネルギビーム
を照射することにより前記金属配線部分を溶融し、蒸発
させ、前記ソース、ドレイン電極層、あるいは前記ゲー
ト電極層と前記金属配線とを電気的に接続することを特
徴としている。
(実施例〕
以下に本発明の集積回路のトリミング方法の実施例を詳
細に説明する。
細に説明する。
第1図(a)〜(c)は本発明の集積回路のトリミング
方法の一実施例を説明するための半導体チップの平面図
及び断面図である。これら図面には、半導体基板上に形
成された、トランジスタ101と、YAGレーザ(λ=
1.06.czm)を照射してドレイン電極配線105
と金属配線A106を溶接する部分とが示されており、
同図(a)は平面図、同図(b)は点!ABで切断した
トリミング前の断面図、同図(c)は1〜リミング後の
断面図を表している。なお、上記l・ランジスタは多結
晶シリコン薄膜1−ランジスタとした。
方法の一実施例を説明するための半導体チップの平面図
及び断面図である。これら図面には、半導体基板上に形
成された、トランジスタ101と、YAGレーザ(λ=
1.06.czm)を照射してドレイン電極配線105
と金属配線A106を溶接する部分とが示されており、
同図(a)は平面図、同図(b)は点!ABで切断した
トリミング前の断面図、同図(c)は1〜リミング後の
断面図を表している。なお、上記l・ランジスタは多結
晶シリコン薄膜1−ランジスタとした。
本発明においては、絶縁されたトレイン電極配線105
と金属配線A106をYAGレーザを照射して溶接する
のにゲート電極層107を仲介番こしている。すなわち
、第1図(a>に示すように、トランジスタの領域外に
ゲート電極層107を設け、ドレイン電極配線105お
よび金属配線A106が絶縁M108を介して前記ゲー
ト電拐層107を覆うように構造になっている。次に第
1図(b)に示すように、ドレイン電極配線の端部11
3と金属配線Aの端部114が出会う付近にYAGレー
ザを照射する。このことによりトレイン電極配線105
および金属配線A106は熱エネルギにより溶解、蒸発
する。ただし、そのためには少なくともレーザスポット
が、ドレイン電極配線105とゲート電極107、およ
び金属配線A106とゲート電極層107がオーバラッ
プしている部分をカバーしていなければならない。
と金属配線A106をYAGレーザを照射して溶接する
のにゲート電極層107を仲介番こしている。すなわち
、第1図(a>に示すように、トランジスタの領域外に
ゲート電極層107を設け、ドレイン電極配線105お
よび金属配線A106が絶縁M108を介して前記ゲー
ト電拐層107を覆うように構造になっている。次に第
1図(b)に示すように、ドレイン電極配線の端部11
3と金属配線Aの端部114が出会う付近にYAGレー
ザを照射する。このことによりトレイン電極配線105
および金属配線A106は熱エネルギにより溶解、蒸発
する。ただし、そのためには少なくともレーザスポット
が、ドレイン電極配線105とゲート電極107、およ
び金属配線A106とゲート電極層107がオーバラッ
プしている部分をカバーしていなければならない。
絶縁膜108を通過したレーザビームは下のゲート電極
層107に達し、ゲート電極層107を溶解する。その
ゲート電極層107は物理的エネルギを得て絶縁膜を1
08を突き破り、第1図(c)に示すごとくドレイン電
極配線105および金属配線A106と電気的接触する
。
層107に達し、ゲート電極層107を溶解する。その
ゲート電極層107は物理的エネルギを得て絶縁膜を1
08を突き破り、第1図(c)に示すごとくドレイン電
極配線105および金属配線A106と電気的接触する
。
以上の方法で絶縁されたドレイン電極配線105と金属
配線A106を接続することができる。
配線A106を接続することができる。
本実施例では、エネルギビームとしてYAGレーザを用
いたが、他のエネルギビーム、例えばイオンビーム、電
子ビームを用いてもよい。また、ゲート電極層107の
代わりにソース、ドレイン電極層を採用してもよい。ま
た、ドレイン電極配線の端部】13と金属配線Aの端部
114が出会う付近の1箇所にYAGレーザを照射して
トリミングを行っているが、トレイン電極配線105と
ゲート電極層107がオーバラップしている部分と、金
属配線AIQ6とゲート電極層107がオーバラップし
ている部分との2箇所にYAGレーザを照射してトリミ
ングを行ってもよい。
いたが、他のエネルギビーム、例えばイオンビーム、電
子ビームを用いてもよい。また、ゲート電極層107の
代わりにソース、ドレイン電極層を採用してもよい。ま
た、ドレイン電極配線の端部】13と金属配線Aの端部
114が出会う付近の1箇所にYAGレーザを照射して
トリミングを行っているが、トレイン電極配線105と
ゲート電極層107がオーバラップしている部分と、金
属配線AIQ6とゲート電極層107がオーバラップし
ている部分との2箇所にYAGレーザを照射してトリミ
ングを行ってもよい。
第2図は本発明の集積回路のトリミング方法の他の実施
例を説明するための半導体チップの平面図及び断面図で
ある。実施例1と異なる点は、金属配線A106とゲー
ト電極層107がコンタクトホールB201によって電
気的接触している点と、ドレイン電極的配線105とゲ
ート電極層107がオーバラップしている部分にYAG
レーザを照射してトリミングを行うことである。まず、
第2図(b)に示すように、トレイン電極配線105と
ゲート電極層107がオーバラップする部分にYAGレ
ーザを照射することにより、実施例1において説明した
接続過程と同じ過程でドレイン電極層107を電気的接
触させることができる。故に、トレイン電極配線105
と金属配線A106を接続することができる。
例を説明するための半導体チップの平面図及び断面図で
ある。実施例1と異なる点は、金属配線A106とゲー
ト電極層107がコンタクトホールB201によって電
気的接触している点と、ドレイン電極的配線105とゲ
ート電極層107がオーバラップしている部分にYAG
レーザを照射してトリミングを行うことである。まず、
第2図(b)に示すように、トレイン電極配線105と
ゲート電極層107がオーバラップする部分にYAGレ
ーザを照射することにより、実施例1において説明した
接続過程と同じ過程でドレイン電極層107を電気的接
触させることができる。故に、トレイン電極配線105
と金属配線A106を接続することができる。
このように、本発明の集積回路の配線形成方法は、ドレ
イン電極層、あるいはゲート電極層を仲介にして絶縁さ
れたトレイン電極配線と金属配線を接続する方法にある
ので、トランジスタ作製するのに必要なマスク枚数だけ
で済み、余分なマスクと工程を必要としない、従って、
集積回路にトリミング機能を設けたことによる歩留まり
の低下を防止できるだけでなく、製造コストのアップも
防ぐことができる。
イン電極層、あるいはゲート電極層を仲介にして絶縁さ
れたトレイン電極配線と金属配線を接続する方法にある
ので、トランジスタ作製するのに必要なマスク枚数だけ
で済み、余分なマスクと工程を必要としない、従って、
集積回路にトリミング機能を設けたことによる歩留まり
の低下を防止できるだけでなく、製造コストのアップも
防ぐことができる。
以上説明した集積回路トリミング方法を適用すれば、従
来トリミング機能を設置するのに必要とされた2層の金
属配線を採る必要がなく、トランジスタを作製するのに
必要な、最低限のマスク枚数で集積回路のトリミングを
行うことができる。
来トリミング機能を設置するのに必要とされた2層の金
属配線を採る必要がなく、トランジスタを作製するのに
必要な、最低限のマスク枚数で集積回路のトリミングを
行うことができる。
これは従来の問題であった集積回路にトリミング機能を
設けたことによる歩留まり低下を防止できるだけでなく
、作製コストのアップも防ぐことができるので、その効
果は極めて大きい。
設けたことによる歩留まり低下を防止できるだけでなく
、作製コストのアップも防ぐことができるので、その効
果は極めて大きい。
図面の簡単な説明
第1図(a)〜(c)は本発明の集積回路の配線形成方
法の一実施例を説明するための半導体チップの平面図及
び断面図、第2図(a)〜(c)は本発明の集積回路の
配線形成方法の他の実施例を説明するための半導体チッ
プの平面図及び断面図、第3図(a)〜(c)は従来の
集積回路の配線方法・を説明するための半導体チップの
平面図及び断面図である。
法の一実施例を説明するための半導体チップの平面図及
び断面図、第2図(a)〜(c)は本発明の集積回路の
配線形成方法の他の実施例を説明するための半導体チッ
プの平面図及び断面図、第3図(a)〜(c)は従来の
集積回路の配線方法・を説明するための半導体チップの
平面図及び断面図である。
101・・・トランジスタ、102・・・ゲート電極、
103・・・コンタクトホールA、104・・・ソース
電極配線、105・・・ドレイン電極配線、106・・
・金属配線A、107・・・ゲート電極層、108・・
・絶縁膜A、109・・・ドレイン領域、110・・・
ソース領域、111・・・ゲート絶縁膜、112・・・
活性領域、113・・・ドレイン電極配線の端部、11
4・・・金属配線7の端部、201・・・コンタクトホ
ールB、301・・・コンタクトホールC1302・・
・絶縁膜B、303・・・金属配線B。
103・・・コンタクトホールA、104・・・ソース
電極配線、105・・・ドレイン電極配線、106・・
・金属配線A、107・・・ゲート電極層、108・・
・絶縁膜A、109・・・ドレイン領域、110・・・
ソース領域、111・・・ゲート絶縁膜、112・・・
活性領域、113・・・ドレイン電極配線の端部、11
4・・・金属配線7の端部、201・・・コンタクトホ
ールB、301・・・コンタクトホールC1302・・
・絶縁膜B、303・・・金属配線B。
Claims (1)
- トランジスタを集積して形成された集積回路をエネルギ
ビームを用いてトリミングすることによって集積回路の
配線形成方法において、前記トランジスタの領域外に形
成されたソース、ドレイン電極層、あるいはゲート電極
層を絶縁膜を介して覆うように形成された金属配線部分
にエネルギビームを照射することにより、前記金属配線
部分を溶融し蒸発させ、前記ソース、ドレイン電極層、
あるいは前記ゲート電極層と前記金属配線とを電気的に
接続することを特徴とする集積回路の配線形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13310589A JPH02312239A (ja) | 1989-05-26 | 1989-05-26 | 集積回路の配線形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13310589A JPH02312239A (ja) | 1989-05-26 | 1989-05-26 | 集積回路の配線形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02312239A true JPH02312239A (ja) | 1990-12-27 |
Family
ID=15096934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13310589A Pending JPH02312239A (ja) | 1989-05-26 | 1989-05-26 | 集積回路の配線形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02312239A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5996746A (ja) * | 1982-11-26 | 1984-06-04 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPS61232632A (ja) * | 1985-04-09 | 1986-10-16 | Fujitsu Ltd | 半導体集積回路装置の製造方法 |
JPH021823A (ja) * | 1988-06-10 | 1990-01-08 | Fujitsu Ltd | アクティブマトリクス型液晶表示装置 |
-
1989
- 1989-05-26 JP JP13310589A patent/JPH02312239A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5996746A (ja) * | 1982-11-26 | 1984-06-04 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPS61232632A (ja) * | 1985-04-09 | 1986-10-16 | Fujitsu Ltd | 半導体集積回路装置の製造方法 |
JPH021823A (ja) * | 1988-06-10 | 1990-01-08 | Fujitsu Ltd | アクティブマトリクス型液晶表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6521971B2 (en) | Metal fuse in copper dual damascene | |
US7425473B2 (en) | Method of fabricating a thin film transistor for an array panel | |
JP2000299381A (ja) | 半導体装置及びその製造方法 | |
US5789794A (en) | Fuse structure for an integrated circuit element | |
JPH01169942A (ja) | 半導体装置 | |
JPH10163331A (ja) | 半導体デバイス用フューズおよび半導体デバイス | |
JPH02312239A (ja) | 集積回路の配線形成方法 | |
JP2001345452A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH02864B2 (ja) | ||
JP2699584B2 (ja) | 薄膜集積回路の配線接続方法 | |
JPH01241854A (ja) | 半導体装置 | |
KR0156201B1 (ko) | 리페어라인을 갖는 액정표시장치의 박막트랜지스터 어레이구조 및 이의 제조방법 | |
JPS58190055A (ja) | 半導体装置及びその製造方法 | |
JPH0350756A (ja) | 半導体集積回路の製造方法 | |
JPH02863B2 (ja) | ||
JPH077806B2 (ja) | 半導体装置 | |
JP2000349155A (ja) | 半導体装置及びそれに用いるヒューズ構造並びにその製造方法 | |
JPS62154759A (ja) | 半導体装置及びその製造方法 | |
JPH07131029A (ja) | 薄膜トランジスタの製造方法 | |
JPH01298738A (ja) | 半導体装置の製造方法 | |
JPH07221095A (ja) | 配線構造,半導体装置及び配線方法 | |
JPS59163859A (ja) | 半導体装置の製造方法 | |
JPS6284521A (ja) | 半導体装置の製造方法 | |
KR19990085774A (ko) | 퓨즈노출용 윈도우를 구비하는 반도체소자 및 그 제조방법 | |
JPH0335831B2 (ja) |