JPH02311194A - 駆動電圧制御回路 - Google Patents
駆動電圧制御回路Info
- Publication number
- JPH02311194A JPH02311194A JP1132063A JP13206389A JPH02311194A JP H02311194 A JPH02311194 A JP H02311194A JP 1132063 A JP1132063 A JP 1132063A JP 13206389 A JP13206389 A JP 13206389A JP H02311194 A JPH02311194 A JP H02311194A
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- data
- power supply
- voltage
- motor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims abstract description 18
- 238000012937 correction Methods 0.000 claims description 25
- 230000010354 integration Effects 0.000 abstract description 3
- 239000000872 buffer Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 101150065817 ROM2 gene Proteins 0.000 description 5
- 230000002411 adverse Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 241000345998 Calamus manan Species 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052744 lithium Inorganic materials 0.000 description 2
- 235000012950 rattan cane Nutrition 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 101100140581 Arabidopsis thaliana REF6 gene Proteins 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Landscapes
- Control Of Direct Current Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ、産業上の利用分野
本発明は、駆動電圧制御回路に関し、例えばカメラ等の
システムにおいて好適な駆動電圧制御回路に関するもの
である。
システムにおいて好適な駆動電圧制御回路に関するもの
である。
口、従来技術
一般に、例えばカメラ等のシステムにおいて、フィルム
の巻き上げ等を行うために通常安価な直流モータ等が用
いられている。そして、この直流モータは、一般に回転
速度を任意の速度に設計でき、また、その効率が非常に
よいという特徴をもっているが、直流モータそのものは
定速性がなく、電源電圧や負荷の状態(トルクの大小)
等によって回転速度が変化してしまう。そこで、上記し
たフィルムの巻き上げ等を一定の回転速度で行うには、
直流モータの回転速度の制御(即ち、回転数の制御)を
しなければならない。・ また、上記したカメラ等のシステムにおいて、電源電圧
として電池(例えばリチウム電池等)を使用する場合に
は、その内部回路等における消費電流が非常に大きな問
題となっている(特に、上記直流モータを駆動するため
には出力段において大きな電流を必要とするため、他の
内部回路等において消費電流が太き(なるということは
、電池を無駄に消費することになりシステム上不利とな
る。)。
の巻き上げ等を行うために通常安価な直流モータ等が用
いられている。そして、この直流モータは、一般に回転
速度を任意の速度に設計でき、また、その効率が非常に
よいという特徴をもっているが、直流モータそのものは
定速性がなく、電源電圧や負荷の状態(トルクの大小)
等によって回転速度が変化してしまう。そこで、上記し
たフィルムの巻き上げ等を一定の回転速度で行うには、
直流モータの回転速度の制御(即ち、回転数の制御)を
しなければならない。・ また、上記したカメラ等のシステムにおいて、電源電圧
として電池(例えばリチウム電池等)を使用する場合に
は、その内部回路等における消費電流が非常に大きな問
題となっている(特に、上記直流モータを駆動するため
には出力段において大きな電流を必要とするため、他の
内部回路等において消費電流が太き(なるということは
、電池を無駄に消費することになりシステム上不利とな
る。)。
そこで、従来から直流モータ等の消電力比ドライブ法と
して、いわゆるP WM (Pu1se WidthM
odulation :パルス幅変調)制御と呼ばれる
方法が採用されている。そして、上記したPWM制御に
ついての詳細は、例えば“DCモータの制御回路設計゛
、谷腰欣司著、CQ出版社の第7章において説明されて
いるので、ここでは詳細については説明を省略するが、
その概略は、直流モータに接続した駆動用トランジスタ
等のスイッチング動作を利用した方法であって、周期は
一定(もちろん、モータの電気時定数より短い)で、入
力信号(DCレベル)の大きさに応じて上記駆動用トラ
ンジスタの制御電極(例えばバイポーラトランジスタの
場合ベース)に出力されるパルス幅のデユーティ・サイ
クル(パルス幅の“H11と′″L 11の比)を変化
させることによってモータの回転数の制御を行うもので
ある。即ち、上記デユーティ・サイクルを変化させると
上記モータの駆動用トランジスタのオン・オフ(スイッ
チング)の間隔が変化するため、モータへ供給する平均
電流を変化させることができる。つまり、回転数を変化
させる(回転数を制御する)には、上記モータの駆動用
トランジスタのスイッチングのためのパルス幅のデユー
ティ・サイクルをかえればよいことになる。
して、いわゆるP WM (Pu1se WidthM
odulation :パルス幅変調)制御と呼ばれる
方法が採用されている。そして、上記したPWM制御に
ついての詳細は、例えば“DCモータの制御回路設計゛
、谷腰欣司著、CQ出版社の第7章において説明されて
いるので、ここでは詳細については説明を省略するが、
その概略は、直流モータに接続した駆動用トランジスタ
等のスイッチング動作を利用した方法であって、周期は
一定(もちろん、モータの電気時定数より短い)で、入
力信号(DCレベル)の大きさに応じて上記駆動用トラ
ンジスタの制御電極(例えばバイポーラトランジスタの
場合ベース)に出力されるパルス幅のデユーティ・サイ
クル(パルス幅の“H11と′″L 11の比)を変化
させることによってモータの回転数の制御を行うもので
ある。即ち、上記デユーティ・サイクルを変化させると
上記モータの駆動用トランジスタのオン・オフ(スイッ
チング)の間隔が変化するため、モータへ供給する平均
電流を変化させることができる。つまり、回転数を変化
させる(回転数を制御する)には、上記モータの駆動用
トランジスタのスイッチングのためのパルス幅のデユー
ティ・サイクルをかえればよいことになる。
ここで、直流モータ等の駆動方式として上述したPWM
制御を用いた従来のカメラ・システムの一例について問
題点と共に説明する。
制御を用いた従来のカメラ・システムの一例について問
題点と共に説明する。
即ち、一般にカメラ・システム等においては、上述した
PWM制御を行う制御回路等の各種制御回路を一つのモ
ジュールとしてワンチップ上に構成し、その他に上述し
たモータ駆動回路等を上記モジュールの外部に外部回路
として構成して全体のシステムを構成している(後述す
る第5図参照)。
PWM制御を行う制御回路等の各種制御回路を一つのモ
ジュールとしてワンチップ上に構成し、その他に上述し
たモータ駆動回路等を上記モジュールの外部に外部回路
として構成して全体のシステムを構成している(後述す
る第5図参照)。
そして、カメラ・システム等においては一般に、フラッ
シュのためにコンデンサ等に電荷をチャージする際等に
おいて、電池等の電源電圧が極度に変動する。その結果
、上述したPWMf!f制御では、モータ駆動用のトラ
ンジスタの制御電極への出力パルスの電圧値は一定でパ
ルス幅のみでモータの回転数制御を行っているため、一
定であるはずの上記出力パルスの電圧値が変動する(例
えば通常のカメラ・システム等における電池等の電源電
圧を6.5■とすると、約4.5■程度となり、約2■
電圧が下がってしまい、電池の消耗度によりひどい場合
には50%と正規の電源電圧値の約半分の値にまで下が
る。後述の第3A図参照。)と上記モータの回転数制御
を正確に行うことができなくなる。
シュのためにコンデンサ等に電荷をチャージする際等に
おいて、電池等の電源電圧が極度に変動する。その結果
、上述したPWMf!f制御では、モータ駆動用のトラ
ンジスタの制御電極への出力パルスの電圧値は一定でパ
ルス幅のみでモータの回転数制御を行っているため、一
定であるはずの上記出力パルスの電圧値が変動する(例
えば通常のカメラ・システム等における電池等の電源電
圧を6.5■とすると、約4.5■程度となり、約2■
電圧が下がってしまい、電池の消耗度によりひどい場合
には50%と正規の電源電圧値の約半分の値にまで下が
る。後述の第3A図参照。)と上記モータの回転数制御
を正確に行うことができなくなる。
そこで、従来から上述したPWM制御回路等で構成した
モジュールにおける出力バッファ(即ら、上記PWM制
御回路から外部の上記モータ駆動回。
モジュールにおける出力バッファ(即ら、上記PWM制
御回路から外部の上記モータ駆動回。
路に接続するために周辺回路に設けられているバッファ
:後述する第1図、第5図及び第6図参照)等をボルテ
ージ・レギュレータ(定電圧電源)等を用いて定電圧化
して使用゛している。しかし、そのようにすると、上述
した電源電圧の変動の影響は防止できるが、カメラシス
テム等のようにモータの駆動を行うために大きな電流を
必要とする場合、当然、上述したボルテージ・レギュレ
ータや出力バッファ等におけるトランジスタ等のサイズ
も大きいものにしなければならず、結果的に消費電流や
チップサイズ(上記した制御回路等を組み込んだモジュ
ール等のサイズ)等を増大させてしまうという問題点が
生じることになる。
:後述する第1図、第5図及び第6図参照)等をボルテ
ージ・レギュレータ(定電圧電源)等を用いて定電圧化
して使用゛している。しかし、そのようにすると、上述
した電源電圧の変動の影響は防止できるが、カメラシス
テム等のようにモータの駆動を行うために大きな電流を
必要とする場合、当然、上述したボルテージ・レギュレ
ータや出力バッファ等におけるトランジスタ等のサイズ
も大きいものにしなければならず、結果的に消費電流や
チップサイズ(上記した制御回路等を組み込んだモジュ
ール等のサイズ)等を増大させてしまうという問題点が
生じることになる。
ハ9発明の目的
本発明の目的は、電源電圧の変動による悪影響を効果的
に防止でき、しかも、消費電流の大幅な低減及び高集積
化が可能な駆動電圧制御回路を提供することにある。
に防止でき、しかも、消費電流の大幅な低減及び高集積
化が可能な駆動電圧制御回路を提供することにある。
二1発明の構成
即ち、本発明は、所定の駆動電圧となる電源電圧を監視
する監視手段と、この監視手段のデータによって前記電
源電圧の変動分の補正データを決定する補正データ決定
手段と、この補正データ決定手段の補正データに応じて
前記駆動電圧の少なくともパルス幅を補正する補正手段
とを有する駆動電圧制御回路に係るものである。
する監視手段と、この監視手段のデータによって前記電
源電圧の変動分の補正データを決定する補正データ決定
手段と、この補正データ決定手段の補正データに応じて
前記駆動電圧の少なくともパルス幅を補正する補正手段
とを有する駆動電圧制御回路に係るものである。
ホ、実施例
以下、本発明の詳細な説明する。
第1図〜第7図はいずれも本発明の実施例を示すもので
ある。
ある。
まず、第4図及び第5図について本発明による駆動電圧
制御回路の一例を適用したカメラ・システムの一例につ
いて説明する。
制御回路の一例を適用したカメラ・システムの一例につ
いて説明する。
即ち、本例のカメラ・システムは、第4図に示すように
、CP U (Central Processing
Unit) lを中ti−&こL S I (La
rge 5cale Integration)として
ワンチップに構成された制御回路10と、その他にカメ
ラとしての各種機能を行う外部回路(例えばフィルムの
制御等を行うモータ駆動制御回路等)とによって主に構
成されている。そして、上記制御回路10は、上記CP
U1の他にROM(Read 0nly Mesory
) 2、RAM (Random AccessMe
mory) 3、E E P ROM (Elect
riclly [1rasable八nd Progr
an+mable Read 0nly Memory
) 8等の各記憶素子と基本クロック発生用のオシレー
タO3C1、CPUIのマスター・クロック発生用のオ
シレータoscz、タイマ(TIMER)(1)及び(
2)、PWM制御回路5、A D C(Analogu
e T。
、CP U (Central Processing
Unit) lを中ti−&こL S I (La
rge 5cale Integration)として
ワンチップに構成された制御回路10と、その他にカメ
ラとしての各種機能を行う外部回路(例えばフィルムの
制御等を行うモータ駆動制御回路等)とによって主に構
成されている。そして、上記制御回路10は、上記CP
U1の他にROM(Read 0nly Mesory
) 2、RAM (Random AccessMe
mory) 3、E E P ROM (Elect
riclly [1rasable八nd Progr
an+mable Read 0nly Memory
) 8等の各記憶素子と基本クロック発生用のオシレー
タO3C1、CPUIのマスター・クロック発生用のオ
シレータoscz、タイマ(TIMER)(1)及び(
2)、PWM制御回路5、A D C(Analogu
e T。
Digital Converter) 4、ADC4
の基準電圧発生のためのレギュレータV*tr 6 (
実際の内部回路においては高い基準電圧としてのVIE
F (H)及び低い基準電圧としてのVatr (
L)を夫々発生させるための各回路等によって構成され
ている。)、シリアル・データの入出力制御を行う51
10回路7、更に上記外部回路とのインターフェースを
行うための周辺人出回路であるペリフェラル(Peri
pheral) I / O回路9とから夫々構成され
ている。
の基準電圧発生のためのレギュレータV*tr 6 (
実際の内部回路においては高い基準電圧としてのVIE
F (H)及び低い基準電圧としてのVatr (
L)を夫々発生させるための各回路等によって構成され
ている。)、シリアル・データの入出力制御を行う51
10回路7、更に上記外部回路とのインターフェースを
行うための周辺人出回路であるペリフェラル(Peri
pheral) I / O回路9とから夫々構成され
ている。
また、第4図における上記ワンチップ構成の制御回路1
0以外の上記外部回路の各構成について、以下にそれら
の各機能と共に説明する。
0以外の上記外部回路の各構成について、以下にそれら
の各機能と共に説明する。
日付表示用液晶パネルは日付情報を表示するための液晶
パネル、フィルムLCDは撮影枚数及びバッテリ(電池
)の残量を表示するための液晶パネル、A F (Au
to Focus)情報パネルはオートフォーカス機能
が正常に動作したかどうかを表示するためのパネル、フ
ラッシュ回路はストロボ用の外部アナログ回路、P S
(Photo 5hatter)モニタはシャッター
が正常に動作したかどうかをモニタしているセンサ、A
E (Auto Exposure)センサは被写体
の明るさを測定するためのセンサ(フォトダイオードを
使用している。) 、CCD (ChargeCoup
led Device) ラインセンサは被写体の距離
を測定するためのセンサで、後述するI REDLED
から出た赤外線の被写体からの反射光をとらえるもの、
I RE D L E D (Infrared L
ight EmittedDiode)は被写体の距離
測定用のパルスを出力する赤外発光ダイオード、ロータ
制御回路50は望遠、標準、ズーム等の切り換えを行う
ためのロータの制御回路、モータ駆動制御回路30はフ
ィルムの制御を行うためのモータMの駆動制御回路、セ
ルフLEDはセルフ・タイマの動作確認のための発光ダ
イオードである。
パネル、フィルムLCDは撮影枚数及びバッテリ(電池
)の残量を表示するための液晶パネル、A F (Au
to Focus)情報パネルはオートフォーカス機能
が正常に動作したかどうかを表示するためのパネル、フ
ラッシュ回路はストロボ用の外部アナログ回路、P S
(Photo 5hatter)モニタはシャッター
が正常に動作したかどうかをモニタしているセンサ、A
E (Auto Exposure)センサは被写体
の明るさを測定するためのセンサ(フォトダイオードを
使用している。) 、CCD (ChargeCoup
led Device) ラインセンサは被写体の距離
を測定するためのセンサで、後述するI REDLED
から出た赤外線の被写体からの反射光をとらえるもの、
I RE D L E D (Infrared L
ight EmittedDiode)は被写体の距離
測定用のパルスを出力する赤外発光ダイオード、ロータ
制御回路50は望遠、標準、ズーム等の切り換えを行う
ためのロータの制御回路、モータ駆動制御回路30はフ
ィルムの制御を行うためのモータMの駆動制御回路、セ
ルフLEDはセルフ・タイマの動作確認のための発光ダ
イオードである。
また、第5図において本例によるカメラ・システムの電
源電圧(この例ではリチウム電池)■cc系の主な接続
関係についてその概略を説明すると、電源電圧V Ce
は、Vatr 6、CPUI等の他のモジュール、pw
BI?1回路5、出力バッファ部9a(上記した第4図
におけるペリフェラルl109に設けられた上記モータ
駆動制御回路30等の外部回路との接続を行うための後
述するバッファB1、B2、B3.84等)、モータ駆
動制御回路30に夫々接続された構成になっている。こ
こで、ADコンバータADC4には、■□、6によって
定電圧化された電源電圧と通常の電源電圧(この例では
電池)■ccが夫々接続されていて、後述するADC4
による電源電圧の変動の監視を行っている。なお、上記
ADコンバータADC4は、通常、オート・フォーカス
のための距離情報の変換や被写体の明るさを測定する際
の輝度(明るさ)情報の変換等を行っている。
源電圧(この例ではリチウム電池)■cc系の主な接続
関係についてその概略を説明すると、電源電圧V Ce
は、Vatr 6、CPUI等の他のモジュール、pw
BI?1回路5、出力バッファ部9a(上記した第4図
におけるペリフェラルl109に設けられた上記モータ
駆動制御回路30等の外部回路との接続を行うための後
述するバッファB1、B2、B3.84等)、モータ駆
動制御回路30に夫々接続された構成になっている。こ
こで、ADコンバータADC4には、■□、6によって
定電圧化された電源電圧と通常の電源電圧(この例では
電池)■ccが夫々接続されていて、後述するADC4
による電源電圧の変動の監視を行っている。なお、上記
ADコンバータADC4は、通常、オート・フォーカス
のための距離情報の変換や被写体の明るさを測定する際
の輝度(明るさ)情報の変換等を行っている。
次に、第6図及び第7図においてモータ駆動制御回路3
0の接続関係と主な動作について説明する。
0の接続関係と主な動作について説明する。
第6図に示すように、モータ駆動制御回路30は、モー
タMとPNPバイポーラトランジスタP。
タMとPNPバイポーラトランジスタP。
及びP、 、NPNバイポーラトランジスタN1及びN
2とで夫々構成されている。即ち、トランジスタPl及
びB2のエミッタは夫々電源電圧V ccに接続され、
それらのコレクタがモータMと夫々トランジスタN、及
びN2のコレクタに接続されていて、それらのトランジ
スタNl及びN2のエミッタは夫々接地されている。そ
して、トランジスタP、及びB2のベースには、上記し
た制御回路10におけるPWM制御回路5(後述する第
1図におけるPWMI及びPWM2)からの出口が、出
力バッファB1及びB2を介して外部出力0.UTl及
び0UT2として夫々接続され、トランジスタN、及び
N2のベースには、同様に制御回路10におけるCPU
Iからの出力(DBIO及びDBll)が、出力バッフ
ァB3及びB4を介して外部出力0UT3及び0UT4
として夫々接続されている。なお、制御回路10におけ
る他の主な接続関係については後述するので、ここでは
説明の都合上省略しである。
2とで夫々構成されている。即ち、トランジスタPl及
びB2のエミッタは夫々電源電圧V ccに接続され、
それらのコレクタがモータMと夫々トランジスタN、及
びN2のコレクタに接続されていて、それらのトランジ
スタNl及びN2のエミッタは夫々接地されている。そ
して、トランジスタP、及びB2のベースには、上記し
た制御回路10におけるPWM制御回路5(後述する第
1図におけるPWMI及びPWM2)からの出口が、出
力バッファB1及びB2を介して外部出力0.UTl及
び0UT2として夫々接続され、トランジスタN、及び
N2のベースには、同様に制御回路10におけるCPU
Iからの出力(DBIO及びDBll)が、出力バッフ
ァB3及びB4を介して外部出力0UT3及び0UT4
として夫々接続されている。なお、制御回路10におけ
る他の主な接続関係については後述するので、ここでは
説明の都合上省略しである。
次に、第7図において第6図のモータ制御回路30の主
な動作を第6図におけるIAの向きを正転として説明す
ると、まず、区間のでは、トランジスタP、及びB2の
ベースは夫々“l Hl”レベル、トランジスタNI及
びN2のベースは夫々“L“ルヘルとなっているため、
各トランジスタはオフとなって、モータMは停止状態に
ある。
な動作を第6図におけるIAの向きを正転として説明す
ると、まず、区間のでは、トランジスタP、及びB2の
ベースは夫々“l Hl”レベル、トランジスタNI及
びN2のベースは夫々“L“ルヘルとなっているため、
各トランジスタはオフとなって、モータMは停止状態に
ある。
次いで、区間■では、トランジスタP+及びN□のベー
スは夫々“H+tレベル及び“L I+レベルとなって
いてオフ状態にあり、トランジスタP2のベースにはP
WM制御回路5によりパルス列(モータの電気時定数よ
りも十分に短いパルス幅の列になった信号)が加えられ
、さらにトランジスタNlのベースは“Hl+レベルに
あるため、オン状態となっている。従って、モータMに
はIAの向きに電流が流れてモータMが回転する(正転
)。
スは夫々“H+tレベル及び“L I+レベルとなって
いてオフ状態にあり、トランジスタP2のベースにはP
WM制御回路5によりパルス列(モータの電気時定数よ
りも十分に短いパルス幅の列になった信号)が加えられ
、さらにトランジスタNlのベースは“Hl+レベルに
あるため、オン状態となっている。従って、モータMに
はIAの向きに電流が流れてモータMが回転する(正転
)。
次いで、区間0では、トランジスタP、及びB2のベー
スは夫々゛L 11レベル及び°“H”レベルとなって
いて、また、トランジスタN1及びN2のベースは夫々
゛L″゛レベル及びH°”レベルとなっている。そして
、この区間では、モータMの上記正転動作から停止への
動作をリアル・タイムに実行するためのブレーキ動作(
瞬間逆通電)を行っている。
スは夫々゛L 11レベル及び°“H”レベルとなって
いて、また、トランジスタN1及びN2のベースは夫々
゛L″゛レベル及びH°”レベルとなっている。そして
、この区間では、モータMの上記正転動作から停止への
動作をリアル・タイムに実行するためのブレーキ動作(
瞬間逆通電)を行っている。
次いで、区間0では、トランジスタP1及びB2のベー
スは夫々IIH″°レベルとなっていて、トランジスタ
N1及びN2のベースは夫々II L″″″レヘルって
いる。従って、この区間では、モータに電流は流れずに
モータは停止状態となる。
スは夫々IIH″°レベルとなっていて、トランジスタ
N1及びN2のベースは夫々II L″″″レヘルって
いる。従って、この区間では、モータに電流は流れずに
モータは停止状態となる。
次いで、区間[F]では、トランジスタP!及びN1の
ベースは夫々“H11レベル及び“L ”レベルと・な
っていて夫々オフ状態にあり、また、トランジスタP1
のベースにはPWM制御回路5により上述したと同様の
パルス列が加えられ、更にトランジスタNZのベースは
“H”レベルにあるため、オン状態となっている。従っ
て、モータMには!。
ベースは夫々“H11レベル及び“L ”レベルと・な
っていて夫々オフ状態にあり、また、トランジスタP1
のベースにはPWM制御回路5により上述したと同様の
パルス列が加えられ、更にトランジスタNZのベースは
“H”レベルにあるため、オン状態となっている。従っ
て、モータMには!。
の向きに電流が流れてモータMが回転する(逆転)。
次いで、区間[F]では、トランジスタP1及びB2の
ベースは夫々“’H”レベル及びII L″″″レベル
っていて、また、トランジスタN1及びNzのベースは
夫々“H″゛゛レベル゛°L°°レベルとなっている。
ベースは夫々“’H”レベル及びII L″″″レベル
っていて、また、トランジスタN1及びNzのベースは
夫々“H″゛゛レベル゛°L°°レベルとなっている。
従って、この区間では、上述した区間Oと同様に、モー
タMの上記逆転動作から停止への動作をリアル・タイム
に実行するためのブレーキ動作(瞬間逆通電)を行って
いる。
タMの上記逆転動作から停止への動作をリアル・タイム
に実行するためのブレーキ動作(瞬間逆通電)を行って
いる。
そして、区間0においては区間のにおける状態と同様の
状態となる(即ち、モータMの停止状態となる。)。
状態となる(即ち、モータMの停止状態となる。)。
上述したように、モータ駆動制御回路30におけるモー
タMの回転方向及び回転数の制御は、上記した0UT2
及び0UT3 (正転)、0UT1及び0UT4 (逆
転)の夫々の組合せによって行モータMに直結された各
トランジスタのhfe(電流利得)が低く、上記した各
出力バッファで直接モータMをドライブできない場合に
は上記各トランジスタをダーリントン接続することも考
えられる。
タMの回転方向及び回転数の制御は、上記した0UT2
及び0UT3 (正転)、0UT1及び0UT4 (逆
転)の夫々の組合せによって行モータMに直結された各
トランジスタのhfe(電流利得)が低く、上記した各
出力バッファで直接モータMをドライブできない場合に
は上記各トランジスタをダーリントン接続することも考
えられる。
次に、第1図〜第3図において本発明による駆動電圧制
御回路(第4図において仮想線20で示した回路)の具
体的な一例について説明する。
御回路(第4図において仮想線20で示した回路)の具
体的な一例について説明する。
まず、上述したADコンバータ4として例えばテキサス
・インスッルメンツ社製ADCO803(CMO38ビ
ット差動入力型の逐次比較型A/Dコンバータ:T■半
導体技術資料No、 l 33参照)、PWM制御回路
5(PWMl及び2)として例えばモトローラ社製CM
O5論理回路4000シリーズの4508B (ラッチ
: MC14508B)、4516B(バイナリ・アッ
プ/ダウン・カウンタ:MC14516B)、D型フリ
ップフロップ4013 (MC14013)により構成
された回路等を夫々用いて構成した駆動電圧制御回路2
0について主な接続関係を説明する。なお、上記各回路
の詳細については上記各文献等において説明が記載され
ているので、ここでは、詳細については説明を省略する
。
・インスッルメンツ社製ADCO803(CMO38ビ
ット差動入力型の逐次比較型A/Dコンバータ:T■半
導体技術資料No、 l 33参照)、PWM制御回路
5(PWMl及び2)として例えばモトローラ社製CM
O5論理回路4000シリーズの4508B (ラッチ
: MC14508B)、4516B(バイナリ・アッ
プ/ダウン・カウンタ:MC14516B)、D型フリ
ップフロップ4013 (MC14013)により構成
された回路等を夫々用いて構成した駆動電圧制御回路2
0について主な接続関係を説明する。なお、上記各回路
の詳細については上記各文献等において説明が記載され
ているので、ここでは、詳細については説明を省略する
。
第1図に示すように、CPU1 (例えば8ビツト)
は、アドレス・バス及びコントロール・バス(図中の6
0.70)等によってROM2及びRAM3に夫々接続
されていて、そのCPUIのWR(メモリ・ライト:
Memory Write)はOR回路21の入力に接
続され、l0RQ(入出力リクエスト: Input
/ 0utput Request )はOR回路21
及び22の入力に夫々接続されていて、さらにRD(メ
モリ・リード: Memory Read )はOR回
路22の入力に接続されている。そして、各OR回路2
1及び22の出力は夫々A/DコンバーRD等の各信号
は、プログラム中でA/Dコンバータ4を制御するタイ
ミングを決定しているものである。
は、アドレス・バス及びコントロール・バス(図中の6
0.70)等によってROM2及びRAM3に夫々接続
されていて、そのCPUIのWR(メモリ・ライト:
Memory Write)はOR回路21の入力に接
続され、l0RQ(入出力リクエスト: Input
/ 0utput Request )はOR回路21
及び22の入力に夫々接続されていて、さらにRD(メ
モリ・リード: Memory Read )はOR回
路22の入力に接続されている。そして、各OR回路2
1及び22の出力は夫々A/DコンバーRD等の各信号
は、プログラム中でA/Dコンバータ4を制御するタイ
ミングを決定しているものである。
A/Dコンバータ4には、上述した第4図における基準
電圧発生回路V*zr 6と電源電圧VCC(第4図で
は図示省略)とが第1図に示すように接続されていて(
即ち、図に示すように、V REF6におけるVIIE
F (H)がラタニ&デコーダ27の20番ピンと破
線4bで示す回路の電源に接続され、VIEF 6にお
けるVREF (L)がラター&デコーダ27の9番
ピン、電源電圧■。がIN+(6番ピン)に夫々接続さ
れている。)、そのA/Dコンバータ4は、電源電圧V
CCのバイナリ−・コード(電源電圧VCCの変動デー
タ)を得ている。そして、第1図に示すように、3−ス
テート出力ラッチ28の出力ピンDBQ・・・・・・・
・・DB7(18番ピン・・・・・・・・・11番ピン
)は、データ・バス40を介してCPtJ 1のDBQ
・・・・・・・・・DB7及びPWM制御回路5(PW
MI)における2つのラッチ用フリップフロップ34の
データ人力D0・・・・・・・・・D3に夫々接続され
ている。
電圧発生回路V*zr 6と電源電圧VCC(第4図で
は図示省略)とが第1図に示すように接続されていて(
即ち、図に示すように、V REF6におけるVIIE
F (H)がラタニ&デコーダ27の20番ピンと破
線4bで示す回路の電源に接続され、VIEF 6にお
けるVREF (L)がラター&デコーダ27の9番
ピン、電源電圧■。がIN+(6番ピン)に夫々接続さ
れている。)、そのA/Dコンバータ4は、電源電圧V
CCのバイナリ−・コード(電源電圧VCCの変動デー
タ)を得ている。そして、第1図に示すように、3−ス
テート出力ラッチ28の出力ピンDBQ・・・・・・・
・・DB7(18番ピン・・・・・・・・・11番ピン
)は、データ・バス40を介してCPtJ 1のDBQ
・・・・・・・・・DB7及びPWM制御回路5(PW
MI)における2つのラッチ用フリップフロップ34の
データ人力D0・・・・・・・・・D3に夫々接続され
ている。
PWM制御回路5におけるPWMIは、CPU1の11
0ボートDB8が上記2つのフリップフロップ34のS
Tに夫々接続されていて、夫々のフリップフロップ34
のデータ出力Q1・・・・・・・・・Q4が2つのアッ
プ/ダウンカウンタのPl・・・・・・・・・P4端子
に夫々接続されている。上記2つのアップ/ダウンカウ
ンタ35のU/D端子は、D型フリップフロップ36の
出力端子Qに夫々接続され、さらにその出力端子Qが出
力バッファB1を介して出力0UTIに接続されている
。また、2つのアップ/ダウンカウンタ35のPE端子
は夫々D型フリップフロップ36のCK端子に接続され
、それらのCo端子には、それらの反転されたデータが
NOR回路37に入力されるように接続されていて、N
OR回路37の出力がD型フリップフロップのCK端子
に接続されている。
0ボートDB8が上記2つのフリップフロップ34のS
Tに夫々接続されていて、夫々のフリップフロップ34
のデータ出力Q1・・・・・・・・・Q4が2つのアッ
プ/ダウンカウンタのPl・・・・・・・・・P4端子
に夫々接続されている。上記2つのアップ/ダウンカウ
ンタ35のU/D端子は、D型フリップフロップ36の
出力端子Qに夫々接続され、さらにその出力端子Qが出
力バッファB1を介して出力0UTIに接続されている
。また、2つのアップ/ダウンカウンタ35のPE端子
は夫々D型フリップフロップ36のCK端子に接続され
、それらのCo端子には、それらの反転されたデータが
NOR回路37に入力されるように接続されていて、N
OR回路37の出力がD型フリップフロップのCK端子
に接続されている。
また、PWM制御回路5におけるPWM2についても上
述したPWMIと同様の回路構成がなされていて、異な
る点は、上記したPWMIにおけるcpulのI10ボ
ートDB8がDB9となり、その出力が、出力バッファ
B2を介して出力0UT2に接続されていることである
。
述したPWMIと同様の回路構成がなされていて、異な
る点は、上記したPWMIにおけるcpulのI10ボ
ートDB8がDB9となり、その出力が、出力バッファ
B2を介して出力0UT2に接続されていることである
。
なお、発振器03C(2)(この例では例えば2MHz
)で発生されたクロックは、クロノクディバイダ(C1
ock Devider :分周器)41(第4図では
図示省略しである。)によって分周されてCPUI、A
/Dコンバータ4及びPWMfIII御回路5等に夫々
適切な周波数のクロックとして供給できるように構成さ
れている。即ち、上記クロツクディバイダ41の出力端
子QA、Q、 、Q、は夫々、A/Dコンバータ4のク
ロック入力(4番ピア) 、CPUI(7)CLK端子
、PWM制御回路5(PWMl及び2)における2つの
アップ/ダウンカウンタ35のCP端子に夫々接続され
ている。
)で発生されたクロックは、クロノクディバイダ(C1
ock Devider :分周器)41(第4図では
図示省略しである。)によって分周されてCPUI、A
/Dコンバータ4及びPWMfIII御回路5等に夫々
適切な周波数のクロックとして供給できるように構成さ
れている。即ち、上記クロツクディバイダ41の出力端
子QA、Q、 、Q、は夫々、A/Dコンバータ4のク
ロック入力(4番ピア) 、CPUI(7)CLK端子
、PWM制御回路5(PWMl及び2)における2つの
アップ/ダウンカウンタ35のCP端子に夫々接続され
ている。
また、CPU1におけるDBIO及びDBIIは、夫々
出力バッファB3及びB4を夫々介して0UT3.0U
T4として出力されている(第6図参照)。
出力バッファB3及びB4を夫々介して0UT3.0U
T4として出力されている(第6図参照)。
ここで、第1図におけるA/Dコンバータ4の主な動作
について述べる。まず、上記CPU1におけるWR,l
0RQ、RD等の各信号によって−A/Dコンバータ4
がアクティブ(動作)状態になると、A/Dコンバータ
4におけるスタート・フリップフロップ23がアクティ
ブ状態となって、さらに8ビツト・シフトレジスタ25
が動作を開始する。
について述べる。まず、上記CPU1におけるWR,l
0RQ、RD等の各信号によって−A/Dコンバータ4
がアクティブ(動作)状態になると、A/Dコンバータ
4におけるスタート・フリップフロップ23がアクティ
ブ状態となって、さらに8ビツト・シフトレジスタ25
が動作を開始する。
そして、まず、8ビツト・シフトレジスタ25のMS
B (Most 51gn1ficant Bit)が
l l II、同様にしてS A R(Success
ive Approximation17egisLo
r)ラッチ26のMSBも°’ l ”に夫々セットさ
れる。そして、SARラッチ26にラッチされたバイナ
リ・コード“10000000°゛がラダー&デコーダ
27に印加されることによって、そのバイナリ・コード
に相当する基準電圧E、が決定される。
B (Most 51gn1ficant Bit)が
l l II、同様にしてS A R(Success
ive Approximation17egisLo
r)ラッチ26のMSBも°’ l ”に夫々セットさ
れる。そして、SARラッチ26にラッチされたバイナ
リ・コード“10000000°゛がラダー&デコーダ
27に印加されることによって、そのバイナリ・コード
に相当する基準電圧E、が決定される。
次に、コンパレータCOMP29によって電源電圧■。
と基準電圧E1が比較され、VcC>E。
が成立すればそのままMSBが1”、もし、VcC<E
lならば、SARラッチ26はリセットされてMSBは
“0°°となる(即ち、“OO000000” )そし
て、このとき、上述したようにして決定されたデータ(
即ち、上記バ次に、8ビツトシフトレジスタ25の2ビ
ツト目を“1′°にする。SARラッチ26は、MSB
を°“1 ”又は“0″に保持したまま、2ビツト目に
“1 ++のデータ、つまり、“11000000″。
lならば、SARラッチ26はリセットされてMSBは
“0°°となる(即ち、“OO000000” )そし
て、このとき、上述したようにして決定されたデータ(
即ち、上記バ次に、8ビツトシフトレジスタ25の2ビ
ツト目を“1′°にする。SARラッチ26は、MSB
を°“1 ”又は“0″に保持したまま、2ビツト目に
“1 ++のデータ、つまり、“11000000″。
のバイナリ−・コードを出力する。そして、上述したシ
ーケンスを繰り返すことによって2ビツト目のデータと
確定して3−ステート出力ラッチ28でデータを保持す
る。
ーケンスを繰り返すことによって2ビツト目のデータと
確定して3−ステート出力ラッチ28でデータを保持す
る。
次に、同様にして、3〜8ビツトまでのデータを確定し
、コンパレータCOMP29に入力された電源電圧V
ccのバイナリ−・コードを得る。そして、3−ステー
ト出力ラッチ28に保持された8ピントのデータは、C
PU1のデータ・バス40を通じてCPUIに取り込ま
れ、さらにRAM3上に保持される。
、コンパレータCOMP29に入力された電源電圧V
ccのバイナリ−・コードを得る。そして、3−ステー
ト出力ラッチ28に保持された8ピントのデータは、C
PU1のデータ・バス40を通じてCPUIに取り込ま
れ、さらにRAM3上に保持される。
なお、第1図中の24及び31はD型フリップフロップ
であり、書き込みフリップフロップ32はCPUIに割
り込みの信号の発生を行うものである。書き込みフリッ
プフロップ32に接続されたインバータ33の出力I
NTRは、この図では接続されていないが、これは、A
/Dコンバータ4がサンプルした電圧をバイナリ−コー
ドに変換する作業の終了をCPU1等に知らせる信号で
ある。また、図中に破線4aで示す回路は、上記したク
ロツクディバイダ41によって分周されたクロックをA
/Dコンバータ4内における各回路素子(スタート・フ
リップフロップ23等)に適切な動作クロックパルスを
送り出すものであり、破線4bで示す回路は、サンプリ
ングする電圧の制限回路であり、A/Dコンバータ4が
変換できない入力絶対値を制御する回路である。
であり、書き込みフリップフロップ32はCPUIに割
り込みの信号の発生を行うものである。書き込みフリッ
プフロップ32に接続されたインバータ33の出力I
NTRは、この図では接続されていないが、これは、A
/Dコンバータ4がサンプルした電圧をバイナリ−コー
ドに変換する作業の終了をCPU1等に知らせる信号で
ある。また、図中に破線4aで示す回路は、上記したク
ロツクディバイダ41によって分周されたクロックをA
/Dコンバータ4内における各回路素子(スタート・フ
リップフロップ23等)に適切な動作クロックパルスを
送り出すものであり、破線4bで示す回路は、サンプリ
ングする電圧の制限回路であり、A/Dコンバータ4が
変換できない入力絶対値を制御する回路である。
また、ここで、PWM制御回路5の主な動作は、2つの
フリップフロップ34が、CPLIIからデータ・バス
40を介して転送されたパルス幅を決定するためのプリ
セット・データをラッチし、同時にそのデータは、2つ
のアップ/ダウンカウンタ35のプリセット端子(P、
・・・・・・・・・P4)に入力される。そして、その
プリセット値を境界としてアップ・ダウンを実行するこ
とで任意のパルス幅の方形波を得ることができる。
フリップフロップ34が、CPLIIからデータ・バス
40を介して転送されたパルス幅を決定するためのプリ
セット・データをラッチし、同時にそのデータは、2つ
のアップ/ダウンカウンタ35のプリセット端子(P、
・・・・・・・・・P4)に入力される。そして、その
プリセット値を境界としてアップ・ダウンを実行するこ
とで任意のパルス幅の方形波を得ることができる。
次に、第2図において、本例によるカメ′う・システム
における駆動電圧制御回路20の一連の主な動作につい
て以下に説明する。
における駆動電圧制御回路20の一連の主な動作につい
て以下に説明する。
(1) 定常状態の電源電圧値(El : VIE
F )の取り込み(システム起動時1回のみ): A/Dコンバータ4の入力端子(IN+:6ピン)に接
続されているVcC(電源電圧)をディジタル値に変換
し、データ・バス40を介してCPUIに取り込む、そ
の後、そのデータをRAM3に転送して保存する。
F )の取り込み(システム起動時1回のみ): A/Dコンバータ4の入力端子(IN+:6ピン)に接
続されているVcC(電源電圧)をディジタル値に変換
し、データ・バス40を介してCPUIに取り込む、そ
の後、そのデータをRAM3に転送して保存する。
(2)電源電圧V ccのモニター(Et ) :モ
ータ駆動中(つまり、PWM5を含めて、モータ駆動回
路30の動作中)にA/Dコンバータ4は、常時電源電
圧V ccをモニタし、次々と電源電圧V ccのディ
ジタル値E2をCPutに転送。
ータ駆動中(つまり、PWM5を含めて、モータ駆動回
路30の動作中)にA/Dコンバータ4は、常時電源電
圧V ccをモニタし、次々と電源電圧V ccのディ
ジタル値E2をCPutに転送。
(3)へE−E、−E、ニ
ジステム起動時に取り込んだ定常状態の電源電圧値E1
をRAM3よりCPUIに転送し、モニター電圧Exと
の差をCPUl0中でとり、その差電圧をΔEとする。
をRAM3よりCPUIに転送し、モニター電圧Exと
の差をCPUl0中でとり、その差電圧をΔEとする。
(4) ΔE>Kl :
ROM2に書き込まれている制御可能な最小電圧変動値
に、をCPU1に転送し、CPU1内部で(3)で得ら
れたΔEとの比較を行う。
に、をCPU1に転送し、CPU1内部で(3)で得ら
れたΔEとの比較を行う。
もし、ここで、ΔEかに、より小さければ(2)にもど
る。
る。
(5) S T E P←ΔE/に、:(4)のステ
ップでΔEかに1より大きい場合、ROM2に書き込ま
れているKg (最小増加パルス幅に相当する電圧値
)をCPU1に転送し、(4)で得られたΔEをに2で
除算して5TEP (パルス幅の増加回数)を計算する
。
ップでΔEかに1より大きい場合、ROM2に書き込ま
れているKg (最小増加パルス幅に相当する電圧値
)をCPU1に転送し、(4)で得られたΔEをに2で
除算して5TEP (パルス幅の増加回数)を計算する
。
(5) PW 4−PD+5TEP・PK :次にま
た、ROM2よりPD(基本パルス幅データ)及びPK
(1ステップ当たりのパルス幅変化量のデータ)を読み
込み、(5)で得られた5TEPにPkを乗じ、更にそ
の値とPDを加算して最終的なパルス幅データPwを得
る。
た、ROM2よりPD(基本パルス幅データ)及びPK
(1ステップ当たりのパルス幅変化量のデータ)を読み
込み、(5)で得られた5TEPにPkを乗じ、更にそ
の値とPDを加算して最終的なパルス幅データPwを得
る。
(7)出力バッファに出カニ
(6)で計算されたパルス幅データP。をCPU1から
PWM回路5(例えば各フリップフロップ34のデータ
入力端子)にデータ・バス40を介して転送する。そし
て、PWM回路5では、そのデータ(P、)をプリセッ
ト・データとしてアップカウントし、最適な幅のパルス
を出力バッファB1及びB2に出力する。
PWM回路5(例えば各フリップフロップ34のデータ
入力端子)にデータ・バス40を介して転送する。そし
て、PWM回路5では、そのデータ(P、)をプリセッ
ト・データとしてアップカウントし、最適な幅のパルス
を出力バッファB1及びB2に出力する。
ここで、上記したA/Dコンバータ4は、第4図に示す
カメラ・システムにおいて通常、上述したようにオート
フォーカス(AF)のための距離情報の変換等を行って
いる゛が、CPtJlのプログラムを適切に行うことに
よって、容易にA/Dコンバータ4に上記電源電圧V
ccのモニタを行わせることができる。従って、上述し
た一連の各動作を、本例におけるカメラ・システム等に
おいてモータMの駆動中にリアルタイムに実行すること
ができる。
カメラ・システムにおいて通常、上述したようにオート
フォーカス(AF)のための距離情報の変換等を行って
いる゛が、CPtJlのプログラムを適切に行うことに
よって、容易にA/Dコンバータ4に上記電源電圧V
ccのモニタを行わせることができる。従って、上述し
た一連の各動作を、本例におけるカメラ・システム等に
おいてモータMの駆動中にリアルタイムに実行すること
ができる。
以上に説明したように、本例による駆動電圧制御回路に
よれば、所定の駆動電圧(この例では例えばPWM制御
回路5からバッファB1及びB2を介して0UT1及び
0UT2として出力される出力パルス)となる電源電圧
■cC(この例では電池)を監視するA/Dコンバータ
4(監視手段)と、このA/Dコンバータ4のデータに
よって上記電源電圧V ccの変動分(この例では上記
したΔE)の補正データを決定するCPUI、ROM2
及びRAM3 (この例では、cpul、ROM2及び
RAM3により補正データを決定する補正データ決定手
段が構成されている。)と、この補正データ決定手段の
補正データに応じて上記駆動電圧のパルス幅を補正する
PWM制御回路5とを有しているので、上述した第7図
における0UTI及び0UT2の区間■及び[F]にお
ける各出力パルス(駆動電圧)の電圧値(パルスの振幅
)が、電源電圧V ccの変動によって、第3A図に仮
想線で示すように、ΔEだけ変動した場合、ボルテージ
レギュレータ等によってその電圧値ΔE自体を補正する
のではなく、第3B図に仮想線で示すように、パルス幅
PD (即ち、デユーティ・サイクル)をPwのよう
に補正骨を加えたパルス幅として出力することができる
。
よれば、所定の駆動電圧(この例では例えばPWM制御
回路5からバッファB1及びB2を介して0UT1及び
0UT2として出力される出力パルス)となる電源電圧
■cC(この例では電池)を監視するA/Dコンバータ
4(監視手段)と、このA/Dコンバータ4のデータに
よって上記電源電圧V ccの変動分(この例では上記
したΔE)の補正データを決定するCPUI、ROM2
及びRAM3 (この例では、cpul、ROM2及び
RAM3により補正データを決定する補正データ決定手
段が構成されている。)と、この補正データ決定手段の
補正データに応じて上記駆動電圧のパルス幅を補正する
PWM制御回路5とを有しているので、上述した第7図
における0UTI及び0UT2の区間■及び[F]にお
ける各出力パルス(駆動電圧)の電圧値(パルスの振幅
)が、電源電圧V ccの変動によって、第3A図に仮
想線で示すように、ΔEだけ変動した場合、ボルテージ
レギュレータ等によってその電圧値ΔE自体を補正する
のではなく、第3B図に仮想線で示すように、パルス幅
PD (即ち、デユーティ・サイクル)をPwのよう
に補正骨を加えたパルス幅として出力することができる
。
従って、積分した直流電圧値として電源電圧V ccの
変動前の駆動電圧の電圧値E+ と同じ値にすることが
できる(即ち、電源電圧V ccの変動による悪影響を
防止することができる)ので、上述した第6図において
モータMに流れる電流fA及びIBの値を変化させるこ
となく(即ち、電源電圧V ccの変動による悪影響を
防止して)、その回転数を制御することができる。
変動前の駆動電圧の電圧値E+ と同じ値にすることが
できる(即ち、電源電圧V ccの変動による悪影響を
防止することができる)ので、上述した第6図において
モータMに流れる電流fA及びIBの値を変化させるこ
となく(即ち、電源電圧V ccの変動による悪影響を
防止して)、その回転数を制御することができる。
また、上述したように、ボルテージレギュレータ等を用
いて出力バッファB1及び82等を定電圧化する必要が
ないので、必然的に生じるそれらの容量増加(例えばボ
ルテージレギュレータや出力バッファB1.82等を構
成するトランジスタ等のサイズの増大)に伴う消費電流
やチップサイズ等の増大を大幅に低減できる。また、こ
の例では、PWM制御1回路5によるパルス幅の制御に
よってモータ駆動制御回路30におけるモータMの回転
数制御を行っているために、上記した消費電流の低減に
とって非常に好都合となる。
いて出力バッファB1及び82等を定電圧化する必要が
ないので、必然的に生じるそれらの容量増加(例えばボ
ルテージレギュレータや出力バッファB1.82等を構
成するトランジスタ等のサイズの増大)に伴う消費電流
やチップサイズ等の増大を大幅に低減できる。また、こ
の例では、PWM制御1回路5によるパルス幅の制御に
よってモータ駆動制御回路30におけるモータMの回転
数制御を行っているために、上記した消費電流の低減に
とって非常に好都合となる。
また、ここで、本例によるカメラ・システムにおいてV
REF 6の出力で出力バッファまで安定化、更には、
外部モータ・ドライブ回路30の電源までも安定化する
と、Vmzy 6にかなり大きな能力が必要となり、チ
ップ(制御回路10)上でVREF 6の占める面積の
割合が大きくなる。また、放熱、消費電流等の問題も生
じ、低消費電力でロー・コストなシステムの構築が困難
となる。従って、本例によるカメラ・システムでは、上
述した第5図に示すように、どうしても必要なA/Dコ
ンバータ4の電源のみを安定化して他のCPUI等のモ
ジュールは基本的に直接電池に接続することによって全
モジュール、外部回路ともに電源の安定化を行った時と
同等の効果を得るようなシステムを構築することができ
る。
REF 6の出力で出力バッファまで安定化、更には、
外部モータ・ドライブ回路30の電源までも安定化する
と、Vmzy 6にかなり大きな能力が必要となり、チ
ップ(制御回路10)上でVREF 6の占める面積の
割合が大きくなる。また、放熱、消費電流等の問題も生
じ、低消費電力でロー・コストなシステムの構築が困難
となる。従って、本例によるカメラ・システムでは、上
述した第5図に示すように、どうしても必要なA/Dコ
ンバータ4の電源のみを安定化して他のCPUI等のモ
ジュールは基本的に直接電池に接続することによって全
モジュール、外部回路ともに電源の安定化を行った時と
同等の効果を得るようなシステムを構築することができ
る。
即ち、上述したようなカメラ・システムを構成できる理
由は、安定化電源回路等を追加する必要がなく、A/D
コンバータ4を電源電圧V ccの監視に用いることで
、カメラシステムで使用する既存のCPU1、A/Dコ
ンバータ4、基準電圧発生回路VREF6等を共通に使
用することができるからである。
由は、安定化電源回路等を追加する必要がなく、A/D
コンバータ4を電源電圧V ccの監視に用いることで
、カメラシステムで使用する既存のCPU1、A/Dコ
ンバータ4、基準電圧発生回路VREF6等を共通に使
用することができるからである。
以上、本発明を例示したが、上述した例は、本発明の技
術的思想に基づいて更に変形が可能である。
術的思想に基づいて更に変形が可能である。
例えば上述した例では電源電圧を監視する監視手段とし
てA/Dコンバータを用いたが、その他に、特別に精密
な制御を必要としないシステムでは、モータ駆動回路を
制御するトランジスタのON時間を5段階程度に設定し
、各段階に対応する電圧値を検出する単機能の電源監視
用IC[テキサス・インスツルメンツ社で市販されてい
るTL7700等電または個別半導体を使用した電源監
視回路等も用いることができる。また、上述の例ではカ
メラ・システムにおいて通常の機能を行っているA/D
コンバータを用いて上記電源電圧の監視機能を行わせた
が、その監視専用のA/Dコンバータ等を設けてももち
ろんよい。
てA/Dコンバータを用いたが、その他に、特別に精密
な制御を必要としないシステムでは、モータ駆動回路を
制御するトランジスタのON時間を5段階程度に設定し
、各段階に対応する電圧値を検出する単機能の電源監視
用IC[テキサス・インスツルメンツ社で市販されてい
るTL7700等電または個別半導体を使用した電源監
視回路等も用いることができる。また、上述の例ではカ
メラ・システムにおいて通常の機能を行っているA/D
コンバータを用いて上記電源電圧の監視機能を行わせた
が、その監視専用のA/Dコンバータ等を設けてももち
ろんよい。
また、上述した例では駆動電圧のパルス幅を補正する補
正手段としてPWM制御回路による制御方法を用いたが
、その他に、通常のいわゆるスイッチング制御等による
方法を用いることもでき、また、上記補正手段としてパ
ルス幅の補正以外にも適宜の補正を行う補正手段を設け
てもよい。
正手段としてPWM制御回路による制御方法を用いたが
、その他に、通常のいわゆるスイッチング制御等による
方法を用いることもでき、また、上記補正手段としてパ
ルス幅の補正以外にも適宜の補正を行う補正手段を設け
てもよい。
上述した各回路構成における各素子等は、上述したもの
に限られることなく、種々変更可能である。なお、本発
明は、上述したカメラ・システム以外にも例えばカメラ
一体型VTR、カセットテープレコーダ、FDD (フ
ロッピーディスクドライブ)、プリンタ又は工作機械等
のモータ制御等電源電圧の変動の大きなシステムに広く
適用できる。
に限られることなく、種々変更可能である。なお、本発
明は、上述したカメラ・システム以外にも例えばカメラ
一体型VTR、カセットテープレコーダ、FDD (フ
ロッピーディスクドライブ)、プリンタ又は工作機械等
のモータ制御等電源電圧の変動の大きなシステムに広く
適用できる。
へ0発明の作用効果
本発明は、上述したように、所定の駆動電圧となる電源
電圧を監視する監視手段(例えば上述した例ではA/D
コンバータ4)と、この監視手段のデータによって上記
電源電圧の変動分の補正データを決定する補正データ決
定子3段(例えば上述した例では、CPUI、ROM2
及びRAM3)と、この補正データ決定手段の補正デー
タに応じて上記駆動電圧の少なくともパルス幅を補正す
る補正手段(例えば上述した例ではPWMp制御回路5
)とを有しているので、例えばボルテージレギュレータ
(定電圧電源)等を用いて定電圧化等を行わなくとも、
上記補正手段により上記駆動電圧のパルス幅を補正する
ことによって上記電源電圧の変動による悪影響(上記駆
動電圧に与える悪影響)を防止できる。
電圧を監視する監視手段(例えば上述した例ではA/D
コンバータ4)と、この監視手段のデータによって上記
電源電圧の変動分の補正データを決定する補正データ決
定子3段(例えば上述した例では、CPUI、ROM2
及びRAM3)と、この補正データ決定手段の補正デー
タに応じて上記駆動電圧の少なくともパルス幅を補正す
る補正手段(例えば上述した例ではPWMp制御回路5
)とを有しているので、例えばボルテージレギュレータ
(定電圧電源)等を用いて定電圧化等を行わなくとも、
上記補正手段により上記駆動電圧のパルス幅を補正する
ことによって上記電源電圧の変動による悪影響(上記駆
動電圧に与える悪影響)を防止できる。
また、上記したように、ボルテージレギュレー夕等を用
いて定電圧化等を行う必要がないので、それに伴う消費
電流や素子面積等の増大を防止できる。
いて定電圧化等を行う必要がないので、それに伴う消費
電流や素子面積等の増大を防止できる。
従って、低消費電流で、しかも高集積化が可能な信顧性
の高い駆動電圧制御回路を提供できる。
の高い駆動電圧制御回路を提供できる。
第1図〜第7図はいずれも本発明の実施例を示すもので
あって、 第1図は本発明による駆動電圧制御回路の一例を示す等
価回路図、 第2図は第1図における主な動作を示すフローチャート
、 第3A図は電源電圧の変動による駆動電圧の変化を示す
概略図、 第3B図は第10図の例によって駆動電圧のパルス幅に
よる補正を説明するための概略図、第4図は第1図の例
による駆動電圧制御回路をカメラ・システムに適用した
例を示すブロック図、 第5図は第4図のカメラ・システムにおける電源電圧の
主な接続関係を示す概略ブロック図、第6図は第4図の
カメラ・システムにおける内部制御回路と外部モータ駆
動制御回路との接続関係を示す等価回路図、 第7図は第6図のタイミングチャート図である。 なお、図面に示す符号において、 1−− = CP U (Central Proce
ssing [In1t)2−− = ROM (Re
ad 0nly Memory)3°・・−−RA M
(Random Access Memory)4・
・・・・・・・・A/Dコンバータ5− = −P W
M (Pulse 14id th Modu Ia
t 1on) φ’Iff/’1g:JB6・・・・
・・・・・基準電圧発生回路9a・・・・・・・・・出
力バッファ部10・・・・・・・・・内部制御回路 20・・・・・・・・・駆動電圧制御回路30・・・・
・・・・・モータ駆動制御回路B1、B2、B3、B4
・・・・・・・・・バッファM・・・・・・・・・モー
タ E、・・・・・・・・・定常状態の電源電圧値E2・・
・・・・・・・電源電圧変動後の電源電圧値Δ巳・・・
・・・・・・電源電圧の変動値(E、 Ex)K1・
・・・・・・・・制御可能な最小電圧変動値5TEP・
・・・・・・・・パルス幅の増加回数に2・・・・・・
・・・最小増加パルス幅に相当する電圧P8・・・・・
・・・・出力パルス幅 P、・・・・・・・・・基本パルス幅 P2・・・・・・・・・l5TEP分のパルス幅V c
c・・・・・・・・・電源電圧 である。
あって、 第1図は本発明による駆動電圧制御回路の一例を示す等
価回路図、 第2図は第1図における主な動作を示すフローチャート
、 第3A図は電源電圧の変動による駆動電圧の変化を示す
概略図、 第3B図は第10図の例によって駆動電圧のパルス幅に
よる補正を説明するための概略図、第4図は第1図の例
による駆動電圧制御回路をカメラ・システムに適用した
例を示すブロック図、 第5図は第4図のカメラ・システムにおける電源電圧の
主な接続関係を示す概略ブロック図、第6図は第4図の
カメラ・システムにおける内部制御回路と外部モータ駆
動制御回路との接続関係を示す等価回路図、 第7図は第6図のタイミングチャート図である。 なお、図面に示す符号において、 1−− = CP U (Central Proce
ssing [In1t)2−− = ROM (Re
ad 0nly Memory)3°・・−−RA M
(Random Access Memory)4・
・・・・・・・・A/Dコンバータ5− = −P W
M (Pulse 14id th Modu Ia
t 1on) φ’Iff/’1g:JB6・・・・
・・・・・基準電圧発生回路9a・・・・・・・・・出
力バッファ部10・・・・・・・・・内部制御回路 20・・・・・・・・・駆動電圧制御回路30・・・・
・・・・・モータ駆動制御回路B1、B2、B3、B4
・・・・・・・・・バッファM・・・・・・・・・モー
タ E、・・・・・・・・・定常状態の電源電圧値E2・・
・・・・・・・電源電圧変動後の電源電圧値Δ巳・・・
・・・・・・電源電圧の変動値(E、 Ex)K1・
・・・・・・・・制御可能な最小電圧変動値5TEP・
・・・・・・・・パルス幅の増加回数に2・・・・・・
・・・最小増加パルス幅に相当する電圧P8・・・・・
・・・・出力パルス幅 P、・・・・・・・・・基本パルス幅 P2・・・・・・・・・l5TEP分のパルス幅V c
c・・・・・・・・・電源電圧 である。
Claims (1)
- 1.所定の駆動電圧となる電源電圧を監視する監視手段
と、この監視手段のデータによって前記電源電圧の変動
分の補正データを決定する補正データ決定手段と、この
補正データ決定手段の補正データに応じて前記駆動電圧
の少なくともパルス幅を補正する補正手段とを有する駆
動電圧制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1132063A JPH02311194A (ja) | 1989-05-24 | 1989-05-24 | 駆動電圧制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1132063A JPH02311194A (ja) | 1989-05-24 | 1989-05-24 | 駆動電圧制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02311194A true JPH02311194A (ja) | 1990-12-26 |
Family
ID=15072646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1132063A Pending JPH02311194A (ja) | 1989-05-24 | 1989-05-24 | 駆動電圧制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02311194A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001058157A (ja) * | 1999-06-17 | 2001-03-06 | Nec Shizuoka Ltd | 携帯端末の振動発生用モータの制御装置及びその制御方法 |
JP2007270648A (ja) * | 2006-03-30 | 2007-10-18 | Jtekt Corp | 燃料電池用圧縮機 |
US20120185639A1 (en) * | 2011-01-14 | 2012-07-19 | Mstar Semiconductor, Inc. | Electronic device, memory controlling method thereof and associated computer-readable storage medium |
-
1989
- 1989-05-24 JP JP1132063A patent/JPH02311194A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001058157A (ja) * | 1999-06-17 | 2001-03-06 | Nec Shizuoka Ltd | 携帯端末の振動発生用モータの制御装置及びその制御方法 |
JP2007270648A (ja) * | 2006-03-30 | 2007-10-18 | Jtekt Corp | 燃料電池用圧縮機 |
US20120185639A1 (en) * | 2011-01-14 | 2012-07-19 | Mstar Semiconductor, Inc. | Electronic device, memory controlling method thereof and associated computer-readable storage medium |
US8656089B2 (en) * | 2011-01-14 | 2014-02-18 | Mstar Semiconductor, Inc. | Electronic device, memory controlling method thereof and associated computer-readable storage medium |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11604485B2 (en) | Multiple power management integrated circuits and apparatus having dual pin interface | |
JP6916951B2 (ja) | 表示ドライバチップ及び液晶表示装置 | |
JP3602166B2 (ja) | センサ装置 | |
JP2001042952A (ja) | 放熱ファンの回転速度の制御方法及びその装置 | |
US20140086746A1 (en) | Control circuit for fan | |
JP2771394B2 (ja) | 並列運転電源制御方式 | |
JPH01288840A (ja) | カメラの電源供給システム | |
CN111025832B (zh) | 激光投影设备及其开机方法、关机方法 | |
JPH02311194A (ja) | 駆動電圧制御回路 | |
JP2009296852A (ja) | 電源装置 | |
US4572637A (en) | Film end detector for use in cameras | |
JP2011130548A (ja) | 加減速検出回路 | |
JPS5822592A (ja) | モ−タの速度制御方法およびその速度制御装置 | |
CN210839402U (zh) | 一种应用于云台的步进电机控制电路 | |
JPS59222889A (ja) | 液晶駆動回路 | |
CN216016753U (zh) | 一种电机驱动装置 | |
JP2567732Y2 (ja) | ステップモータの定電流駆動回路 | |
JP2814253B2 (ja) | 制御装置 | |
TWI424787B (zh) | 電壓轉換器、背光模組控制系統及其控制方法 | |
JP4545875B2 (ja) | 電源装置 | |
JP3381763B2 (ja) | 記録装置 | |
JP3420814B2 (ja) | カメラ | |
JP3266557B2 (ja) | ステッピングモータの微小角駆動装置 | |
JP2523845Y2 (ja) | カメラのストロボ充電装置 | |
JPH04186927A (ja) | Ad変換装置 |