JP6916951B2

JP6916951B2 - 表示ドライバチップ及び液晶表示装置

Info

Publication number: JP6916951B2
Application number: JP2020501563A
Authority: JP
Inventors: 先明張
Original assignee: 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司
Priority date: 2017-07-19
Filing date: 2017-12-04
Publication date: 2021-08-11
Anticipated expiration: 2037-12-04
Also published as: CN107301849A; US10816835B2; WO2019015213A1; JP2020526799A; EP3657487A4; KR20200028464A; KR102323304B1; CN107301849B; EP3657487A1; US20200183210A1

Description

本発明は、表示技術分野に関し、特に表示ドライバチップ及び液晶表示装置に関する。

液晶表示装置（ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ，ＬＣＤ）は、薄型、省電力、無輻射などの多くの利点を有するため、液晶テレビ、携帯電話、携帯情報端末（ＰＤＡ）、デジタルカメラ、コンピュータ画面又はノートパソコン画面などに幅広く適用されており、フラットパネルディスプレイ分野で主導的地位を占める。

現在市販されている液晶表示装置の大部分は、液晶表示パネル及びバックライトモジュール（ＢａｃｋｌｉｇｈｔＭｏｄｕｌｅ）を含むバックライト型液晶表示装置である。液晶表示パネルの動作原理は、薄膜トランジスタアレイ基板（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒＡｒｒａｙＳｕｂｓｔｒａｔｅ，ＴＦＴＡｒｒａｙＳｕｂｓｔｒａｔｅ）とカラーフィルタ基板（ＣｏｌｏｒＦｉｌｔｅｒ，ＣＦ）との間に液晶分子を注入するとともに、両基板に駆動電圧を印加して液晶分子の回転方向を制御することで、バックライトモジュールの光を屈折させて画面を生成することである。

従来の液晶表示装置は、液晶表示装置に様々な駆動信号を供給するための複数種の表示ドライバチップ（ＩＣ）を有しており、それぞれの表示ドライバチップは、動作時に入力電圧を入力する必要がある。表示ドライバチップに入力される入力電圧が、表示ドライバチップの予め設定された低電圧ロックアウト（ＵＶＬＯ）電圧よりも高くなると、表示ドライバチップは外部へ駆動信号の出力を開始する。ＴＦＴ−ＬＣＤの使用中に、高速スイッチングの機械的スイッチにより、ＴＦＴ−ＬＣＤが高速にオンオフされることがよくあり、パワーオフから次のパワーオンまでの時間が３００ｍｓ以下に達することがある。このような高速スイッチングにより、液晶表示装置における多くの表示ドライバチップをリセットすることができなくなり、液晶表示装置における大量の電荷を放電することができず、液晶表示装置における配線を初期の状態に戻すことができない。この場合、２回目のパワーオンをすると、液晶表示装置に大電流が発生し、表示ドライバチップの正常動作に影響を与え、ひどい場合には、表示ドライバチップ又は液晶表示装置に破損やダメージが生じる。

本発明の目的は、高速パワーオンオフ時に表示ドライバチップが起動する時間を遅らせて、表示ドライバチップの正常動作を保証することができる表示ドライバチップを提供することにある。

本発明の他の目的は、高速パワーオンオフ時に表示ドライバチップが起動する時間を遅らせて、表示ドライバチップ及び液晶表示装置の正常動作を保証することができる液晶表示装置を提供することにある。

上記の目的を達成するために、本発明は、チップ本体と、前記チップ本体と電気的に接続されるイネーブル信号生成モジュールと、を含む表示ドライバチップを提供している。

前記イネーブル信号生成モジュールは、第１分圧ユニットと、第２分圧ユニットと、第１コンパレータと、第１ダイオードと、容量と、第１抵抗と、第２コンパレータと、アンドゲートと、を含み、前記第１分圧ユニットの第１端が入力電圧に接続され、第２端が前記第２分圧ユニットの第１端に電気的に接続され、前記第２分圧ユニットの第２端が接地され、前記第１コンパレータの反転入力端が前記第１分圧ユニットの第２端に電気的に接続され、非反転入力端が基準電圧に接続され、出力端が第１ダイオードのアノードに電気的に接続され、給電端が前記チップ本体の電源出力端に電気的に接続され、接地端が接地され、前記第１ダイオードのカソードが前記容量の第１端に電気的に接続され、前記容量の第２端が接地され、前記第１抵抗の第１端及び第２端がそれぞれ、前記容量の第１端及び第２端に電気的に接続され、前記第２コンパレータの反転入力端が前記容量の第１端に電気的に接続され、非反転入力端が基準電圧に接続され、出力端が前記アンドゲートの第１入力端に電気的に接続され、前記アンドゲートの第２入力端が基準電圧に接続され、出力端が前記チップ本体の制御端に電気的に接続されてイネーブル信号を出力し、
前記チップ本体の入力端が入力電圧に接続され、前記チップ本体は、イネーブル信号がハイレベルであって、入力電圧の電圧値が予め設定された低電圧ロックアウト電圧よりも大きい場合に、前記第１コンパレータの給電端に電源電圧を供給して駆動信号を出力するために用いられ、イネーブル信号がローレベルであるか、又はイネーブル信号がハイレベルであって、入力電圧の電圧値が予め設定された低電圧ロックアウト電圧以下である場合に、前記第１コンパレータの給電端に電源電圧の供給を停止して駆動信号の出力を停止するために用いられる。

前記表示ドライバチップは、前記イネーブル信号生成モジュールと電気的に接続される基準電圧出力モジュールをさらに含み、
前記基準電圧出力モジュールは、第３分圧ユニット及びツェナーダイオードを含み、前記第３分圧ユニットの第１端が入力電圧に接続され、第２端がツェナーダイオードのカソードに電気的に接続され、前記ツェナーダイオードのアノードが接地され、
前記第３分圧ユニットの第２端は、前記第１コンパレータの非反転入力端、前記第２コンパレータの非反転入力端、及び前記アンドゲートの第２入力端とそれぞれ電気的に接続され、前記第１コンパレータの非反転入力端、前記第２コンパレータの非反転入力端、及び前記アンドゲートの第２入力端に基準電圧を出力するために用いられる。

前記ツェナーダイオードのツェナー電圧は、入力電圧が前記予め設定された低電圧ロックアウト電圧であるときに、前記第１分圧ユニットの第２端の電圧値である第１電圧値よりも大きい。

前記ツェナーダイオードのツェナー電圧は、入力電圧が前記チップ本体の定格動作電圧であるときに、前記第１分圧ユニットの第２端の電圧値である第２電圧値よりも小さい。

前記定格動作電圧が１２±１．２Ｖである。

前記電源電圧が３．３±０．１Ｖである。

前記第１分圧ユニット、前記第２分圧ユニット、及び前記第３分圧ユニットがそれぞれ、第２抵抗、第３抵抗、及び第４抵抗である。

本発明は、上記の表示ドライバチップを含む液晶表示装置をさらに提供している。

本発明は、チップ本体と、前記チップ本体に電気的に接続されるイネーブル信号生成モジュールとを含む表示ドライバチップをさらに提供しており、
前記イネーブル信号生成モジュールは、第１分圧ユニットと、第２分圧ユニットと、第１コンパレータと、第１ダイオードと、容量と、第１抵抗と、第２コンパレータと、アンドゲートと、を含み、前記第１分圧ユニットの第１端が入力電圧に接続され、第２端が第２分圧ユニットの第１端に電気的に接続され、第２分圧ユニットの第２端が接地され、前記第１コンパレータの反転入力端が前記第１分圧ユニットの第２端に電気的に接続され、非反転入力端が基準電圧に接続され、出力端が第１ダイオードのアノードに電気的に接続され、給電端がチップ本体の電源出力端に電気的に接続され、接地端が接地され、前記第１ダイオードのカソードが前記容量の第１端に電気的に接続され、前記容量の第２端が接地され、前記第１抵抗の第１端及び第２端がそれぞれ、前記容量の第１端及び第２端に電気的に接続され、前記第２コンパレータの反転入力端が前記容量の第１端に電気的に接続され、非反転入力端が基準電圧に接続され、出力端が前記アンドゲートの第１入力端に電気的に接続され、前記アンドゲートの第２入力端が基準電圧に接続され、出力端がチップ本体の制御端に電気的に接続されてイネーブル信号を出力し、
前記チップ本体の入力端が入力電圧に接続され、前記チップ本体は、イネーブル信号がハイレベルであって、入力電圧の電圧値が予め設定された低電圧ロックアウト電圧よりも大きい場合に、前記第１コンパレータの給電端に電源電圧を供給して駆動信号を出力するために用いられ、イネーブル信号がローレベルであるか、又はイネーブル信号がハイレベルであって、入力電圧の電圧値が予め設定された低電圧ロックアウト電圧以下である場合に、前記第１コンパレータの給電端に電源電圧の供給を停止して駆動信号の出力を停止するために用いられ、
前記イネーブル信号生成モジュールと電気的に接続される基準電圧出力モジュールをさらに含み、
前記基準電圧出力モジュールは、第３分圧ユニット及びツェナーダイオードを含み、前記第３分圧ユニットの第１端が入力電圧に接続され、第２端がツェナーダイオードのカソードに電気的に接続され、前記ツェナーダイオードのアノードが接地され、
前記第３分圧ユニットの第２端は、前記第１コンパレータの非反転入力端、前記第２コンパレータの非反転入力端、及び前記アンドゲートの第２入力端とそれぞれ電気的に接続され、前記第１コンパレータの非反転入力端、前記第２コンパレータの非反転入力端、及び前記アンドゲートの第２入力端に基準電圧を出力するために用いられ、
前記ツェナーダイオードのツェナー電圧は、入力電圧が前記予め設定された低電圧ロックアウト電圧であるときに、前記第１分圧ユニットの第２端の電圧値である第１電圧値よりも大きく、
前記ツェナーダイオードのツェナー電圧は、入力電圧が前記チップ本体の定格動作電圧であるときに、前記第１分圧ユニットの第２端の電圧値である第２電圧値よりも小さく、
前記第１分圧ユニット、第２分圧ユニット、及び第３分圧ユニットがそれぞれ、第２抵抗、第３抵抗、及び第４抵抗である。

本発明の有益な効果は以下の通りである。本発明に係る表示ドライバチップは、チップ本体と、イネーブル信号生成モジュールとを含み、高速パワーオンオフ時に、入力電圧がチップ本体の定格動作電圧から徐々に低下し、第１分圧ユニットの第２端の電圧が基準電圧よりも小さくなると、第１コンパレータがハイレベルを出力して容量に充電し、容量の第１端の電圧が基準電圧よりも大きくなるまで第２コンパレータがローレベルを出力し、アンドゲートから出力されるイネーブル信号がローレベルとなり、チップ本体を駆動信号の出力を停止して第１コンパレータに電源電圧の供給を停止するように制御し、この場合に、容量と第１抵抗とで放電回路を構成し、一定時間経過後に容量の第１端の電圧が基準電圧よりも低くなり、アンドゲートがハイレベルのイネーブル信号をチップ本体に出力することで、高速パワーオンオフ時に表示ドライバチップが起動する時間を遅らせて、表示ドライバチップの正常動作を保証することができる。本発明に係る液晶表示装置は、上記の表示ドライバチップを含み、高速パワーオンオフ時に表示ドライバチップが起動する時間を遅らせて、表示ドライバチップ及び液晶表示装置の正常動作を保証することができる。

本発明の特徴及び技術的内容をより一層明らかにするために、以下の本発明に関する詳細な説明及び添付図面を参照するが、添付図面は、参照及び説明のためのものに過ぎず、本発明を限定するものではない。

図１は、本発明に係る表示ドライバチップの回路図である。

以下、本発明に用いられた技術的手段及びその効果をより明らかにするために、本発明の好ましい実施例及びその添付図面を参照して詳細に説明する。

図１を参照すると、本発明に係る表示ドライバチップは、チップ本体１００と、チップ本体１００に電気的に接続されるイネーブル信号生成モジュール２００と、イネーブル信号生成モジュール２００に電気的に接続される基準電圧出力モジュール３００とを含む。

前記イネーブル信号生成モジュール２００は、第１分圧ユニット２１０と、第２分圧ユニット２２０と、第１コンパレータ２３０と、第１ダイオードＤ１と、容量Ｃ１と、第１抵抗Ｒ１と、第２コンパレータ２４０と、アンドゲート２５０と、を含む。前記第１分圧ユニット２１０の第１端は入力電圧Ｖｉｎに接続され、第２端は第２分圧ユニット２２０の第１端に電気的に接続され、第２分圧ユニット２２０の第２端は接地されている。

前記第１コンパレータ２３０の反転入力端は第１分圧ユニット２１０の第２端に電気的に接続され、非反転入力端は基準電圧Ｖｒｅｆに接続され、出力端は第１ダイオードＤ１のアノードに電気的に接続され、給電端はチップ本体１００の電源出力端に電気的に接続され、接地端は接地されている。前記第１ダイオードＤ１のカソードは容量Ｃ１の第１端に電気的に接続され、前記容量Ｃ１の第２端は接地されている。

前記第１抵抗Ｒ１の第１端及び第２端はそれぞれ、容量Ｃ１の第１端及び第２端に電気的に接続されている。前記第２コンパレータ２４０の反転入力端は前記容量Ｃ１の第１端に電気的に接続され、非反転入力端は基準電圧Ｖｒｅｆに接続され、出力端はアンドゲート２５０の第１入力端に電気的に接続されている。前記アンドゲート２５０の第２入力端は基準電圧Ｖｒｅｆに接続され、出力端はチップ本体１００の制御端に電気的に接続されてイネーブル信号ＥＭを出力する。

前記基準電圧出力モジュール３００は、第３分圧ユニット３１０及びツェナーダイオードＤ２を含む。前記第３分圧ユニット３１０の第１端は入力電圧Ｖｉｎに接続され、第２端はツェナーダイオードＤ２のカソードに電気的に接続されている。前記ツェナーダイオードＤ２のアノードは接地されている。

前記第３分圧ユニット３１０の第２端は、前記第１コンパレータ２３０の非反転入力端、前記第２コンパレータ２４０の非反転入力端、及びアンドゲート２５０の第２入力端とそれぞれ電気的に接続され、前記第１コンパレータ２３０の非反転入力端、前記第２コンパレータ２４０の非反転入力端、及びアンドゲート２５０の第２入力端に基準電圧Ｖｒｅｆを出力するために用いられる。

前記チップ本体１００の入力端は入力電圧Ｖｉｎに接続されている。前記チップ本体１００は、イネーブル信号ＥＭがハイレベルであって、入力電圧Ｖｉｎの電圧値が予め設定された低電圧ロックアウト電圧よりも大きい場合に、第１コンパレータ２３０の給電端に電源電圧ＶＤＤを供給して駆動信号を出力するために用いられ、イネーブル信号ＥＭがローレベルであるか、又はイネーブル信号ＥＭがハイレベルであって、入力電圧Ｖｉｎの電圧値が予め設定された低電圧ロックアウト電圧以下である場合に、第１コンパレータ２３０の給電端に電源電圧ＶＤＤの供給を停止して駆動信号の出力を停止するために用いられる。

具体的には、前記ツェナーダイオードＤ２のツェナー電圧は、入力電圧Ｖｉｎが前記予め設定された低電圧ロックアウト電圧であるときに、前記第１分圧ユニット２１０の第２端の電圧値である第１電圧値よりも大きい。前記ツェナーダイオードＤ２のツェナー電圧は、入力電圧Ｖｉｎがチップ本体１００の定格動作電圧であるときに、前記第１分圧ユニット２１０の第２端の電圧値である第２電圧値よりも小さい。前記定格動作電圧とは、チップ本体１００が予め設定された正常の動作状態にある場合に、チップ本体１００の入力端に入力される入力電圧Ｖｉｎである。

好ましくは、前記定格動作電圧が１２±１．２Ｖである。

好ましくは、前記電源電圧ＶＤＤが３．３±０．１Ｖである。

好ましくは、前記第１分圧ユニット２１０、第２分圧ユニット２２０、及び第３分圧ユニット３１０がそれぞれ、第２抵抗Ｒ２、第３抵抗Ｒ３、及び第４抵抗Ｒ４である。

なお、本発明の表示ドライバチップの動作原理は以下の通りである。
正常動作時には、チップ本体１００及び第１分圧ユニット２１０の第１端に入力される入力電圧Ｖｉｎは、チップ本体１００の定格動作電圧である。この場合、第１分圧ユニット２１０の第２端の電圧は、ツェナーダイオードＤ２のツェナー電圧、即ち、この時に第１コンパレータ２３０の非反転入力端に入力される基準電圧Ｖｒｅｆよりも大きい。

第１コンパレータ２３０の出力端は、ローレベルを第２コンパレータ２４０の反転入力端に出力し、第２コンパレータ２４０の出力端はハイレベルをアンドゲート２５０の第１入力端に出力する。アンドゲート２５０は、ハイレベルのイネーブル信号ＥＭを出力し、チップ本体１００の正常動作を保証する。

高速パワーオンオフ時には、チップ本体１００及び第１分圧ユニット２１０の第１端に入力される入力電圧Ｖｉｎはチップ本体１００の定格動作電圧から徐々に低下する。入力電圧Ｖｉｎが低下して、第１分圧ユニット２１０の第２端の電圧がツェナーダイオードＤ２のツェナー電圧、即ちこの時に第１コンパレータ２３０の非反転入力端に入力される基準電圧Ｖｒｅｆよりも低くなると、第１コンパレータ２３０の出力端は、容量Ｃ１の第１端の電圧がツェナーダイオードＤ２のツェナー電圧、即ちこの時に第２コンパレータ２４０の非反転入力端に入力される基準電圧Ｖｒｅｆよりも大きくなるまで、ハイレベルを出力して容量Ｃ１に充電する。

第２コンパレータ２４０の出力端は、アンドゲート２５０の第１入力端にローレベルを出力し、アンドゲート２５０はローレベルのイネーブル信号ＥＭをチップ本体１００に出力し、チップ本体１００は外部への駆動信号の出力を停止する。第１コンパレータ２３０の給電端への電源電圧ＶＤＤの供給を停止すると、第１コンパレータ２３０は動作せず、容量Ｃ１と第１抵抗Ｒ１とで容量抵抗回路を構成し、容量Ｃ１の第１端は放電される。容量抵抗回路放電式によれば、第１抵抗Ｒ１の抵抗値及び容量Ｃ１の容量値を調整することにより、容量Ｃ１の第１端の電圧が基準電圧Ｖｒｅｆよりも小さくなるまで低下する時間を制御することができる。

一定時間経過後（例えば３ｓ）には、容量Ｃ１の第１端の電圧は基準電圧Ｖｒｅｆよりも小さくなり、この時に第２コンパレータ２４０の出力端の電圧はローレベルからハイレベルに変化する。アンドゲート２５０から出力されるイネーブル信号ＥＭをローレベルからハイレベルに切り替えられ、チップ本体１００に出力される。入力電圧Ｖｉｎが再び低電圧ロックアウト電圧よりも大きくなるまで変化すると、チップ本体１００は駆動信号の出力を開始する。

従来技術と比較して、チップ本体１００が起動する時間を、容量Ｃ１の第１端の電圧が基準電圧Ｖｒｅｆよりも大きくなってから基準電圧Ｖｒｅｆよりも小さくなるまで放電する時間だけ遅らせることができ、高速パワーオンオフ時に表示ドライバチップをリセットできるために充分な時間を有し、表示ドライバチップの正常動作を保証することができる。

また、正常なパワーオン時には、初期段階で入力電圧Ｖｉｎの電圧値が低いが、この時にチップ本体１００が第１コンパレータ２３０の給電端に電源電圧ＶＤＤを供給しないので、つまり第１コンパレータ２３０の出力端が容量Ｃ１に充電しないので、正常のパワーオン時に表示ドライバチップの起動が遅延することがない。正常のパワーオフ時には、入力電圧Ｖｉｎが最終的に０まで低下し、容量Ｃ１の第１端の電圧が徐々に０まで低下し、入力電圧Ｖｉｎが０である場合に基準電圧Ｖｒｅｆが存在しない。第２コンパレータ２４０及びアンドゲート２５０のいずれも電圧が存在せず、表示ドライバチップの異常を招くことはない。

同じ発明構想に基づいて、本発明は、上記の表示ドライバチップを含み、高速パワーオンオフ時に表示ドライバチップが起動する時間を遅らせて、表示ドライバチップ及び液晶表示装置の正常動作を保証することができる液晶表示装置をさらに提供している。ここでは、表示ドライバチップの構成についての重複説明は省略する。

要約すると、本発明に係る表示ドライバチップは、チップ本体とイネーブル信号生成モジュールとを含む。高速パワーオンオフ時に、入力電圧がチップ本体の定格動作電圧から徐々に低下し、第１分圧ユニットの第２端の電圧が基準電圧よりも小さくなると、第１コンパレータがハイレベルを出力して容量に充電する。容量の第１端の電圧が基準電圧よりも高くなるまで第２コンパレータがローレベルを出力し、アンドゲートから出力されるイネーブル信号がローレベルとなり、チップ本体を駆動信号の出力を停止して第１コンパレータに電源電圧の供給を停止するように制御する。

この場合に、容量と第１抵抗とで放電回路を構成し、一定時間経過後に容量の第１端の電圧が基準電圧よりも低くなり、アンドゲートがハイレベルのイネーブル信号をチップ本体に出力することで、高速パワーオンオフ時に表示ドライバチップが起動する時間を遅らせて、表示ドライバチップの正常動作を保証することができる。本発明に係る液晶表示装置は、上記の表示ドライバチップを含み、高速パワーオンオフ時に表示ドライバチップが起動する時間を遅らせて、表示ドライバチップ及び液晶表示装置の正常動作を保証することができる。

上記の内容は、当業者にとっては、本発明の技術的手段及び技術的思想に基づいて他の様々な変更及び変形を行うことができるが、これらの変更及び変形も全て本発明に添付される特許請求の保護範囲に属するものと理解されるべきである。

Claims

チップ本体と、前記チップ本体に電気的に接続されるイネーブル信号生成モジュールとを含む表示ドライバチップであって、
前記イネーブル信号生成モジュールは、第１分圧ユニットと、第２分圧ユニットと、第１コンパレータと、第１ダイオードと、容量と、第１抵抗と、第２コンパレータと、アンドゲートと、を含み、
前記チップ本体の入力端に、正常動作時に前記チップ本体の定格動作電圧であり、高速パワーオンオフ時には前記定格動作電圧から徐々に低下する電圧が、入力電圧として入力され、
前記第１分圧ユニットの第１端に前記入力電圧が入力され、前記第１分圧ユニットの第２端が前記第２分圧ユニットの第１端に電気的に接続され、
前記第２分圧ユニットの第２端が接地され、
前記第１コンパレータの反転入力端が前記第１分圧ユニットの第２端に電気的に接続され、前記第１コンパレータの非反転入力端に基準電圧が入力され、前記第１コンパレータの出力端が第１ダイオードのアノードに電気的に接続され、前記第１コンパレータの給電端が前記チップ本体の電源出力端に電気的に接続され、前記第１コンパレータの接地端が接地され、
前記第１ダイオードのカソードが前記容量の第１端に電気的に接続され、
前記容量の第２端が接地され、
前記第１抵抗の第１端及び第２端がそれぞれ、前記容量の第１端及び第２端に電気的に接続され、
前記第２コンパレータの反転入力端が前記容量の第１端に電気的に接続され、前記第２コンパレータの非反転入力端に前記基準電圧が入力され、前記第２コンパレータの出力端が前記アンドゲートの第１入力端に電気的に接続され、
前記アンドゲートの第２入力端に前記基準電圧が入力され、前記アンドゲートの出力端が前記チップ本体の制御端に電気的に接続されて、前記アンドゲートの前記出力端からイネーブル信号を出力し、
前記チップ本体は、前記イネーブル信号がハイレベルであって、前記入力電圧の電圧値が予め設定された低電圧ロックアウト電圧よりも大きい場合に、前記第１コンパレータの給電端に電源電圧を供給して液晶表示装置の駆動信号を出力するために用いられ、前記イネーブル信号がローレベルであるか、又は前記イネーブル信号がハイレベルであって、前記入力電圧の電圧値が前記予め設定された低電圧ロックアウト電圧以下である場合に、前記第１コンパレータの給電端への前記電源電圧の供給を停止して前記駆動信号の出力を停止するために用いられ、
前記イネーブル信号生成モジュールと電気的に接続される基準電圧出力モジュールをさらに含み、
前記基準電圧出力モジュールは、第３分圧ユニット及びツェナーダイオードを含み、前記第３分圧ユニットの第１端に前記入力電圧が入力され、前記第３分圧ユニットの第２端がツェナーダイオードのカソードに電気的に接続され、前記ツェナーダイオードのアノードが接地され、
前記第３分圧ユニットの第２端は、前記第１コンパレータの非反転入力端、前記第２コンパレータの非反転入力端、及び前記アンドゲートの第２入力端とそれぞれ電気的に接続され、前記第１コンパレータの非反転入力端、前記第２コンパレータの非反転入力端、及び前記アンドゲートの第２入力端に前記基準電圧を出力するために用いられ、
前記ツェナーダイオードのツェナー電圧は、前記入力電圧が前記予め設定された低電圧ロックアウト電圧であるときに、前記第１分圧ユニットの第２端の電圧値である第１電圧値よりも大きく、
前記ツェナーダイオードのツェナー電圧は、前記入力電圧が前記チップ本体の前記定格動作電圧であるときに、前記第１分圧ユニットの第２端の電圧値である第２電圧値よりも小さい、
表示ドライバチップ。
前記定格動作電圧が１２±１．２Ｖである、請求項１に記載の表示ドライバチップ。
前記電源電圧が３．３±０．１Ｖである、請求項１に記載の表示ドライバチップ。
前記第１分圧ユニット、前記第２分圧ユニット、及び前記第３分圧ユニットがそれぞれ、第２抵抗、第３抵抗、及び第４抵抗である、
請求項１に記載の表示ドライバチップ。
請求項１に記載の表示ドライバチップを含む、液晶表示装置。
チップ本体と、前記チップ本体に電気的に接続されるイネーブル信号生成モジュールとを含む表示ドライバチップであって、
前記チップ本体の入力端に、正常動作時に前記チップ本体の定格動作電圧であり、高速パワーオンオフ時には前記定格動作電圧から徐々に低下する電圧が、入力電圧として入力され、
前記イネーブル信号生成モジュールは、第１分圧ユニットと、第２分圧ユニットと、第１コンパレータと、第１ダイオードと、容量と、第１抵抗と、第２コンパレータと、アンドゲートと、を含み、
前記第１分圧ユニットの第１端に前記入力電圧が入力され、前記第１分圧ユニットの第２端が前記第２分圧ユニットの第１端に電気的に接続され、
前記第２分圧ユニットの第２端が接地され、
前記第１コンパレータの反転入力端が前記第１分圧ユニットの第２端に電気的に接続され、前記第１コンパレータの非反転入力端に基準電圧が入力され、前記第１コンパレータの出力端が第１ダイオードのアノードに電気的に接続され、前記第１コンパレータの給電端が前記チップ本体の電源出力端に電気的に接続され、前記第１コンパレータの接地端が接地され、
前記第１ダイオードのカソードが前記容量の第１端に電気的に接続され、
前記容量の第２端が接地され、
前記第１抵抗の第１端及び第２端がそれぞれ、前記容量の第１端及び第２端に電気的に接続され、
前記第２コンパレータの反転入力端が前記容量の第１端に電気的に接続され、前記第２コンパレータの非反転入力端に前記基準電圧が入力され、前記第２コンパレータの出力端が前記アンドゲートの第１入力端に電気的に接続され、
前記アンドゲートの第２入力端が前記基準電圧に接続され、前記アンドゲートの出力端が前記チップ本体の制御端に電気的に接続されて、前記アンドゲートの前記出力端からイネーブル信号を出力し、
前記チップ本体は、前記イネーブル信号がハイレベルであって、前記入力電圧の電圧値が予め設定された低電圧ロックアウト電圧よりも大きい場合に、前記第１コンパレータの給電端に電源電圧を供給して液晶表示装置の駆動信号を出力するために用いられ、前記イネーブル信号がローレベルであるか、又は前記イネーブル信号がハイレベルであって、前記入力電圧の電圧値が前記予め設定された低電圧ロックアウト電圧以下である場合に、前記第１コンパレータの給電端への前記電源電圧の供給を停止して前記駆動信号の出力を停止するために用いられ、
前記イネーブル信号生成モジュールと電気的に接続される基準電圧出力モジュールをさらに含み、
前記基準電圧出力モジュールは、第３分圧ユニット及びツェナーダイオードを含み、前記第３分圧ユニットの第１端に前記入力電圧が入力され、前記第３分圧ユニットの第２端がツェナーダイオードのカソードに電気的に接続され、前記ツェナーダイオードのアノードが接地され、
前記第３分圧ユニットの第２端は、前記第１コンパレータの非反転入力端、前記第２コンパレータの非反転入力端、及び前記アンドゲートの第２入力端とそれぞれ電気的に接続され、前記第１コンパレータの非反転入力端、前記第２コンパレータの非反転入力端、及び前記アンドゲートの第２入力端に前記基準電圧を出力するために用いられ、
前記ツェナーダイオードのツェナー電圧は、前記入力電圧が前記予め設定された低電圧ロックアウト電圧であるときに、前記第１分圧ユニットの第２端の電圧値である第１電圧値よりも大きく、
前記ツェナーダイオードのツェナー電圧は、前記入力電圧が前記チップ本体の前記定格動作電圧であるときに、前記第１分圧ユニットの第２端の電圧値である第２電圧値よりも小さく、
前記第１分圧ユニット、前記第２分圧ユニット、及び前記第３分圧ユニットがそれぞれ、第２抵抗、第３抵抗、及び第４抵抗である、
表示ドライバチップ。
前記定格動作電圧が１２±１．２Ｖである、請求項６に記載の表示ドライバチップ。
前記電源電圧が３．３±０．１Ｖである、請求項６に記載の表示ドライバチップ。