JP6852251B2

JP6852251B2 - Ｇｏａ回路の過電流保護システム及びその方法

Info

Publication number: JP6852251B2
Application number: JP2019556798A
Authority: JP
Inventors: 文芳李; 先明張
Original assignee: TCL China Star Optoelectronics Technology Co Ltd
Current assignee: TCL China Star Optoelectronics Technology Co Ltd
Priority date: 2017-05-17
Filing date: 2017-07-13
Publication date: 2021-03-31
Anticipated expiration: 2037-07-13
Also published as: CN106991988A; KR20200006592A; EP3627487A4; KR102318058B1; US20190108807A1; JP2020517991A; EP3627487B1; EP3627487A1; US10332469B2; CN106991988B; WO2018209783A1

Description

本発明は、ディスプレイ技術の分野に関するものであり、特にＧＯＡ回路の過電流保護システム及びその方法に関する。

液晶ディスプレイ（ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ，ＬＣＤ）は、本体薄型、省電力、輻射がない等多くの利点を有しているため、液晶テレビ、携帯電話、携帯情報端末（ＰＤＡ）、デジタルカメラ、コンピューターのスクリーン又はノートパソコンのスクリーン等に広く用いられ、平面パネル型ディスプレイの分野では優位性を示している。

アクティブマトリックス液晶ディスプレイ（ＡｃｔｉｖｅＭａｔｒｉｘＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ，ＡＭＬＣＤ）は現在最も一般的に使用されている液晶ディスプレイであり、複数のピクセルを有し、各ピクセルはそれぞれ一つの薄膜トランジスタ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ，ＴＦＴ）によって制御されており、当該ＴＦＴのゲート電極は水平方向に延伸する走査線に接続されており、ドレイン電極は垂直方向に延伸するデータ線に接続されており、ソース電極は対応するピクセル電極に接続されている。水平方向における特定の走査線に十分な正電圧を印加することで、当該走査線に接続された全てのＴＦＴはオンとなり、データ線にロードされたデータ信号電圧をピクセル電極に書き込み、異なる液晶の透過度を制御することにより、色彩を制御する効果が得られる。

アクティブマトリックス液晶ディスプレイにおける水平走査線の駆動（即ち、ゲート電極駆動）は当初、外付けの集積回路（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ，ＩＣ）によって遂行され、外付けのＩＣは各レベルの水平走査線の段階的な充電及び放電を制御することができる。ＧＯＡ技術（ＧａｔｅＤｒｉｖｅｒｏｎＡｒｒａｙ）、即ち、アレイ基板行駆動技術は、液晶ディスプレイパネルのアレイ工程を利用して、水平走査線の駆動回路をディスプレイ区域周辺の基板上に製造することができ、外付けＩＣに代わって水平走査線の駆動を遂行させることができる。ＧＯＡ技術は、外付けＩＣを溶接（Ｂｏｎｄｉｎｇ）する工程を削減し、生産能力を高め、且つ生産コストを減少させることができる場合があり、加えて、液晶ディスプレイパネルをさらに狭額ベゼルのディスプレイ製品の生産に適したものとすることができる。

ＧＯＡ回路の内部におけるクロック信号（ＣＫ）等の高低電圧変換信号の配線は比較的多く、配列が密集しており、さらに、封止剤中の異物又は不純物粒子（Ｐａｒｔｉｃｌｅ）の影響により、ＧＯＡ回路の内部で短絡が起こるリスクが非常に高い。さらに、短絡が起きた際、隣接する配線間の電圧差と電流は非常に大きくなり、短絡点の電力も非常に大きくなるため、パネルの温度上昇を引き起こし、深刻な場合は画面焼けの現象が発生することもあり得る。このため、ＧＯＡ電流に対して過電流保護（ＯｖｅｒＣｕｒｒｅｎｔＰｒｏｔｅｃｔｉｏｎ）を実行する必要がある。

本発明の目的は、ＧＯＡ回路の過電流保護システムを提供することであり、当該システムはＧＯＡ回路に対し過電流保護を行なうことで、ＧＯＡ回路の短絡により引き起こされる画面焼けの現象を回避することができる。

本発明の目的は、さらにＧＯＡ回路の過電流保護方法を提供することであり、当該方法はＧＯＡ回路に対し過電流保護を行なうことで、ＧＯＡ回路の短絡により引き起こされる画面焼けの現象を回避することができる。

上記の目的を達成するために、本発明はＧＯＡ回路の過電流保護システムを提供し、当該ＧＯＡ回路の過電流保護システムは、
電源管理チップと、前記電源管理チップに電気的に接続されているレベルシフトチップとを含み、前記レベルシフトチップはＧＯＡ回路に電気的に接続されており；
前記レベルシフトチップ内には過電流保護モジュールが設けられており；前記過電流保護モジュールは、電流比較器と、ＡＮＤゲート回路と、立ち上がりエッジパルス遅延回路と、電源と、電圧比較器と、第１スイッチと、第２スイッチと、キャパシタとを含んでおり；前記電流比較器の正の入力端子は前記ＧＯＡ回路内のクロック信号の配線上の電流を取得し、前記電流比較器の負の入力端子は基準電流を取得し；前記ＡＮＤゲート回路の第１入力端子は前記電流比較器の出力端子に電気的に接続されており、第２入力端子は前記立ち上がりエッジパルス遅延回路の出力端子に電気的に接続されており；前記立ち上がりエッジパルス遅延回路の入力端子はクロック信号制御信号を受信し；前記キャパシタの一方の端子は第１ノードに電気的に接続されており、他方の端子は接地されており；前記第１スイッチの一方の端子は前記電源に電気的に接続されており、他方の端子は前記第１ノードに電気的に接続されており、制御端子は前記ＡＮＤゲート回路の出力端子に電気的に接続されており；前記第２スイッチの一方の端子は前記第１ノードに電気的に接続されており、他方の端子は接地されており、制御端子は前記ＧＯＡ回路の開始信号を受信し；前記電圧比較器の負の入力端子は前記第１ノードに電気的に接続されており、正の入力端子は基準電圧を取得し、出力端子は前記電源管理チップに電気的に接続されており；
前記ＧＯＡ回路内のクロック信号の配線上の電流が前記基準電流よりも大きいとき、前記電流比較器から前記ＡＮＤゲート回路の第１入力端子に高電位が出力され、前記ＧＯＡ回路内のクロック信号の配線上の電流が前記基準電流よりも小さいとき、前記電流比較器から前記ＡＮＤゲート回路の第１入力端子に低電位が出力され、
前記ＡＮＤゲート回路の出力端子が高電位にあるとき、前記第１スイッチは閉じ、前記ＡＮＤゲート回路の出力端子が低電位にあるとき、前記第１スイッチは開放され、
前記ＧＯＡ回路の開始信号が高電位にあるとき、前記第２スイッチは閉じ、前記ＧＯＡ回路の開始信号が低電位にあるとき、前記第２スイッチは開放され、
前記クロック信号制御信号の電位の高低は前記ＧＯＡ回路内のクロック信号の電位の高低に対応しており；前記電源管理チップは前記レベルシフトチップを介して前記ＧＯＡ回路に電力を供給するのに用いられ、前記第１ノードの電圧が前記基準電圧よりも高いとき、前記電圧比較器は過電流保護制御信号を前記電源管理チップに出力し、前記電源管理チップから前記ＧＯＡ回路への電力供給を停止するように制御することで、前記ＧＯＡ回路の過電流保護を実行する。

前記レベルシフトチップ内にはさらに、前記過電流保護モジュールと電気的に接続されたクロック信号制御信号生成モジュールが設けられており、前記クロック信号制御信号生成モジュールは、前記ＧＯＡ回路及び前記過電流保護モジュールに前記クロック信号制御信号を供給するのに用いられる。

前記ＧＯＡ回路の開始信号のパルス周期は、前記ＧＯＡ回路の１フレームの走査期間に等しい。

本発明はさらにＧＯＡ回路の過電流保護方法を提供し、当該方法は上記のＧＯＡ回路の過電流保護システムに用いられるものである。前記ＧＯＡ回路の過電流保護方法は、
前記ＧＯＡ回路が１フレームの走査を開始する際、前記第２スイッチは、前記ＧＯＡ回路の開始信号ＳＴＶの制御下で先に閉じ、次いで開放されることで、前記第１ノードの電位をリセットするステップ１と；
前記ＧＯＡ回路の前記１フレームの走査期間内において、前記電流比較器は常に前記ＧＯＡ回路中のクロック信号の配線上の電流と前記基準電流との大小を比較し、且つ、その比較結果に基づいて、前記ＡＮＤゲート回路の第１入力端子に相応の電位を有する第１制御信号を生成し；前記立ち上がりエッジパルス遅延回路は、所定の遅延時間後に前記クロック信号制御信号を前記ＡＮＤゲート回路の第２入力端子に出力し；
ここで、前記ＧＯＡ回路内のクロック信号の配線上の電流が前記基準電流よりも大きいとき、前記第１制御信号は高電位になり；前記ＧＯＡ回路内のクロック信号の配線上の電流が前記基準電流よりも小さいとき、前記第１制御信号は低電位にあるステップ２と；
前記ＧＯＡ回路の前記１フレームの走査期間内において、前記第１制御信号及び前記クロック信号制御信号がいずれも高電位にあるとき、前記ＡＮＤゲート回路は、前記第１スイッチを閉じ、前記電源が前記第１ノードの電圧を上げるために前記キャパシタを充電するように制御し、前記第１制御信号又は前記クロック信号制御信号が低電位にあるとき、前記ＡＮＤゲート回路は、前記第１スイッチを開放し、前記第１ノードの電圧を維持し不変のものとするために、前記電源から前記キャパシタへの充電を停止するように制御するステップ３と；
前記ＧＯＡ回路の前記１フレームの走査期間内において、前記電圧比較器は前記第１ノードの電圧と前記基準電圧とを比較し、且つ、前記第１ノードの電圧が前記基準電圧よりも高いとき、前記電源管理チップに前記過電流保護制御信号を出力し、前記電源管理チップから前記ＧＯＡ回路への電力供給を停止するように制御することで、前記ＧＯＡ回路の過電流保護を実行するステップ４と、を含む。

前記ステップ３において、前記ＡＮＤゲート回路が高電位を出力することで、前記第１スイッチを閉じさせ、低電位を出力することで、前記第１スイッチは開放される。

前記ステップ１において、前記ＧＯＡ回路の開始信号が高電位を供給するとき、前記第２スイッチは閉じ、前記ＧＯＡ回路の開始信号が低電位を供給するとき、前記第２スイッチは開放される。

本発明はさらにＧＯＡ回路の過電流保護システムを提供し、当該ＧＯＡ回路の過電流保護システムは、
電源管理チップと、前記電源管理チップに電気的に接続されているレベルシフトチップとを含み、前記レベルシフトチップはＧＯＡ回路に電気的に接続されており、
前記レベルシフトチップ内には過電流保護モジュールが設けられており；前記過電流保護モジュールは、電流比較器と、ＡＮＤゲート回路と、立ち上がりエッジパルス遅延回路と、電源と、電圧比較器と、第１スイッチと、第２スイッチと、キャパシタとを含んでおり；前記電流比較器の正の入力端子は前記ＧＯＡ回路内のクロック信号の配線上の電流を取得し、負の入力端子は基準電流を取得し；前記ＡＮＤゲート回路の第１入力端子は前記電流比較器の出力端子に電気的に接続されており、第２入力端子は前記立ち上がりエッジパルス遅延回路の出力端子に電気的に接続されており；前記立ち上がりエッジパルス遅延回路の入力端子はクロック信号制御信号を受信し；前記キャパシタの一方の端子は第１ノードに電気的に接続されており、他方の端子は接地されており；前記第１スイッチの一方の端子は前記電源に電気的に接続されており、他方の端子は前記第１ノードに電気的に接続されており、制御端子は前記ＡＮＤゲート回路の出力端子に電気的に接続されており；前記第２スイッチの一方の端子は前記第１ノードに電気的に接続されており、他方の端子は接地されており、制御端子は前記ＧＯＡ回路の開始信号を受信し；前記電圧比較器の負の入力端子は前記第１ノードに電気的に接続されており、正の入力端子は基準電圧を取得し、出力端子は前記電源管理チップに電気的に接続されており；
前記ＧＯＡ回路内のクロック信号の配線上の電流が前記基準電流よりも大きいとき、前記電流比較器から前記ＡＮＤゲート回路の第１入力端子に高電位が出力され、前記ＧＯＡ回路内のクロック信号の配線上の電流が前記基準電流よりも小さいとき、前記電流比較器から前記ＡＮＤゲート回路の第１入力端子に低電位が出力され、
前記ＧＯＡ回路の開始信号が高電位にあるとき、前記第２スイッチは閉じ、前記ＧＯＡ回路の開始信号が低電位にあるとき、前記第２スイッチは開放され、
前記クロック信号制御信号の電位の高低は前記ＧＯＡ回路内のクロック信号の電位の高低に対応しており；前記電源管理チップは前記レベルシフトチップを介して前記ＧＯＡ回路に電力を供給するのに用いられ、前記第１ノードの電圧が前記基準電圧よりも高いとき、前記電圧比較器は過電流保護制御信号を前記電源管理チップに出力し、前記電源管理チップから前記ＧＯＡ回路への電力供給を停止するように制御することで、前記ＧＯＡ回路の過電流保護を実行し；
ここで、前記ＡＮＤゲート回路の出力端子が高電位にあるとき、前記第１スイッチは閉じ、前記ＡＮＤゲート回路の出力端子が低電位にあるとき、前記第１スイッチは開放され、
ここで、前記ＧＯＡ回路の開始信号のパルス周期は、前記ＧＯＡ回路の１フレームの走査期間に等しい。

本発明の有益な効果は以下の通りである。本発明は、ＧＯＡ回路の過電流保護システム及びその方法を提供するものである。当該ＧＯＡ回路の過電流保護システムは、電源管理チップとレベルシフトチップとを含んでおり、前記レベルシフトチップ内には過電流保護モジュールが設けられている。前記過電流保護モジュールは、電流比較器と、ＡＮＤゲート回路と、立ち上がりエッジパルス遅延回路と、電源と、電圧比較器と、第１スイッチと、第２スイッチと、キャパシタとを含む。電流比較器でＧＯＡ回路内のクロック信号の配線上の電流を検出し、且つＧＯＡ回路内のクロック信号の配線上の電流が高すぎるとき、電源からキャパシタへの電力供給を制御する。電圧比較器でキャパシタの両端、すなわち、第１ノードの電圧を検出し、且つ第１ノードの電圧が高すぎるとき、電源管理チップに過電流保護制御信号を出力し、電源管理チップからＧＯＡ回路への電力供給を停止するように制御する。これにより、ＧＯＡ回路の過電流保護を実行し、ＧＯＡ回路の短絡によって引き起こされる画面焼けの現象を回避することができる。

本発明の特徴及び技術内容をより理解するために、以下の本発明の詳細な説明及び添付の図面を参照されたい。ここで、添付の図面は単に参考及び説明に供するためのものであり、本発明を限定するためのものではない。添付の図面において、
本発明におけるＧＯＡ回路の過電流保護システムの回路図である。

本発明で採用されている技術的手段及びその効果をさらに説明するために、以下において、本発明の好ましい実施形態及び添付の図面を組み合わせて詳述する。

図１を参照すると、本発明はＧＯＡ回路の過電流保護システムを提供するものであり、当該システムは、電源管理チップ（ＰｏｗｅｒＭａｎａｇｅＩＣ，ＰＭＩＣ）１と、前記電源管理チップ１に電気的に接続されているレベルシフトチップ（ＬｅｖｅｌｓｈｉｆｔＩＣ）２とを含んでおり、前記レベルシフトチップ２はＧＯＡ回路３に電気的に接続されている。

前記レベルシフトチップ２内には、過電流保護モジュール２１が設けられている。前記過電流保護モジュール２１は、電流比較器１０と、ＡＮＤゲート回路２０と、立ち上がりエッジパルス遅延回路３０と、電源４０と、電圧比較器５０と、第１スイッチＫ１と、第２スイッチＫ２と、キャパシタＣとを含む。前記電流比較器１０の正の入力端子は前記ＧＯＡ回路３内のクロック信号の配線上の電流Ｉｓｅｎｓｅを取得し、負の入力端子は基準電流Ｉｒｅｆを取得する。前記ＡＮＤゲート回路２０の第１入力端子は電流比較器１０の出力端子に電気的に接続されており、第２入力端子は立ち上がりエッジパルス遅延回路３０の出力端子に電気的に接続されている。前記立ち上がりエッジパルス遅延回路３０の入力端子は、クロック信号制御信号ＨＳＤＲＶを受信する。前記キャパシタＣの一方の端子は第１ノードＱに電気的に接続されており、他方の端子は接地されている。前記第１スイッチＫ１の一方の端子は電源４０に電気的に接続されており、他方の端子は第１ノードＱに電気的に接続されており、制御端子はＡＮＤゲート回路２０の出力端子に電気的に接続される。前記第２スイッチＫ２の一方の端子は第１ノードＱに電気的に接続されており、他方の端子は接地されており、制御端子はＧＯＡ回路３の開始信号ＳＴＶを受信する。前記電圧比較器５０の負の入力端子は第１ノードＱに電気的に接続されており、正の入力端子は基準電圧Ｖｒｅｆを取得し、出力端子は電源管理チップ１に電気的に接続されている。

ここで、前記クロック信号制御信号ＨＳＤＲＶは前記ＧＯＡ回路内のクロック信号の電位制御信号であり、クロック信号制御信号の電位の高低は前記ＧＯＡ回路内のクロック信号の電位の高低に対応している。すなわち、前記クロック信号制御信号ＨＳＤＲＶが高電位にあるときは、前記ＧＯＡ回路内のクロック信号も高電位にあり；前記クロック信号制御信号ＨＳＤＲＶが低電位にあるときは、前記ＧＯＡ回路内のクロック信号も低電位にある。

前記電源管理チップ１は、前記レベルシフトチップ２を介して前記ＧＯＡ回路３に電力を供給するのに用いられる。前記第１ノードＱの電圧が前記基準電圧Ｖｒｅｆよりも高いとき、前記電圧比較器５０は過電流保護制御信号ＯＣＦを前記電源管理チップ１に出力し、前記電源管理チップ１からＧＯＡ回路への電力供給を停止するように制御することでＧＯＡ回路の過電流保護を実行する。

具体的には、前記レベルシフトチップ２内にはさらに、前記過電流保護モジュール２１と電気的に接続されたクロック信号制御信号生成モジュール２２が設けられている。前記クロック信号制御信号生成モジュール２２は、前記ＧＯＡ回路３及び過電流保護モジュール２１にクロック信号制御信号ＨＳＤＲＶを供給するのに用いられる。

具体的には、第１スイッチＫ１及び第２スイッチＫ２はいずれも常開型スイッチである。前記ＡＮＤゲート回路２０の出力端子が高電位にあるとき、前記第１スイッチＫ１は閉じ；前記ＡＮＤゲート回路２０の出力端子が低電位にあるとき、前記第１スイッチＫ１は開放される。前記ＧＯＡ回路の開始信号ＳＴＶが高電位にあるとき、前記第２スイッチＫ２は閉じ；前記ＧＯＡ回路の開始信号ＳＴＶが低電位にあるとき、前記第２スイッチＫ２は開放される。具体的には、前記ＧＯＡ回路の開始信号ＳＴＶのパルス周期は、ＧＯＡ回路の１フレームの走査期間に等しい。

ここで説明すべきこととして、本発明のＧＯＡ回路の過電流保護システムの動作工程は、以下の通りである。まず、ＧＯＡ回路３の開始信号ＳＴＶが高電位を供給し、ＧＯＡ回路３が１フレームの走査を開始して、第２スイッチＫ２が閉じると、第１ノードＱの電位はゼロにリセットされる。次に、ＧＯＡ回路３の開始信号ＳＴＶが低電位を供給して、第２スイッチＫ２は開放され、クロック信号制御信号ＨＳＤＲＶは高電位を立ち上がりエッジパルス遅延回路３０に供給すると共に、ＧＯＡ回路３内のクロック信号も低電位から高電位に切り替わる。その後、前記立ち上がりエッジパルス遅延回路３０は所定の遅延時間後に、クロック信号制御信号ＨＳＤＲＶの立ち上がりエッジ（即ち、高電位）をＡＮＤゲート回路２０の第２入力端子に供給すると共に、電流比較器１０は所定の基準電流ＩｒｅｆとＧＯＡ回路３内のクロック信号の配線上の電流Ｉｓｅｎｓｅとの大小を比較し、ＧＯＡ回路３内のクロック信号の配線上の電流Ｉｓｅｎｓｅが基準電流Ｉｒｅｆよりも大きいとき、ＡＮＤゲート回路２０の第１入力端子に高電位が出力される。これにより、ＡＮＤゲート回路２０の第１入力端子及び第２入力端子をいずれも高電位とすることで、ＡＮＤゲート回路２０の出力端子は第１スイッチＫ１の制御端子に高電位を出力して、第１スイッチＫ１を閉じさせ、電源４０はキャパシタＣを充電し、第１ノードＱの電位は上昇し続ける。そして、第１ノードＱの電位が上昇して基準電圧Ｖｒｅｆよりも高くなると、電圧比較器５０は高電位の過電流保護制御信号ＯＣＦを出力し、電源管理チップ２から前記ＧＯＡ回路３への電力供給を停止するように制御することで、ＧＯＡ回路３に対して過電流保護を実行する。

さらに、ＧＯＡ回路の１フレームの走査期間内において、ＧＯＡ回路３内のクロック信号の配線上の電流Ｉｓｅｎｓｅが常に基準電流Ｉｒｅｆよりも小さい場合には、電流比較器１０が常に低電位をＡＮＤゲート回路２０の第１入力端子に出力し、同様に、ＡＮＤゲート回路２０の出力端子も常に低電位を第１スイッチＫ１の制御端子に出力する。これにより、第１スイッチＫ１は常に開放状態を維持し、電源４０は常にキャパシタＣから切り離されて、第１ノードＱの電位が常にゼロになり、過電流保護は常にオフとなるため、ＧＯＡ回路は正常に機能し続けることができる。

ＧＯＡ回路の１フレームの走査期間内において、第１ノードＱの電位が上昇して基準電圧Ｖｒｅｆよりも大きくなる前に、ＧＯＡ回路３内のクロック信号の配線上の電流Ｉｓｅｎｓｅが再び下降して基準電流Ｉｒｅｆより小さくなった場合、電源４０はキャパシタＣへの充電を停止し、次のフレームの走査開始時にＧＯＡ回路の開始信号ＳＴＶが再び高電位を供給までは、第１ノードＱの電位が不変の状態を維持し、そして第１ノードＱの電位はリセットされる。ここで、次のフレームの走査開始前に、クロック信号制御信号ＨＤＳＲＶが高電位を供給し、且つＧＯＡ回路３内のクロック信号の配線上の電流Ｉｓｅｎｓｅが基準電流Ｉｒｅｆよりも大きくなる状況が再び生じた場合、電源４０は前回の充電を基に、そこからキャパシタＣを充電し続けることで、第１ノードＱの電位は基準電圧Ｖｒｅｆよりも大きくなるまで上昇し続けて、過電流保護を開始し、又はＧＯＡ回路の開始信号ＳＴＶが再び高電位を供給するようになる。

すなわち、ＧＯＡ回路の１フレームの走査期間内において、クロック信号制御信号ＨＳＤＲＶが高電位を供給し、且つＧＯＡ回路３内のクロック信号の配線上の電流Ｉｓｅｎｓｅが基準電流Ｉｒｅｆよりも大きくなる状況が発生する限り、第１ノードＱの電位が基準電圧Ｖｒｅｆよりも大きくなるまで上昇し続けて、過電流保護を開始するまで、第１ノードＱの電位を上昇させて、複数回の充電を累積できるように、電源４０がキャパシタＣを充電し、又はＧＯＡ回路の開始信号ＳＴＶが再び高電位を供給して、第１ノードＱの電位は次のフレームの走査期間にリセットされる。

ここで言及すべき点として、クロック信号が低電位から高電位へと切り替わる瞬間に発生する電流は非常に大きく、当該電流は短絡によって引き起こされたものではないため、除外されるべきである。このため本発明では、立ち上がりエッジパルス遅延回路３０が設けられており、当該立ち上がりエッジパルス遅延回路３０が所定の遅延時間後にクロック信号制御信号ＨＳＤＲＶの立ち上がりエッジ（即ち、高電位）をＡＮＤゲート回路２０の第２入力端子に出力することで、すなわちＧＯＡ回路３内のクロック信号の配線上の電流Ｉｓｅｎｓｅが定常状態に移行した後に、基準電流Ｉｒｅｆを超えるＧＯＡ回路３内のクロック信号の配線上の電流Ｉｓｅｎｓｅを検出し及び累積させることで、過電流保護を実行する。

上記ＧＯＡ回路の過電流保護システムに基づいて、本発明はさらに、上記ＧＯＡ回路の過電流保護システムに用いられる、ＧＯＡ回路の過電流保護方法を提供する。当該方法は、以下のステップを含む。

ステップ１：ＧＯＡ回路３が１フレームの走査を開始する際、第２スイッチＫ２は、ＧＯＡ回路３の開始信号ＳＴＶの制御下で先に閉じ、次いで開放されることで、第１ノードＱの電位をリセットする。

具体的には、ステップ１において、ＧＯＡ回路３が１フレームの走査を開始すると、前記ＧＯＡ回路の開始信号ＳＴＶはまず高電位を供給し、前記第２スイッチＫ２を閉じさせ、第１ノードＱの電位をリセットする。その後、ＧＯＡ回路の開始信号ＳＴＶは低電位を供給し、前記第２スイッチＫ２は開放され、第１ノードＱの電位をＧＯＡ回路３の走査プロセスの進行に従って変化させることができる。

具体的には、前記ＧＯＡ回路の開始信号ＳＴＶのパルス周期は、ＧＯＡ回路３の１フレームの走査期間に等しい。

ステップ２：ＧＯＡ回路３の当該１フレームの走査期間内において、前記電流比較器１０は常に前記ＧＯＡ回路３内のクロック信号の配線上の電流Ｉｓｅｎｓｅと基準電流Ｉｒｅｆとの大小を比較し、且つ、その比較結果に基づいて、前記ＡＮＤゲート回路２０の第１入力端子に相応の電位を有する第１制御信号ＴＰ１を生成する。前記立ち上がりエッジパルス遅延回路３０は、所定の遅延時間後に前記クロック信号制御信号ＨＳＤＲＶをＡＮＤゲート回路２の第２入力端子に出力する。

ここで、前記ＧＯＡ回路３内のクロック信号の配線上の電流Ｉｓｅｎｓｅが基準電流Ｉｒｅｆよりも大きいとき、前記第１制御信号ＴＰ１は高電位になる。前記ＧＯＡ回路３内のクロック信号の配線上の電流Ｉｓｅｎｓｅが基準電流Ｉｒｅｆよりも小さいとき、前記第１制御信号ＴＰ１は低電位になる。

ステップ３：ＧＯＡ回路３の当該１フレームの走査期間内において、前記第１制御信号ＴＰ１及びクロック信号制御信号ＨＳＤＲＶがいずれも高電位にあるとき、前記ＡＮＤゲート回路２０は第１スイッチＫ１を閉じ、電源４０が第１ノードＱの電圧を上げるためにキャパシタＣを充電するように制御する。前記第１制御信号ＴＰ１又はクロック信号制御信号ＨＳＤＲＶが低電位にあるとき、前記ＡＮＤゲート回路２０は第１スイッチＫ１を開放し、第１ノードＱの電圧を維持し不変のものとするために、電源４０からキャパシタＣへの充電を停止するように制御する。

具体的には、ＡＮＤゲート回路の論理演算規則に従って、前記第１制御信号ＴＰ１及びクロック信号制御信号ＨＳＤＲＶがいずれも高電位にあるとき、すなわち、前記ＡＮＤゲート回路２０の２つの入力端子がいずれも高電位にあるとき、前記ＡＮＤゲート回路２０は高電位を出力し；前記ＡＮＤゲート回路２０は、前記第１制御信号ＴＰ１又はクロック信号制御信号ＨＳＤＲＶが低電位にあるとき、すなわち、前記ＡＮＤゲート回路２０の２つの入力端子のいずれかが低電位にあるとき、前記ＡＮＤゲート回路２０は低電位を出力する。このため、当該ステップ３において、設置された前記ＡＮＤゲート回路２０が高電位を出力することで、前記第１スイッチＫ１を閉じさせ、低電位を出力することで、前記第１スイッチＫ１を開放する。

ステップ４：ＧＯＡ回路３の当該１フレームの走査期間内において、前記電圧比較器５０は第１ノードＱの電圧と基準電圧Ｖｒｅｆとを比較し、且つ、前記第１ノードＱの電圧が前記基準電圧Ｖｒｅｆよりも高いとき、前記電源管理チップ１に過電流保護制御信号ＯＣＦを出力し、前記電源管理チップ１からＧＯＡ回路への電力供給を停止するように制御することで、ＧＯＡ回路の過電流保護を実行する。

上述のように、本発明は、ＧＯＡ回路の過電流保護システム及びその方法を提供するものである。当該ＧＯＡ回路の過電流保護システムは電源管理チップとレベルシフトチップとを含んでおり、前記レベルシフトチップ内には過電流保護モジュールが設けられている。前記過電流保護モジュールは、電流比較器と、ＡＮＤゲート回路と、立ち上がりエッジパルス遅延回路と、電源と、電圧比較器と、第１スイッチと、第２スイッチと、キャパシタとを含む。電流比較器でＧＯＡ回路内のクロック信号の配線上の電流を検出し、且つＧＯＡ回路内のクロック信号の配線上の電流が高すぎるとき、電源からキャパシタへの電力供給を制御する。電圧比較器でキャパシタの両端、すなわち、第１ノードの電圧を検出し、且つ第１ノードの電圧が高すぎるとき、電源管理チップに過電流保護制御信号を出力し、電源管理チップからＧＯＡ回路への電力供給を停止するように制御する。これにより、ＧＯＡ回路の過電流保護を実行し、ＧＯＡ回路の短絡によって引き起こされる画面焼けの現象を回避することができる。

以上のように、本分野における通常の技術者は、本発明の技術案及び技術思想に基づいてその他各種の対応する改変及び変形を施すことができ、これら全ての改変及び変形はいずれも本発明の特許請求の範囲で保護を求める範囲に属するものである。

Claims

電源管理チップと、前記電源管理チップに電気的に接続されているレベルシフトチップとを含み、前記レベルシフトチップはＧＯＡ回路に電気的に接続されているＧＯＡ回路の過電流保護システムにおいて、
前記レベルシフトチップ内には過電流保護モジュールが設けられており；前記過電流保護モジュールは、電流比較器と、ＡＮＤゲート回路と、立ち上がりエッジパルス遅延回路と、電源と、電圧比較器と、第１スイッチと、第２スイッチと、キャパシタとを含んでおり；前記電流比較器の正の入力端子は前記ＧＯＡ回路内のクロック信号の配線上の電流を取得し、前記電流比較器の負の入力端子は基準電流を取得し；前記ＡＮＤゲート回路の第１入力端子は前記電流比較器の出力端子に電気的に接続されており、第２入力端子は前記立ち上がりエッジパルス遅延回路の出力端子に電気的に接続されており；前記立ち上がりエッジパルス遅延回路の入力端子はクロック信号制御信号を受信し；前記キャパシタの一方の端子は第１ノードに電気的に接続されており、他方の端子は接地されており；前記第１スイッチの一方の端子は前記電源に電気的に接続されており、他方の端子は前記第１ノードに電気的に接続されており、制御端子は前記ＡＮＤゲート回路の出力端子に電気的に接続されており；前記第２スイッチの一方の端子は前記第１ノードに電気的に接続されており、他方の端子は接地されており、制御端子は前記ＧＯＡ回路の開始信号を受信し；前記電圧比較器の負の入力端子は前記第１ノードに電気的に接続されており、正の入力端子は基準電圧を取得し、出力端子は前記電源管理チップに電気的に接続されており；
前記ＧＯＡ回路内のクロック信号の配線上の電流が前記基準電流よりも大きいとき、前記電流比較器から前記ＡＮＤゲート回路の第１入力端子に高電位が出力され、前記ＧＯＡ回路内のクロック信号の配線上の電流が前記基準電流よりも小さいとき、前記電流比較器から前記ＡＮＤゲート回路の第１入力端子に低電位が出力され、
前記ＡＮＤゲート回路の出力端子が高電位にあるとき、前記第１スイッチは閉じ、前記ＡＮＤゲート回路の出力端子が低電位にあるとき、前記第１スイッチは開放され、
前記ＧＯＡ回路の開始信号が高電位にあるとき、前記第２スイッチは閉じ、前記ＧＯＡ回路の開始信号が低電位にあるとき、前記第２スイッチは開放され、
前記クロック信号制御信号の電位の高低は前記ＧＯＡ回路内のクロック信号の電位の高低に対応しており；前記電源管理チップは前記レベルシフトチップを介して前記ＧＯＡ回路に電力を供給するのに用いられ、前記第１ノードの電圧が前記基準電圧よりも高いとき、前記電圧比較器は過電流保護制御信号を前記電源管理チップに出力し、前記電源管理チップから前記ＧＯＡ回路への電力供給を停止するように制御することで、前記ＧＯＡ回路の過電流保護を実行することを特徴とするＧＯＡ回路の過電流保護システム。
前記レベルシフトチップ内にはさらに、前記過電流保護モジュールと電気的に接続されたクロック信号制御信号生成モジュールが設けられており、前記クロック信号制御信号生成モジュールは、前記ＧＯＡ回路及び前記過電流保護モジュールに前記クロック信号制御信号を供給するのに用いられることを特徴とする請求項１に記載のＧＯＡ回路の過電流保護システム。
前記ＧＯＡ回路の開始信号のパルス周期は、前記ＧＯＡ回路の１フレームの走査期間に等しいことを特徴とする請求項１に記載のＧＯＡ回路の過電流保護システム。
請求項１に記載のＧＯＡ回路の過電流保護システムに用いられ、
前記ＧＯＡ回路が１フレームの走査を開始する際、前記第２スイッチは、前記ＧＯＡ回路の開始信号の制御下で先に閉じ、次いで開放されることで、前記第１ノードの電位をリセットするステップ１と；
前記ＧＯＡ回路の前記１フレームの走査期間内において、前記電流比較器は常に前記ＧＯＡ回路中のクロック信号の配線上の電流と前記基準電流との大小を比較し、且つ、その比較結果に基づいて、前記ＡＮＤゲート回路の第１入力端子に相応の電位を有する第１制御信号を生成し；前記立ち上がりエッジパルス遅延回路は、所定の遅延時間後に前記クロック信号制御信号を前記ＡＮＤゲート回路の第２入力端子に出力し；
前記ＧＯＡ回路内のクロック信号の配線上の電流が前記基準電流よりも大きいとき、前記第１制御信号は高電位になり；前記ＧＯＡ回路内のクロック信号の配線上の電流が前記基準電流よりも小さいとき、前記第１制御信号は低電位になるステップ２と；
前記ＧＯＡ回路の前記１フレームの走査期間内において、前記第１制御信号及び前記クロック信号制御信号がいずれも高電位にあるとき、前記ＡＮＤゲート回路は、前記第１スイッチを閉じ、前記電源が前記第１ノードの電圧を上げるために前記キャパシタを充電するように制御し；前記第１制御信号又は前記クロック信号制御信号が低電位にあるとき、前記ＡＮＤゲート回路は、前記第１スイッチを開放し、前記第１ノードの電圧を維持し不変のものとするために、前記電源から前記キャパシタへの充電を停止するように制御するステップ３と；
前記ＧＯＡ回路の前記１フレームの走査期間内において、前記電圧比較器は前記第１ノードの電圧と前記基準電圧とを比較し、且つ、前記第１ノードの電圧が前記基準電圧よりも高いとき、前記電源管理チップに前記過電流保護制御信号を出力し、前記電源管理チップから前記ＧＯＡ回路への電力供給を停止するように制御することで、前記ＧＯＡ回路の過電流保護を実行するステップ４と、
を含むことを特徴とするＧＯＡ回路の過電流保護方法。
前記ステップ３において、前記ＡＮＤゲート回路が高電位を出力することで、前記第１スイッチを閉じさせ、低電位を出力することで、前記第１スイッチは開放されることを特徴とする請求項４に記載のＧＯＡ回路の過電流保護方法。
前記ステップ１において、前記ＧＯＡ回路の開始信号が高電位を供給するとき、前記第２スイッチは閉じ、前記ＧＯＡ回路の開始信号が低電位を供給するとき、前記第２スイッチは開放されることを特徴とする請求項４に記載のＧＯＡ回路の過電流保護方法。
前記ＧＯＡ回路の開始信号のパルス周期は、前記ＧＯＡ回路の１フレームの走査期間に等しいことを特徴とする請求項４に記載のＧＯＡ回路の過電流保護方法。
電源管理チップと、前記電源管理チップに電気的に接続されているレベルシフトチップとを含み、前記レベルシフトチップはＧＯＡ回路に電気的に接続されているＧＯＡ回路の過電流保護システムにおいて、
前記レベルシフトチップ内には過電流保護モジュールが設けられており；前記過電流保護モジュールは、電流比較器と、ＡＮＤゲート回路と、立ち上がりエッジパルス遅延回路と、電源と、電圧比較器と、第１スイッチと、第２スイッチと、キャパシタとを含んでおり；前記電流比較器の正の入力端子は前記ＧＯＡ回路内のクロック信号の配線上の電流を取得し、前記電流比較器の負の入力端子は基準電流を取得し；前記ＡＮＤゲート回路の第１入力端子は前記電流比較器の出力端子に電気的に接続されており、第２入力端子は前記立ち上がりエッジパルス遅延回路の出力端子に電気的に接続されており；前記立ち上がりエッジパルス遅延回路の入力端子はクロック信号制御信号を受信し；前記キャパシタの一方の端子は第１ノードに電気的に接続されており、他方の端子は接地されており；前記第１スイッチの一方の端子は前記電源に電気的に接続されており、他方の端子は前記第１ノードに電気的に接続されており、制御端子は前記ＡＮＤゲート回路の出力端子に電気的に接続されており；前記第２スイッチの一方の端子は前記第１ノードに電気的に接続されており、他方の端子は接地されており、制御端子は前記ＧＯＡ回路の開始信号を受信し；前記電圧比較器の負の入力端子は前記第１ノードに電気的に接続されており、正の入力端子は基準電圧を取得し、出力端子は前記電源管理チップに電気的に接続されており；
前記ＧＯＡ回路内のクロック信号の配線上の電流が前記基準電流よりも大きいとき、前記電流比較器から前記ＡＮＤゲート回路の第１入力端子に高電位が出力され、前記ＧＯＡ回路内のクロック信号の配線上の電流が前記基準電流よりも小さいとき、前記電流比較器から前記ＡＮＤゲート回路の第１入力端子に低電位が出力され、
前記ＧＯＡ回路の開始信号が高電位にあるとき、前記第２スイッチは閉じ、前記ＧＯＡ回路の開始信号が低電位にあるとき、前記第２スイッチは開放され、
前記クロック信号制御信号の電位の高低は前記ＧＯＡ回路内のクロック信号の電位の高低に対応しており；前記電源管理チップは前記レベルシフトチップを介して前記ＧＯＡ回路に電力を供給するのに用いられ、前記第１ノードの電圧が前記基準電圧よりも高いとき、前記電圧比較器は過電流保護制御信号を前記電源管理チップに出力し、前記電源管理チップから前記ＧＯＡ回路への電力供給を停止するように制御することで、前記ＧＯＡ回路の過電流保護を実行し；
前記ＡＮＤゲート回路の出力端子が高電位にあるとき、前記第１スイッチは閉じ、前記ＡＮＤゲート回路の出力端子が低電位にあるとき、前記第１スイッチは開放され；
前記ＧＯＡ回路の開始信号のパルス周期は、前記ＧＯＡ回路の１フレームの走査期間に等しいことを特徴とするＧＯＡ回路の過電流保護システム。
前記レベルシフトチップ内にはさらに、前記過電流保護モジュールと電気的に接続されたクロック信号制御信号生成モジュールが設けられており、前記クロック信号制御信号生成モジュールは、前記ＧＯＡ回路及び前記過電流保護モジュールに前記クロック信号制御信号を供給するのに用いられることを特徴とする請求項８に記載のＧＯＡ回路の過電流保護システム。