KR102318058B1 - Goa 회로의 과전류 보호 시스템 및 방법 - Google Patents
Goa 회로의 과전류 보호 시스템 및 방법 Download PDFInfo
- Publication number
- KR102318058B1 KR102318058B1 KR1020197037157A KR20197037157A KR102318058B1 KR 102318058 B1 KR102318058 B1 KR 102318058B1 KR 1020197037157 A KR1020197037157 A KR 1020197037157A KR 20197037157 A KR20197037157 A KR 20197037157A KR 102318058 B1 KR102318058 B1 KR 102318058B1
- Authority
- KR
- South Korea
- Prior art keywords
- goa circuit
- circuit
- switch
- overcurrent protection
- clock signal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims abstract description 30
- 230000000630 rising effect Effects 0.000 claims abstract description 27
- 238000002844 melting Methods 0.000 abstract description 6
- 230000008018 melting Effects 0.000 abstract description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 abstract 1
- 229910052709 silver Inorganic materials 0.000 abstract 1
- 239000004332 silver Substances 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/025—Reduction of instantaneous peaks of current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/04—Display protection
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/04—Display protection
- G09G2330/045—Protection against panel overheating
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Liquid Crystal (AREA)
Abstract
GOA 회로의 과전류 보호 시스템 및 방법을 제공한다. 상기 GOA 회로의 과전류 보호 시스템은 전력 관리 칩(1) 및 레벨 시프트 칩(2)을 포함하며, 상기 레벨 시프트 칩(2)에는 과전류 보호 모듈(21)이 설치되고, 상기 과전류 보호 모듈(21)은 전류 비교기(10), AND 게이트 회로(20), 상승 에지 펄스 지연 회로(30), 전원(40), 전압 비교기(50), 제 1 스위치(K1), 제 2 스위치(K2) 및 커패시터(C)를 포함하며,상기 전류 비교기(10)를 통해 GOA 회로에서 클록 신호 트레이스상의 전류(Isense)를 검출하고, GOA 회로에서 클럭 신호 트레이스상의 전류(Isense)가 너무 높으면 전원(40)은 커패시터(C)의 충전을 제어하고, 전압 비교기(50)를 통해 커패시터(C)의 양단 즉 제 1 노드의 전압을 검출하고, 제 1 노드의 전압이 너무 높으면 과전류 보호 제어 신호(OCF)를 전력 관리 칩(1)에 출력하여 GOA 회로의 과전류 보호를 위해 GOA 회로에 전력 공급을 중단하도록 전력 관리 칩(1)을 제어함으로써 GOA 회로의 단락으로 인한 용융 현상을 피한다.
Description
본 발명은 표시 기술 분야, 특히 GOA 회로의 과전류 보호 시스템 및 방법에 관한 것이다.
액정표시장치(Liquid Crystal Display，LCD)는 얇은 본체, 절전, 무방사 등과 같은 많은 장점을 가지며, LCD TV, 휴대 전화, 개인 휴대 정보 단말기(PDA), 디지털카메라, 컴퓨터 스크린 또는 노트북 스크린 등과 같은 응용 분야에서 널리 적용되며, 평판 표시 분야에서 지배적인 위치를 차지한다.
능동 매트릭스형 액정 표시 장치(Active Matrix Liquid Crystal Display，AMLCD)는 현재 가장 널리 사용되는 액정표시장치로서, 복수의 픽셀을 포함하며, 각 픽셀은 하나의 박막 트랜지스터(Thin Film Transistor，TFT)에 의해 제어되며, 상기 TFT의 게이트는 수평 방향으로 연장되는 스캔 라인에 연결되고, 드레인은 수직 방향으로 연장되는 데이터 라인에 연결되며, 소스는 대응하는 픽셀 전극에 연결된다. 수평 방향의 특정 스캔 라인에 충분한 양전압이 인가되면, 해당 스캔 라인에 연결된 모든 TFT가 턴온되고, 데이터 라인상에 로딩된 데이터 신호 전압은 픽셀 전극에 기록되어 상이한 액정의 투과율을 제어하여 컬러를 제어하는 효과를 달성한다.
능동 매트릭스형 액정 표시 장치의 수평 스캔 라인의 구동(즉, 게이트 구동)은 초기에 외부 직접회로(Integrated Circuit，IC)에 의해 완료되고, 외부 IC는 각 레벨의 수평 스캔 라인의 단계적 충전 및 방전을 제어할 수 있다. 게이트 드라이버 온 어레이(Gate Driver on Array, GOA) 기술은 어레이 기판형 구동 기술로서, 수평 스캔 라인의 구동 회로는 액정표시패널의 어레이 공정을 이용하여 표시 영역 주위의 기판상에 형성될 수 있어서, 수평 스캔 라인의 구동을 완성하기 위해 외부 IC를 대체할 수 있다. GOA 기술은 외부 IC의 본딩(bonding) 공정을 줄이고 생산 능력을 높이고 제품 비용을 절감할 수 있어 액정표시패널을 좁은 프레임 표시 제품 제작에 보다 적합하게 만들 수 있다.
GOA 회로의 내부 클록 신호(CK)와 같은 고전압 및 저전압 변환 신호는 트레이스가 많고, 조밀하게 배열되어 있으며, 프레임 이물질 또는 불순물 입자(particle)의 영향으로 인해, GOA 회로 내부의 단락 위험이 높으며, 단락이 발생하면 인접한 트레이스 간의 전압 차와 전류 모두 매우 커 단락 지점의 출력 또한 매우 커져 패널 온도가 상승하게 되며, 심각한 경우에는 용융 현상이 발생할 수 있다. 따라서 GOA 전류에 대한 과전류 보호(Over Current Protection，OCP)가 필요하다.
본 발명의 목적은 GOA 회로의 단락으로 인한 용융 현상을 피하기 위해 GOA 회로에 대한 과전류 보호가 가능한 GOA 회로의 과전류 보호 시스템을 제공하는 것이다.
본 발명의 목적은 GOA 회로의 단락으로 인한 용융 현상을 피하기 위해 GOA 회로에 대한 과전류 보호가 가능한 GOA 회로의 과전류 보호 방법을 더 제공하는 것이다.
상기 목적을 달성하기 위해 본 발명은 GOA 회로의 과전류 보호 시스템을 제공한다. 상기 GOA 회로의 과전류 보호 시스템은 전력 관리 칩, 및 상기 전력 관리 칩에 전기적으로 연결된 레벨 시프트 칩을 포함하고, 상기 레벨 시프트 칩은 GOA 회로에 전기적으로 연결되며;
상기 레벨 시프트 칩에는 과전류 보호 모듈이 설치되고; 상기 과전류 보호 모듈은 전류 비교기, AND 게이트 회로, 상승 에지 펄스 지연 회로, 전원, 전압 비교기, 제 1 스위치, 제 2 스위치 및 커패시터를 포함하며; 상기 전류 비교기의 정상 입력 단자는 상기 GOA 회로에서 클록 신호의 트레이스상의 전류를 수집하고, 역상 입력 단자는 기준 전류를 수신하고; 상기 AND 게이트 회로의 제 1 입력 단자는 전류 비교기의 출력 단자에 전기적으로 연결되고, 제 2 입력 단자는 상승 에지 펄스 지연 회로의 출력 단자에 전기적으로 연결되고; 상기 상승 에지 펄스 지연 회로의 입력 단자는 클록 신호 제어 신호를 수신하고; 상기 커패시터의 일단은 제 1 노드에 전기적으로 연결되고, 타단은 접지되며; 상기 제 1 스위치의 일단은 전원에 전기적으로 연결되고, 타단은 제 1 노드에 전기적으로 연결되고, 제어 단자는 AND 게이트 회로의 출력 단자에 전기적으로 연결되고; 상기 제 2 스위치의 일단은 제 1 노드에 전기적으로 연결되고 타단은 접지되고, 제어 단자는 GOA 회로의 시작 신호를 수신하고; 상기 전압 비교기의 역상 입력 단자는 제 1 노드에 전기적으로 연결되고, 정상 입력 단자는 기준 전압을 수신하고, 출력 단자는 전력 관리 칩에 전기적으로 연결되고;
상기 클록 신호 제어 신호의 전위 레벨은 상기 GOA 회로에서 클록 신호의 전위 레벨에 대응하고; 상기 전력 관리 칩은 상기 레벨 시프트 칩을 통해 상기 GOA 회로에 전력을 공급하도록 구성되고, 상기 제 1 노드의 전압이 상기 기준 전압보다 큰 경우, 상기 전압 비교기는 과전류 보호 제어 신호를 상기 전력 관리 칩에 출력하여 GOA 회로의 과전류 보호를 위해 GOA 회로에 전력 공급을 중단하도록 상기 전력 관리 칩을 제어한다.
상기 레벨 시프트 칩에는 상기 과전류 보호 모듈에 전기적으로 연결된 클록 신호 제어 신호 생성 모듈이 더 제공되고, 상기 클록 신호 제어 신호 생성 모듈은 상기 GOA 회로 및 과전류 보호 모듈에 클록 신호 제어 신호을 제공하도록 구성된다.
상기 AND 게이트 회로의 출력 단자가 고전위이면 상기 제 1 스위치가 닫히고, 상기 AND 게이트 회로의 출력 단자가 저전위이면 상기 제 1 스위치가 턴 오프된다.
상기 GOA 회로의 시작 신호가 고전위이면 상기 제 2 스위치가 닫히고, 상기 GOA 회로의 시작 신호가 저전위이면 상기 제 2 스위치가 턴 오프된다.
상기 GOA 회로의 시작 신호의 펄스 주기는 GOA 회로의 단일 프레임 스캔의 지속 기간과 동일하다.
본 발명은 또한 GOA 회로의 과전류 보호 방법을 제공하며, 이는 상기의 GOA 회로의 과전류 보호 시스템에 적용되며, 다음의 단계를 포함한다.
단계 1: GOA 회로가 단일 프레임 스캔을 시작할 때, 제 1 스위치는 GOA 회로의 시작 신호(STV)의 제어하에 먼저 닫힌 후 턴 오프되어 제 1 노드의 전위를 리셋하고;
단계 2: GOA 회로의 상기 단일 프레임 스캔의 지속 기간 동안, 상기 전류 비교기는 상기 GOA 회로에서 클록 신호의 트레이스상의 전류 및 기준 전류의 크기를 지속적으로 비교하고, 비교 결과에 따라 대응하는 전위의 제 1 제어 신호를 생성하여 AND 게이트 회로의 제 1 입력 단자에 입력하고; 상기 상승 에지 펄스 지연 회로는 미리 설정된 지속 기간의 지연 후에 상기 클록 신호 제어 신호를 AND 게이트 회로의 제 2 입력 단자에 입력하고;
여기서, 상기 GOA 회로에서 클록 신호의 트레이스상의 전류가 기준 전류보다 클 때, 상기 제 1 제어 신호는 고전위이고; 상기 GOA 회로에서 클록 신호의 트레이스상의 전류가 기준 전류보다 작을 때, 상기 제 1 제어 신호는 저전위이며;
단계 3: GOA 회로의 상기 단일 프레임 스캔의 지속 기간 동안, 상기 AND 게이트 회로는 상기 제 1 제어 신호와 클럭 신호 제어 신호가 모두 고전위일 때, 제 2 스위치가 닫히도록 제어하고, 전원은 커패시터를 충전하여 제 1 노드의 전압을 증가시키고; 상기 AND 게이트 회로는 상기 제 1 제어 신호 또는 클럭 신호 제어 신호가 저전위일 때, 제 2 스위치가 턴 오프되도록 제어하고, 전원은 커패시터의 충전을 중단하여 제 1 노드의 전압을 변하지 않도록 유지하며;
단계 4: GOA 회로의 상기 단일 프레임 스캔의 지속 기간 동안, 상기 전압 비교기는 제 1 노드의 전압을 기준 전압과 비교하고, 상기 제 1 노드의 전압이 기준 전압보다 클 때, 과전류 보호 신호를 상기 전력 관리 칩에 출력하여 상기 전력 관리 칩이 GOA 회로에 대한 전력 공급을 중단하여 GOA 회로의 과전류 보호를 수행하도록 상기 전력 관리 칩을 제어한다.
상기 단계 3에서, 상기 AND 게이트 회로는 고전위를 출력함으로써 상기 제 1 스위치는 닫히고, 저전위를 출력함으로써 상기 제 1 스위치는 턴 오프된다.
상기 단계 1에서, GOA 회로의 시작 신호가 고전위를 제공할 때, 상기 제 2 스위치는 닫히고, GOA 회로의 시작 신호가 저전위를 제공할 때, 상기 제 2 스위치는 턴 오프된다.
상기 GOA 회로의 시작 신호의 펄스 주기는 GOA 회로의 단일 프레임 스캔의 지속 기간과 동일하다.
본 발명은 또한 GOA 회로의 과전류 보호 시스템을 제공한다. 상기 GOA 회로의 과전류 보호 시스템은 전력 관리 칩, 및 상기 전력 관리 칩에 전기적으로 연결된 레벨 시프트 칩을 포함하고, 상기 레벨 시프트 칩은 상기 GOA 회로에 전기적으로 연결되며;
상기 레벨 시프트 칩에는 과전류 보호 모듈이 설치되고; 상기 과전류 보호 모듈은 전류 비교기, AND 게이트 회로, 상승 에지 펄스 지연 회로, 전원, 전압 비교기, 제 1 스위치, 제 2 스위치 및 커패시터를 포함하며; 상기 전류 비교기의 정상 입력 단자는 상기 GOA 회로에서 클록 신호의 트레이스상의 전류를 수집하고, 역상 입력 단자는 기준 전류를 수신하고; 상기 AND 게이트 회로의 제 1 입력 단자는 전류 비교기의 출력 단자에 전기적으로 연결되고, 제 2 입력 단자는 상승 에지 펄스 지연 회로의 출력 단자에 전기적으로 연결되며; 상기 상승 에지 펄스 지연 회로의 입력 단자는 클록 신호 제어 신호를 수신하고; 상기 커패시터의 일단은 제 1 노드에 전기적으로 연결되고, 타단은 접지되고; 상기 제 1 스위치의 일단은 전원에 전기적으로 연결되고, 타단은 제 1 노드에 전기적으로 연결되고, 제어 단자는 AND 게이트 회로의 출력 단자에 전기적으로 연결되고; 상기 제 2 스위치의 일단은 제 1 노드에 전기적으로 연결되고, 타단은 접지되고, 제어 단자는 GOA 회로의 시작 신호를 수신하고; 상기 전압 비교기의 역상 입력 단자는 제 1 노드에 전기적으로 연결되고, 정상 입력 단자는 기준 전압을 수신하고, 출력 단자는 전력 관리 칩에 전기적으로 연결되고;
상기 클록 신호 제어 신호의 전위 레벨은 상기 GOA 회로에서 클록 신호의 전위 레벨에 대응하고; 상기 전력 관리 칩은 상기 레벨 시프트 칩을 통해 상기 GOA 회로에 전력을 공급하도록 구성되고, 상기 제 1 노드의 전압이 기준 전압보다 클 때, 상기 전압 비교기는 과전류 보호 제어 신호를 상기 전력 관리 칩에 출력하여 GOA 회로의 과전류 보호를 위해 GOA 회로에 전력 공급을 중단하도록 상기 전력 관리 칩을 제어하며;
여기서, 상기 AND 게이트 회로의 출력 단자가 고전위일 때, 상기 제 1 스위치는 닫히고, 상기 AND 게이트 회로의 출력 단자가 저전위일 때, 상기 제 1 스위치가 턴 오프되며;
여기서, 상기 GOA 회로의 시작 신호의 펄스 주기는 GOA 회로의 단일 프레임 스캔의 지속 기간과 동일하다.
본 발명의 유익한 효과는 다음과 같다. 본 발명은 GOA 회로의 과전류 보호 시스템 및 방법을 제공하며, 상기 GOA 회로의 과전류 보호 시스템은 전력 관리 칩 및 레벨 시프트 칩을 포함하고, 상기 레벨 시프트 칩에는 과전류 보호 모듈이 제공되며, 상기 과전류 보호 모듈은 전류 비교기, AND 게이트 회로, 상승 에지 펄스 지연 회로, 전원, 전압 비교기, 제 1 스위치, 제 2 스위치 및 커패시터를 포함하고, 전류 비교기를 통해 GOA 회로에서 클록 신호 트레이스상의 전류를 검출하고, GOA 회로에서 클럭 신호 트레이스상의 전류가 너무 높으면 전원은 커패시터의 충전을 제어하고, 전압 비교기를 통해 커패시터의 양단 즉 제 1 노드의 전압을 검출하고, 제 1 노드의 전압이 너무 높으면 과전류 보호 제어 신호를 전력 관리 칩에 출력하여 GOA 회로의 과전류 보호를 위해 GOA 회로에 전력 공급을 중단하도록 전력 관리 칩을 제어함으로써 GOA 회로의 단락으로 인한 용융 현상을 피한다.
본 발명의 특징 및 기술적 내용을 추가로 이해하기 위해, 이하의 본 발명의 상세한 설명 및 도면을 참조한다. 도면은 참고 및 설명의 목적으로만 제공되며, 본 발명을 제한하기 위한 것이 아니다.
도면에서,
도 1은 본 발명의 GOA 회로의 과전류 보호 시스템의 회로도이다.
도면에서,
도 1은 본 발명의 GOA 회로의 과전류 보호 시스템의 회로도이다.
본 발명의 기술적 수단 및 효과를 더욱 명확하게 하기 위해, 이하의 상세한 설명은 본 발명의 바람직한 실시예 및 도면과 결부하여 이루어질 것이다.
도 1을 참조하면, 본 발명은 GOA 회로의 과전류 보호 시스템을 제공하며, 상기 시스템은 전력 관리 칩(Power Manage IC, PMIC)(1), 및 상기 전력 관리 칩(1)에 전기적으로 연결된 레벨 시프트 칩(Level shift IC)(2)을 포함하며, 상기 레벨 시프트 칩(2)은 GOA 회로(3)에 전기적으로 연결되고;
상기 레벨 시프트 칩(2)에는 과전류 보호 모듈(21)이 설치되고; 상기 과전류 보호 모듈(21)은 전류 비교기(10), AND 게이트 회로(20), 상승 에지 펄스 지연 회로(30), 전원(40), 전압 비교기(50), 제 1 스위치(K1), 제 2 스위치(K2) 및 커패시터(C)를 포함하며; 상기 전류 비교기(10)의 정상 입력 단자는 상기 GOA 회로(3)에서 클록 신호의 트레이스상의 전류(Isense)를 수집하고, 역상 입력 단자는 기준 전류(Iref)를 수신하고; 상기 AND 게이트 회로(20)의 제 1 입력 단자는 전류 비교기(10)의 출력 단자에 전기적으로 연결되고, 제 2 입력 단자는 상승 에지 펄스 지연 회로(30)의 출력 단자에 전기적으로 연결되고; 상기 상승 에지 펄스 지연 회로(30)의 입력 단자는 클록 신호 제어 신호(HSDRV)를 수신하고; 상기 커패시터(C)의 일단은 제 1 노드(Q)에 전기적으로 연결되고, 타단은 접지되며; 상기 제 1 스위치(K1)의 일단은 전원(40)에 전기적으로 연결되고, 타단은 제 1 노드(Q)에 전기적으로 연결되고, 제어 단자는 AND 게이트 회로(20)의 출력 단자에 전기적으로 연결되고; 상기 제 2 스위치(K2)의 일단은 제 1 노드(Q)에 전기적으로 연결되고, 타단은 접지되고, 제어 단자는 GOA 회로(3)의 시작 신호(STV)를 수신하고; 상기 전압 비교기(50)의 역상 입력 단자는 제 1 노드(Q)에 전기적으로 연결되고, 정상 입력 단자는 기준 전압(Vref)을 수신하고, 출력 단자는 전력 관리 칩(1)에 전기적으로 연결된다.
여기서, 상기 클록 신호 제어 신호(HSDRV)는 상기 GOA 회로에서 클록 신호의 전위 제어 신호이며, 그 전위 레벨은 상기 GOA 회로에서 클록 신호의 전위 레벨에 대응하며, 즉 상기 클록 신호 제어 신호(HSDRV)가 고전위일 때, 상기 GOA 회로의 클록 신호도 고전위이고, 상기 클록 신호 제어 신호(HSDRV)가 저전위일 때, 상기 GOA 회로의 클록 신호도 저전위이다.
상기 전력 관리 칩(1)은 상기 레벨 시프트 칩(2)을 통해 상기 GOA 회로(3)에 전력을 공급하도록 구성되고, 상기 제 1 노드(Q)의 전압이 상기 기준 전압(Vref)보다 큰 경우, 상기 전압 비교기(50)는 과전류 보호 제어 신호(OCF)를 상기 전력 관리 칩(1)에 출력하여 GOA 회로의 과전류 보호를 위해 GOA 회로에 전력 공급을 중단하도록 상기 전력 관리 칩(1)을 제어한다.
구체적으로, 상기 레벨 시프트 칩(2)에는 상기 과전류 보호 모듈(21)에 전기적으로 연결된 클록 신호 제어 신호 생성 모듈(22)이 더 설치되며, 상기 클록 신호 제어 신호 생성 모듈(22)은 상기 GOA 회로(3) 및 과전류 보호 모듈(21)에 클록 신호 제어 신호(HSDRV)를 제공하도록 구성된다.
구체적으로, 상기 제 1 스위치(K1) 및 제 2 스위치(K2)는 모두 열린형(normally open) 스위치이고, 상기 AND 게이트 회로(20)의 출력 단자가 고전위일 때, 상기 제 1 스위치(K1)는 닫히고, 상기 AND 게이트 회로(20)의 출력 단자가 저전위일 때, 상기 제 1 스위치(K1)는 턴 오프된다. 상기 GOA 회로의 시작 신호(STV)가 고전위일 때, 상기 제 2 스위치(K2)는 닫히고, 상기 GOA 회로의 시작 신호(STV)가 저전위일 때, 상기 제 2 스위치(K2)는 턴 오프된다. 구체적으로, 상기 GOA 회로의 시작 신호(STV)의 펄스 주기는 GOA 회로의 단일 프레임 스캔의 지속 기간과 동일하다.
본 발명의 GOA 회로의 과전류 보호 시스템의 동작 과정은 다음과 같다. 우선, GOA 회로(3)의 시작 신호(STV)는 고전위를 제공하고, GOA 회로(3)는 단일 프레임 스캔을 시작하고, 제 2 스위치(K2)는 닫히고, 제 1 노드(Q)의 전위는 0으로 리셋되고; 이어서, GOA 회로(3)의 시작 신호(STV)는 저전위를 제공하고, 제 2 스위치(K2)는 턴 오프되고, 클록 신호 제어 신호(HSDRV)는 상승 에지 펄스 지연 회로(30)에 고전위를 제공하는 한편 GOA 회로(3)에서 클록 신호 또한 저전위에서 고전위로 전환되며; 그 후, 상기 상승 에지 펄스 지연 회로(30)는 미리 설정된 지속 기간의 지연 후에 클록 신호 제어 신호(HSDRV)의 상승 에지(즉, 고전위)를 AND 게이트 회로(20)의 제 2 입력단자에 출력하는 한편, 전류 비교기(10)는 미리 설정된 기준 전류(Iref) 및 GOA 회로(3)에서 클록 신호의 트레이스상의 전류(Isense)의 크기를 비교하고, GOA 회로(3)에서 클록 신호의 트레이스상의 전류(Isense)가 기준 전류(Iref)보다 클 때, AND 게이트 회로(20)의 제 1 입력 단자에 고전위를 출력하여, AND 게이트 회로(20)의 제 1 입력 단자 및 제 2 입력 단자 모두 고전위가 되도록함으로써, AND 게이트 회로(20)의 출력 단자는 제 1 스위치(K1)의 제어 단자에 고전위를 출력하여, 제 1 스위치(K1)는 닫히고, 전원(40)은 커패시터(C)를 충전하여, 제 1 노드(Q)의 전위가 계속하여 상승하도록 한다. 제 1 노드(Q)의 전위가 기준 전압(Vref)보다 크게 상승하면, 전압 비교기(50)는 고전위의 과전류 보호 제어 신호(OCF)를 출력하고, GOA 회로(3)에 대한 과전류 보호를 위해 GOA 회로(3)에 전력 공급을 중단하도록 전력 관리 칩(1)을 제어한다.
또한, GOA 회로의 단일 프레임 스캔의 지속 기간 동안, GOA 회로(3)에서 클록 신호의 트레이스상의 전류(Isense)가 항상 기준 전류(Iref)보다 작으면, 전류 비교기(10)는 AND 게이트 회로(20)의 제 1 입력 단자에 항상 저전위를 출력하고, AND 게이트 회로(20)의 출력 단자 또한 항상 제 1 스위치(K1)의 제어 단자에 저전위를 출력하며, 제 1 스위치(K1)는 항상 턴 오프 상태를 유지하고, 전원(40)은 항상 커패시터(C)와 분리되고, 제 1 노드(Q)의 전위는 항상 0이고, 과전류 보호는 항상 꺼져있고, GOA 회로는 정상 작업을 유지한다.
GOA 회로의 단일 프레임 스캔의 지속 기간 동안, 제 1 노드(Q)의 전위가 기준 전압(Vref)보다 크게 상승하기 전에, GOA 회로(3)에서 클록 신호의 트레이스상의 전류(Isense)가 기준 전류(Iref)보다 작게 감소되면, 전원(40)은 커패시터(C)의 충전을 중단하고, 제 1 노드(Q)의 전위는 변하지 않고 유지하다가 다음 프레임 스캔의 시작에서 GOA 회로의 시작 신호(STV)가 다시 고전위를 제공할 때 제 1 노드(Q)의 전위를 리셋한다. 다음 프레임 스캔이 시작되기 전에 클록 신호 제어 신호(HSDRV)가 고전위를 제공하고 GOA 회로(3)에서 클록 신호의 트레이스상의 전류(Isense)가 기준 전류(Iref)보다 크게 되는 경우가 다시 발생하면, 전원(40)은 이전 충전에 기초하여 커패시터(C)를 계속 충전하고, 제 1 노드(Q)의 전위가 기준 전압(Vref)보다 커질 때까지 계속 상승하면, 과전류 보호가 시작되거나, GOA 회로의 시작 신호(STV)는 다시 고전위를 제공한다.
즉, GOA 회로의 단일 프레임 스캔 시간 동안, 클록 신호 제어 신호(HSDRV)가 고전위를 제공하고 GOA 회로(3)에서 클록 신호의 트레이스상의 전류(Isense)가 기준 전류(Iref)보다 큰 한, 전원(40)은 커패시터(C)를 충전하여 제 1 노드(Q)의 전위를 상승한다. 다중 충전이 누적될 수 있어 제 1 노드(Q)의 전위가 기준 전압(Vref)보다 커질 때까지 상승하면, 과전류 보호가 시작되거나, GOA 회로의 시작 신호(STV)가 다시 고전위를 제공하여 제 1 노드(Q)의 전위가 리셋되어 다음 프레임 스캔 시간에 진입한다.
클록 신호가 저전위에서 고전위로 전환되는 순간에 발생된 전류가 크므로, 해당 전류는 단락에 의해 야기되는 것이 아니기에 배제되어야 한다. 따라서 본 발명은 상승 에지 펄스 지연 회로(30)를 설정하고, 상승 에지 펄스 지연 회로(30)을 통해 미리 설정된 지속 기간의 지연 후에 클록 신호 제어 신호(HSDRV)의 상승 에지(즉, 고전위)를 AND 게이트 회로(20)의 제 2 입력 단자에 출력한다. 즉, GOA 회로(3)의 클록 신호의 트레이스상의 전류(Isense)가 안정 상태에 진입한 후에야, 기준 전류(Iref)를 초과하는 GOA 회로(3)에서 클록 신호의 트레이스상의 전류(Isense)에 대한 검출 및 축적을 시작함으로써 과전류 보호를 수행한다.
상기 GOA 회로의 과전류 보호 시스템에 기초하여, 본 발명은 GOA 회로의 과전류 보호 방법을 더 제공한다. 상기 방법은 상기의 GOA 회로의 과전류 보호 시스템에 적용되며, 다음의 단계를 포함한다.
단계 1: GOA 회로(3)가 단일 프레임 스캔을 시작할 때, 제 1 스위치(K1)는 GOA 회로(3)의 시작 신호(STV)의 제어하에 먼저 닫힌 후 턴 오프되어 제 1 노드(Q)의 전위를 리셋하고;
구체적으로, 상기 단계 1에서, GOA 회로(3)가 단일 프레임 스캔을 시작할 때, 상기 GOA 회로의 시작 신호(STV)는 먼저 고전위를 제공하여, 상기 제 2 스위치(K2)가 닫히고 제 1 노드(Q)의 전위가 리셋된 다음, 상기 GOA 회로의 시작 신호(STV)는 저전위를 제공하고, 상기 제 2 스위치(K2)는 턴 오프되어, GOA 회로(3)의 스캔 과정이 진행됨에 따라 제 1 노드(Q)의 전위가 변할 수 있다.
구체적으로, 상기 GOA 회로의 시작 신호(STV)의 펄스 주기는 GOA 회로(3)의 단일 프레임 스캔의 지속 기간과 동일하다.
단계 2: GOA 회로(3)의 상기 단일 프레임 스캔의 지속 기간 동안, 상기 전류 비교기(10)는 상기 GOA 회로(3)에서 클록 신호의 트레이스상의 전류(Isense) 및 기준 전류(Iref)의 크기를 지속적으로 비교하고, 비교 결과에 따라 대응하는 전위의 제 1 제어 신호(TP1)를 생성하여 AND 게이트 회로(20)의 제 1 입력 단자에 입력하고; 상기 상승 에지 펄스 지연 회로(30)는 미리 설정된 지속 기간의 지연 후에 상기 클록 신호 제어 신호(HSDRV)를 AND 게이트 회로(20)의 제 2 입력 단자에 입력하고;
여기서, 상기 GOA 회로(3)에서 클록 신호의 트레이스상의 전류(Isense)가 기준 전류(Iref)보다 클 때, 상기 제 1 제어 신호(TP1)는 고전위이고; 상기 GOA 회로(3)에서 클록 신호의 트레이스상의 전류(Isense)가 기준 전류(Iref)보다 작을 때, 상기 제 1 제어 신호(TP1)는 저전위이며;
단계 3: GOA 회로(3)의 상기 단일 프레임 스캔의 지속 기간 동안, 상기 AND 게이트 회로(20)는 상기 제 1 제어 신호(TP1)와 클럭 신호 제어 신호(HSDRV)가 모두 고전위일 때, 제 2 스위치(K2)가 닫히도록 제어하고, 전원(40)은 커패시터(C)를 충전하여 제 1 노드(Q)의 전압을 증가시키고; 상기 AND 게이트 회로(20)는 상기 제 1 제어 신호(TP1) 또는 클럭 신호 제어 신호(HSDRV)가 저전위일 때, 제 2 스위치(K2)가 턴 오프되도록 제어하고, 전원(40)은 커패시터(C)의 충전을 중단하여 제 1 노드(Q)의 전압을 변하지 않도록 유지하며;
구체적으로, AND 게이트 회로의 논리 연산 규칙에 따르면, 상기 AND 게이트 회로(20)는 상기 제 1 제어 신호(TP1)와 클럭 신호 제어 신호(HSDRV)가 모두 고전위일 때, 즉 상기 AND 게이트 회로(20)의 두개의 입력 단자가 모두 고전위일 때, 상기 AND 게이트 회로(20)는 고전위를 출력하고; 상기 AND 게이트 회로(20)는 상기 제 1 제어 신호(TP1) 또는 클럭 신호 제어 신호(HSDRV)가 저전위일 때, 즉 상기 상기 AND 게이트 회로(20)의 두개의 입력 단자 중 어느 하나가 저전위일 때, 상기 AND 게이트 회로(20)는 저전위를 출력한다. 따라서 상기 단계 3에서 상기 AND 게이트 회로(20)를 설정하고 고전위를 출력함으로써 제 1 스위치(K1)는 닫히고, 저전위를 출력함으로써 제 1 스위치(K1)는 턴 오프된다.
단계 4: GOA 회로(3)의 상기 단일 프레임 스캔의 지속 기간 동안, 상기 전압 비교기(50)는 제 1 노드(Q)의 전압을 기준 전압(Vref)과 비교하고, 상기 제 1 노드(Q)의 전압이 상기 기준 전압(Vref)보다 클 때, 과전류 보호 제어 신호(OCF)를 상기 전력 관리 칩(1)에 출력하여 GOA 회로의 과전류 보호를 위해 GOA 회로에 전력 공급을 중단하도록 상기 전력 관리 칩(1)을 제어한다.
상기 내용을 종합하면, 본 발명은 GOA 회로의 과전류 보호 시스템 및 방법을 제공하며, 상기 GOA 회로의 과전류 보호 시스템은 전력 관리 칩 및 레벨 시프트 칩을 포함하고, 상기 레벨 시프트 칩에는 과전류 보호 모듈이 제공되며, 상기 과전류 보호 모듈은 전류 비교기, AND 게이트 회로, 상승 에지 펄스 지연 회로, 전원, 전압 비교기, 제 1 스위치, 제 2 스위치 및 커패시터를 포함하고, 전류 비교기를 통해 GOA 회로에서 클록 신호 트레이스상의 전류를 검출하고, GOA 회로에서 클럭 신호 트레이스상의 전류가 너무 높으면 전원은 커패시터의 충전을 제어하고, 전압 비교기를 통해 커패시터의 양단 즉 제 1 노드의 전압을 검출하고, 제 1 노드의 전압이 너무 높으면 과전류 보호 제어 신호를 전력 관리 칩에 출력하여 GOA 회로의 과전류 보호를 위해 GOA 회로에 전력 공급을 중단하도록 전력 관리 칩을 제어함으로써 GOA 회로의 단락으로 인한 용융 현상을 피한다.
상기에서 해당 분야 당업자에 있어서 본 발명의 기술적 방안 및 기술적 개념에 근거하여 다양한 다른 변경 및 수정이 이루어질 수 있으며, 이러한 모든 변경 및 수정은 본 발명의 청구범위의 보호 범위내에 속한다.
Claims (12)
- 전력 관리 칩, 및 상기 전력 관리 칩에 전기적으로 연결된 레벨 시프트 칩을 포함하고, 상기 레벨 시프트 칩은 GOA 회로에 전기적으로 연결되는 GOA 회로의 과전류 보호 시스템에 있어서,
상기 레벨 시프트 칩에는 과전류 보호 모듈이 설치되고; 상기 과전류 보호 모듈은 전류 비교기, AND 게이트 회로, 상승 에지 펄스 지연 회로, 전원, 전압 비교기, 제 1 스위치, 제 2 스위치 및 커패시터를 포함하며; 상기 전류 비교기의 정상 입력 단자는 상기 GOA 회로에서 클록 신호의 트레이스상의 전류를 수집하고, 역상 입력 단자는 기준 전류를 수신하고; 상기 AND 게이트 회로의 제 1 입력 단자는 전류 비교기의 출력 단자에 전기적으로 연결되고, 제 2 입력 단자는 상승 에지 펄스 지연 회로의 출력 단자에 전기적으로 연결되고; 상기 상승 에지 펄스 지연 회로의 입력 단자는 클록 신호 제어 신호를 수신하고; 상기 커패시터의 일단은 제 1 노드에 전기적으로 연결되고, 타단은 접지되며; 상기 제 1 스위치의 일단은 전원에 전기적으로 연결되고, 타단은 제 1 노드에 전기적으로 연결되고, 제어 단자는 AND 게이트 회로의 출력 단자에 전기적으로 연결되고; 상기 제 2 스위치의 일단은 제 1 노드에 전기적으로 연결되고 타단은 접지되고, 제어 단자는 GOA 회로의 시작 신호를 수신하고; 상기 전압 비교기의 역상 입력 단자는 제 1 노드에 전기적으로 연결되고, 정상 입력 단자는 기준 전압을 수신하고, 출력 단자는 전력 관리 칩에 전기적으로 연결되고;
상기 클록 신호 제어 신호의 전위 레벨은 상기 GOA 회로에서 클록 신호의 전위 레벨에 대응하고; 상기 전력 관리 칩은 상기 레벨 시프트 칩을 통해 상기 GOA 회로에 전력을 공급하도록 구성되고, 상기 제 1 노드의 전압이 상기 기준 전압보다 큰 경우, 상기 전압 비교기는 과전류 보호 제어 신호를 상기 전력 관리 칩에 출력하여 GOA 회로의 과전류 보호를 위해 GOA 회로에 전력 공급을 중단하도록 상기 전력 관리 칩을 제어하고,
상기 전류 비교기는 상기 GOA 회로에서 클록 신호의 트레이스상의 전류 및 기준 전류의 크기를 지속적으로 비교하고, 비교 결과에 따라 대응하는 전위의 제 1 제어 신호를 생성하여 상기 AND 게이트 회로의 제 1 입력 단자에 입력하고,
여기서, 상기 GOA 회로에서 클록 신호의 트레이스상의 전류가 기준 전류보다 클 때, 상기 제 1 제어 신호는 고전위이고, 상기 GOA 회로에서 클록 신호의 트레이스상의 전류가 기준 전류보다 작을 때, 상기 제 1 제어 신호는 저전위이며,
상기 AND 게이트 회로의 출력 단자가 고전위이면 상기 제 1 스위치가 닫히고, 상기 AND 게이트 회로의 출력 단자가 저전위이면 상기 제 1 스위치가 턴 오프되고,
상기 GOA 회로의 시작 신호가 고전위이면 상기 제 2 스위치가 닫히고, 상기 GOA 회로의 시작 신호가 저전위이면 상기 제 2 스위치가 턴 오프되는 GOA 회로의 과전류 보호 시스템. - 제1항에 있어서,
상기 레벨 시프트 칩에는 상기 과전류 보호 모듈에 전기적으로 연결된 클록 신호 제어 신호 생성 모듈이 더 설치되고, 상기 클록 신호 제어 신호 생성 모듈은 상기 GOA 회로 및 과전류 보호 모듈에 클록 신호 제어 신호을 제공하도록 구성되는 GOA 회로의 과전류 보호 시스템. - 삭제
- 삭제
- 제1항에 있어서,
상기 GOA 회로의 시작 신호의 펄스 주기는 GOA 회로의 단일 프레임 스캔의 지속 기간과 동일하는 GOA 회로의 과전류 보호 시스템. - 청구항 1의 GOA 회로의 과전류 보호 시스템에 적용되는 GOA 회로의 과전류 보호 방법은,
단계 1: GOA 회로가 단일 프레임 스캔을 시작할 때, 제 2 스위치는 GOA 회로의 시작 신호(STV)의 제어하에 먼저 닫힌 후 턴 오프되어 제 1 노드의 전위를 리셋하고;
단계 2: GOA 회로의 상기 단일 프레임 스캔의 지속 기간 동안, 상기 전류 비교기는 상기 GOA 회로에서 클록 신호의 트레이스상의 전류 및 기준 전류의 크기를 지속적으로 비교하고, 비교 결과에 따라 대응하는 전위의 제 1 제어 신호를 생성하여 AND 게이트 회로의 제 1 입력 단자에 입력하고; 상기 상승 에지 펄스 지연 회로는 미리 설정된 지속 기간의 지연 후에 상기 클록 신호 제어 신호를 AND 게이트 회로의 제 2 입력 단자에 입력하고;
여기서, 상기 GOA 회로에서 클록 신호의 트레이스상의 전류가 기준 전류보다 클 때, 상기 제 1 제어 신호는 고전위이고; 상기 GOA 회로에서 클록 신호의 트레이스상의 전류가 기준 전류보다 작을 때, 상기 제 1 제어 신호는 저전위이며;
단계 3: GOA 회로의 상기 단일 프레임 스캔의 지속 기간 동안, 상기 AND 게이트 회로는 상기 제 1 제어 신호와 클럭 신호 제어 신호가 모두 고전위일 때, 제 1 스위치가 닫히도록 제어하고, 전원은 커패시터를 충전하여 제 1 노드의 전압을 증가시키고; 상기 AND 게이트 회로는 상기 제 1 제어 신호 또는 클럭 신호 제어 신호가 저전위일 때, 제 1 스위치가 턴 오프되도록 제어하고, 전원은 커패시터의 충전을 중단하여 제 1 노드의 전압을 변하지 않도록 유지하며;
단계 4: GOA 회로의 상기 단일 프레임 스캔의 지속 기간 동안, 상기 전압 비교기는 제 1 노드의 전압을 기준 전압과 비교하고, 상기 제 1 노드의 전압이 기준 전압보다 클 때, 과전류 보호 신호를 상기 전력 관리 칩에 출력하여 상기 전력 관리 칩이 GOA 회로에 대한 전력 공급을 중단하여 GOA 회로의 과전류 보호를 수행하도록 상기 전력 관리 칩을 제어하는 단계를 포함하고,
여기서, 상기 단계 3에서, 상기 AND 게이트 회로는 고전위를 출력함으로써 상기 제 1 스위치는 닫히고, 저전위를 출력함으로써 상기 제 1 스위치는 턴 오프되며;
상기 단계 1에서, 상기 GOA 회로의 시작 신호가 고전위를 제공할 때, 상기 제 2 스위치는 닫히고, 상기 GOA 회로의 시작 신호가 저전위를 제공할 때, 상기 제2 스위치는 턴 오프되는 GOA 회로의 과전류 보호 방법. - 삭제
- 삭제
- 제6항에 있어서,
상기 GOA 회로의 시작 신호의 펄스 주기는 GOA 회로의 단일 프레임 스캔의 지속 기간과 동일하는 GOA 회로의 과전류 보호 방법. - 전력 관리 칩, 및 상기 전력 관리 칩에 전기적으로 연결된 레벨 시프트 칩을 포함하고, 상기 레벨 시프트 칩은 GOA 회로에 전기적으로 연결되는 GOA 회로의 과전류 보호 시스템에 있어서,
상기 레벨 시프트 칩에는 과전류 보호 모듈이 설치되고; 상기 과전류 보호 모듈은 전류 비교기, AND 게이트 회로, 상승 에지 펄스 지연 회로, 전원, 전압 비교기, 제 1 스위치, 제 2 스위치 및 커패시터를 포함하며; 상기 전류 비교기의 정상 입력 단자는 상기 GOA 회로에서 클록 신호의 트레이스상의 전류를 수집하고, 역상 입력 단자는 기준 전류를 수신하고; 상기 AND 게이트 회로의 제 1 입력 단자는 전류 비교기의 출력 단자에 전기적으로 연결되고, 제 2 입력 단자는 상승 에지 펄스 지연 회로의 출력 단자에 전기적으로 연결되며; 상기 상승 에지 펄스 지연 회로의 입력 단자는 클록 신호 제어 신호를 수신하고; 상기 커패시터의 일단은 제 1 노드에 전기적으로 연결되고, 타단은 접지되고; 상기 제 1 스위치의 일단은 전원에 전기적으로 연결되고, 타단은 제 1 노드에 전기적으로 연결되고, 제어 단자는 AND 게이트 회로의 출력 단자에 전기적으로 연결되고; 상기 제 2 스위치의 일단은 제 1 노드에 전기적으로 연결되고, 타단은 접지되고, 제어 단자는 GOA 회로의 시작 신호를 수신하고; 상기 전압 비교기의 역상 입력 단자는 제 1 노드에 전기적으로 연결되고, 정상 입력 단자는 기준 전압을 수신하고, 출력 단자는 전력 관리 칩에 전기적으로 연결되고;
상기 클록 신호 제어 신호의 전위 레벨은 상기 GOA 회로에서 클록 신호의 전위 레벨에 대응하고; 상기 전력 관리 칩은 상기 레벨 시프트 칩을 통해 상기 GOA 회로에 전력을 공급하도록 구성되고, 상기 제 1 노드의 전압이 기준 전압보다 클 때, 상기 전압 비교기는 과전류 보호 제어 신호를 상기 전력 관리 칩에 출력하여 GOA 회로의 과전류 보호를 위해 GOA 회로에 전력 공급을 중단하도록 상기 전력 관리 칩을 제어하며;
여기서, 상기 AND 게이트 회로의 출력 단자가 고전위일 때, 상기 제 1 스위치는 닫히고, 상기 AND 게이트 회로의 출력 단자가 저전위일 때, 상기 제 1 스위치가 턴 오프되며;
상기 GOA 회로의 시작 신호가 고전위이면 상기 제 2 스위치가 닫히고, 상기 GOA 회로의 시작 신호가 저전위이면 상기 제 2 스위치가 턴 오프되며;
여기서, 상기 GOA 회로의 시작 신호의 펄스 주기는 GOA 회로의 단일 프레임 스캔의 지속 기간과 동일하는 GOA 회로의 과전류 보호 시스템. - 삭제
- 삭제
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710348923.XA CN106991988B (zh) | 2017-05-17 | 2017-05-17 | Goa电路的过电流保护系统及方法 |
| CN201710348923.X | 2017-05-17 | ||
| PCT/CN2017/092727 WO2018209783A1 (zh) | 2017-05-17 | 2017-07-13 | Goa电路的过电流保护系统及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200006592A KR20200006592A (ko) | 2020-01-20 |
| KR102318058B1 true KR102318058B1 (ko) | 2021-10-28 |
Family
ID=59419418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020197037157A KR102318058B1 (ko) | 2017-05-17 | 2017-07-13 | Goa 회로의 과전류 보호 시스템 및 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10332469B2 (ko) |
| EP (1) | EP3627487B1 (ko) |
| JP (1) | JP6852251B2 (ko) |
| KR (1) | KR102318058B1 (ko) |
| CN (1) | CN106991988B (ko) |
| WO (1) | WO2018209783A1 (ko) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107393491B (zh) * | 2017-07-18 | 2018-08-14 | 深圳市华星光电半导体显示技术有限公司 | 时钟信号输出电路及液晶显示装置 |
| US10417988B2 (en) * | 2017-09-01 | 2019-09-17 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Gate driver on array driving circuit and liquid crystal display device having the same |
| KR102338945B1 (ko) * | 2017-09-14 | 2021-12-13 | 엘지디스플레이 주식회사 | 레벨 쉬프터를 갖는 디스플레이 장치 |
| CN107508252A (zh) * | 2017-09-20 | 2017-12-22 | 深圳市华星光电技术有限公司 | 一种过流保护电路及显示面板 |
| CN107527602B (zh) * | 2017-09-30 | 2019-07-16 | 深圳市华星光电半导体显示技术有限公司 | 液晶显示面板及开关机控制电路 |
| CN107665683B (zh) * | 2017-10-12 | 2019-12-24 | 深圳市华星光电技术有限公司 | 时钟信号输出电路及时钟信号输出方法 |
| CN107993618B (zh) * | 2017-11-01 | 2020-09-29 | 昆山龙腾光电股份有限公司 | 显示装置的电平产生电路 |
| CN107909972A (zh) * | 2017-11-15 | 2018-04-13 | 深圳市华星光电技术有限公司 | 过流保护电路及方法 |
| CN107978266B (zh) * | 2018-01-22 | 2021-03-30 | 京东方科技集团股份有限公司 | 驱动信号生成电路及方法、显示系统 |
| CN108303581B (zh) * | 2018-02-01 | 2020-05-22 | 深圳市华星光电技术有限公司 | Goa电路及goa电路过流保护侦测方法 |
| CN109360520B (zh) | 2018-11-29 | 2020-11-24 | 惠科股份有限公司 | 检测电路和扫描驱动电路 |
| CN109672146B (zh) * | 2018-12-21 | 2020-06-26 | 惠科股份有限公司 | 供电电源过压保护装置和显示装置 |
| CN109599049B (zh) * | 2019-01-28 | 2022-02-08 | 惠科股份有限公司 | 一种显示面板的测试系统和测试方法 |
| CN109859671B (zh) * | 2019-04-01 | 2022-04-05 | 深圳市华星光电半导体显示技术有限公司 | 时钟信号过电流保护方法及阵列基板行驱动电路 |
| CN109979408A (zh) * | 2019-04-29 | 2019-07-05 | 深圳市华星光电技术有限公司 | 过流保护电路、方法及显示设备 |
| CN110277984B (zh) * | 2019-05-31 | 2021-08-03 | Tcl华星光电技术有限公司 | 电平移位电路及时钟讯号电路 |
| US11175318B2 (en) * | 2019-08-28 | 2021-11-16 | Novatek Microelectronics Corp. | Overcurrent detector for a multi-channel level shifter module |
| CN110969974A (zh) * | 2019-11-25 | 2020-04-07 | Tcl华星光电技术有限公司 | 电源管理电路及方法 |
| CN111258801A (zh) * | 2020-02-07 | 2020-06-09 | Tcl移动通信科技（宁波）有限公司 | 显示屏恢复方法及其系统、存储介质及终端设备 |
| CN111798809A (zh) * | 2020-07-09 | 2020-10-20 | Tcl华星光电技术有限公司 | 显示设备及显示装置 |
| CN112951173B (zh) * | 2021-02-04 | 2022-11-25 | 重庆先进光电显示技术研究院 | 一种栅极开启电压产生电路、显示面板驱动装置及显示装置 |
| CN113241940B (zh) * | 2021-07-12 | 2021-09-10 | 上海芯龙半导体技术股份有限公司 | 一种过流保护电路及开关电源芯片 |
| CN114023280B (zh) * | 2021-11-18 | 2022-11-08 | 深圳市华星光电半导体显示技术有限公司 | 电压控制电路、显示面板 |
| CN114243449B (zh) * | 2021-12-09 | 2024-03-19 | 中国电子科技集团公司第十一研究所 | 电流脉参数的调节装置及调节方法 |
| CN115800189B (zh) * | 2023-01-09 | 2023-05-02 | 上海海栎创科技股份有限公司 | 一种片上过流保护电路及保护方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013178524A (ja) | 2007-08-07 | 2013-09-09 | Thales | 液晶スクリーンにおける画像欠陥の統合検出方法 |
| CN105448260A (zh) | 2015-12-29 | 2016-03-30 | 深圳市华星光电技术有限公司 | 一种过流保护电路及液晶显示器 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3660838B2 (ja) * | 1999-09-22 | 2005-06-15 | 株式会社日立製作所 | 液晶表示装置 |
| JP2001318113A (ja) * | 2000-05-08 | 2001-11-16 | Seiko Epson Corp | 電気光学装置の検査装置及び検査方法 |
| KR101324410B1 (ko) * | 2009-12-30 | 2013-11-01 | 엘지디스플레이 주식회사 | 쉬프트 레지스터와 이를 이용한 표시장치 |
| CN102201664A (zh) * | 2010-03-25 | 2011-09-28 | 鸿富锦精密工业（深圳）有限公司 | 稳压电路系统 |
| CN102214987A (zh) | 2010-04-06 | 2011-10-12 | 大连精拓光电有限公司 | 用于为开关电源变换器提供过流保护的系统 |
| JP5749465B2 (ja) * | 2010-09-07 | 2015-07-15 | ローム株式会社 | 発光素子の駆動回路、それを用いた発光装置および電子機器 |
| JP2014186158A (ja) * | 2013-03-22 | 2014-10-02 | Japan Display Inc | 表示装置 |
| JP2015159471A (ja) * | 2014-02-25 | 2015-09-03 | サンケン電気株式会社 | レベルダウン回路及びハイサイド側短絡保護回路 |
| US9917503B2 (en) * | 2015-05-13 | 2018-03-13 | Fairchild Korea Semiconductor Ltd. | Overcurrent protection circuit and power factor correction circuit comprising the same |
| CN105223713B (zh) * | 2015-09-09 | 2018-05-25 | 深圳市华星光电技术有限公司 | 保护电路及具有该保护电路的液晶显示器 |
| CN105304050B (zh) * | 2015-11-20 | 2017-07-25 | 深圳市华星光电技术有限公司 | 一种过流保护电路和过流保护方法 |
| CN105448261B (zh) * | 2015-12-31 | 2018-05-18 | 深圳市华星光电技术有限公司 | 液晶显示器 |
| CN106169289B (zh) * | 2016-09-27 | 2019-01-04 | 深圳市华星光电技术有限公司 | 一种阵列基板行驱动电路及其过流保护方法、液晶显示器 |
| CN106409263B (zh) * | 2016-11-29 | 2020-05-22 | 海信视像科技股份有限公司 | 液晶面板及其线路短路保护方法 |
-
2017
- 2017-05-17 CN CN201710348923.XA patent/CN106991988B/zh active Active
- 2017-07-13 KR KR1020197037157A patent/KR102318058B1/ko active IP Right Grant
- 2017-07-13 WO PCT/CN2017/092727 patent/WO2018209783A1/zh unknown
- 2017-07-13 EP EP17910248.8A patent/EP3627487B1/en active Active
- 2017-07-13 US US15/569,389 patent/US10332469B2/en active Active
- 2017-07-13 JP JP2019556798A patent/JP6852251B2/ja active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013178524A (ja) | 2007-08-07 | 2013-09-09 | Thales | 液晶スクリーンにおける画像欠陥の統合検出方法 |
| CN105448260A (zh) | 2015-12-29 | 2016-03-30 | 深圳市华星光电技术有限公司 | 一种过流保护电路及液晶显示器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3627487B1 (en) | 2023-05-17 |
| EP3627487A1 (en) | 2020-03-25 |
| EP3627487A4 (en) | 2020-12-16 |
| KR20200006592A (ko) | 2020-01-20 |
| US10332469B2 (en) | 2019-06-25 |
| JP6852251B2 (ja) | 2021-03-31 |
| WO2018209783A1 (zh) | 2018-11-22 |
| JP2020517991A (ja) | 2020-06-18 |
| CN106991988A (zh) | 2017-07-28 |
| CN106991988B (zh) | 2019-07-02 |
| US20190108807A1 (en) | 2019-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102318058B1 (ko) | Goa 회로의 과전류 보호 시스템 및 방법 | |
| US10339877B2 (en) | Clock signal output circuit and liquid crystal display device | |
| US9659540B1 (en) | GOA circuit of reducing power consumption | |
| US9454940B1 (en) | Gate driver on array (GOA) circuit and LCD device using the same | |
| US9159280B1 (en) | GOA circuit for liquid crystal displaying and display device | |
| KR102323304B1 (ko) | 표시 구동 칩 및 액정 표시 장치 | |
| US10089948B2 (en) | Gate driver on array unit, related gate driver on array circuit, display device containing the same, and method for driving the same | |
| CN107610666B (zh) | 消除关机残影的电路及方法 | |
| US10665194B1 (en) | Liquid crystal display device and driving method thereof | |
| WO2020124769A1 (zh) | 显示面板驱动电路 | |
| CN112233628A (zh) | Goa电路及液晶显示器 | |
| CN107527601B (zh) | Goa电路的过电流保护电路及方法和液晶显示装置 | |
| US10417988B2 (en) | Gate driver on array driving circuit and liquid crystal display device having the same | |
| JP6823758B2 (ja) | 出力電圧調整回路及び液晶表示装置 | |
| WO2019041454A1 (zh) | Goa驱动电路及具有该goa驱动电路的液晶显示装置 | |
| US9153191B2 (en) | Power management circuit and gate pulse modulation circuit thereof capable of increasing power conversion efficiency | |
| CN108399905B (zh) | 显示驱动电路及显示驱动方法 | |
| TWM517398U (zh) | 畫素電路 | |
| US11315513B2 (en) | Driving circuit for display panel and high voltage tolerant circuit | |
| CN110956937B (zh) | 一种控制电路及其驱动方法、显示装置 | |
| TWI640968B (zh) | 顯示裝置的電源偵測單元及相關的電荷釋放方法及驅動模組 | |
| WO2020124669A1 (zh) | 电平转换模块及信号转换方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |