JPH02310927A - 半導体装置の多層配線における層間絶縁膜の形成方法 - Google Patents
半導体装置の多層配線における層間絶縁膜の形成方法Info
- Publication number
- JPH02310927A JPH02310927A JP13223589A JP13223589A JPH02310927A JP H02310927 A JPH02310927 A JP H02310927A JP 13223589 A JP13223589 A JP 13223589A JP 13223589 A JP13223589 A JP 13223589A JP H02310927 A JPH02310927 A JP H02310927A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- interlayer insulating
- wiring
- layer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011229 interlayer Substances 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000010410 layer Substances 0.000 claims abstract description 57
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 23
- 229920005591 polysilicon Polymers 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 18
- 230000003647 oxidation Effects 0.000 claims abstract description 3
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims description 13
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000000717 platinum sputter deposition Methods 0.000 abstract description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 20
- 229910052697 platinum Inorganic materials 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は半導体装置の多層配線における層間絶縁膜の
形成方法に係わり、特に、層間絶縁膜を平坦に形成可能
な層間絶縁膜の形成方法に関する。
形成方法に係わり、特に、層間絶縁膜を平坦に形成可能
な層間絶縁膜の形成方法に関する。
近年、半導体装置の高機能化のために、配線が多層に形
成されている。この多層配線は、半導体基板上に導電層
と絶縁層とが交互に重なり合う構造となっており、導電
層間に存在する上記絶縁膜を層間絶縁膜と称している。
成されている。この多層配線は、半導体基板上に導電層
と絶縁層とが交互に重なり合う構造となっており、導電
層間に存在する上記絶縁膜を層間絶縁膜と称している。
ところで、多層配線を形成する場合、最も重要な技術と
して、層間絶縁膜の平坦化が挙げられる。
して、層間絶縁膜の平坦化が挙げられる。
二あ層間絶縁膜の平坦化が必要な背景は、シリコン酸化
膜上に下層配線を形成し、この下層配線上に層間絶縁膜
をそのまま形成すると、配線パターンの凹凸がそのまま
層間絶縁膜に転写され、層間絶縁膜の急峻な段差部では
上層配線を形成するA1等の被着性が極めて悪(なる、
ことにある。その結果、係る段差部で上層配線の断線等
の問題が生ずる。
膜上に下層配線を形成し、この下層配線上に層間絶縁膜
をそのまま形成すると、配線パターンの凹凸がそのまま
層間絶縁膜に転写され、層間絶縁膜の急峻な段差部では
上層配線を形成するA1等の被着性が極めて悪(なる、
ことにある。その結果、係る段差部で上層配線の断線等
の問題が生ずる。
そこで、層間絶縁膜を平坦化するための従来例が種々提
案されている。
案されている。
例えば、特開昭60−35536号によれば、配線材料
としてポリシリコンを使用する場合、配線部を除いたポ
リシリコン膜を部分酸化して下層配線及びこの下層配線
間を絶縁する酸化膜を形成し、次いで白金をスパッタし
て熱処理を行うと、配線部分のみがシリサイド化するの
で、未反応の白金のみをエツチングして層間絶縁膜を形
成すれば、上面がほぼ平坦な層間絶縁膜を形成できる、
ことが開示されている。
としてポリシリコンを使用する場合、配線部を除いたポ
リシリコン膜を部分酸化して下層配線及びこの下層配線
間を絶縁する酸化膜を形成し、次いで白金をスパッタし
て熱処理を行うと、配線部分のみがシリサイド化するの
で、未反応の白金のみをエツチングして層間絶縁膜を形
成すれば、上面がほぼ平坦な層間絶縁膜を形成できる、
ことが開示されている。
[発明が解決しようとする課題]
しかしながら、前記従来例では、白金をスパッタする装
置、白金スパッタ後の熱処理を行う装置。
置、白金スパッタ後の熱処理を行う装置。
未反応の白金をエツチングする装置が各々必要であり、
白金スパッタ、シリサイド、白金エツチングの特別の工
程も必要となる。さらに、シリサイド化の熱処理及びそ
の後の未反応白金のエツチングの制御に困難が伴い、そ
の結果、層間絶縁膜の平坦化の精度が十分でないことも
考えられる。
白金スパッタ、シリサイド、白金エツチングの特別の工
程も必要となる。さらに、シリサイド化の熱処理及びそ
の後の未反応白金のエツチングの制御に困難が伴い、そ
の結果、層間絶縁膜の平坦化の精度が十分でないことも
考えられる。
そこで、この発明は、従来からの課題を解決するために
、白金のスパッタ、その後の熱処理、白金のエツチング
等の特別の工程及び装置を必要とすることな(、簡単か
つ精度良く層間絶縁膜を平坦に形成可能な方法を提供す
ること、を目的とするものである。
、白金のスパッタ、その後の熱処理、白金のエツチング
等の特別の工程及び装置を必要とすることな(、簡単か
つ精度良く層間絶縁膜を平坦に形成可能な方法を提供す
ること、を目的とするものである。
[課題を解決するための手段〕
この出願の発明は、上記目的を達成するために、半導体
装置の多層配線の下層配線と上層配線間に層間絶縁膜を
形成する方法において、絶縁膜上にポリシリコン膜を形
成する工程と、該ポリシリコン膜のうち下層配線を形成
する領域以外の当該ポリ> リコン膜を選択的に酸化し
て前記下層配線間を絶縁する絶縁膜を形成する工程と、
該酸化によって体積膨張したシリコン酸化膜を前記下層
配線と同じ膜厚になるまでエッチバックする工程と、該
エッチバック後前記下層配線及び該下層配線間を絶縁す
る絶縁膜からなる平面上に層間絶縁膜を形成する工程と
、を有してなることを特徴とするものである。
装置の多層配線の下層配線と上層配線間に層間絶縁膜を
形成する方法において、絶縁膜上にポリシリコン膜を形
成する工程と、該ポリシリコン膜のうち下層配線を形成
する領域以外の当該ポリ> リコン膜を選択的に酸化し
て前記下層配線間を絶縁する絶縁膜を形成する工程と、
該酸化によって体積膨張したシリコン酸化膜を前記下層
配線と同じ膜厚になるまでエッチバックする工程と、該
エッチバック後前記下層配線及び該下層配線間を絶縁す
る絶縁膜からなる平面上に層間絶縁膜を形成する工程と
、を有してなることを特徴とするものである。
ポリシリコン膜のうち下層配線を形成する領域以外の当
該ポリシリコン膜を選択的に酸化すると、ポリシリコン
膜の下層配線以外の部分、即ち下層配線間を電気的に絶
縁する絶縁膜となる部分がシリコン酸化膜となって体積
膨張する。
該ポリシリコン膜を選択的に酸化すると、ポリシリコン
膜の下層配線以外の部分、即ち下層配線間を電気的に絶
縁する絶縁膜となる部分がシリコン酸化膜となって体積
膨張する。
この膨張したシリコン酸化膜を下層配線と同じ膜厚にま
でエッチバックすると、下層配線及び前記絶縁膜とから
なる平面を平坦にすることができ゛る。この上に層間絶
縁膜を形成すれば、この層間絶縁膜を平坦に形成するこ
とができる。
でエッチバックすると、下層配線及び前記絶縁膜とから
なる平面を平坦にすることができ゛る。この上に層間絶
縁膜を形成すれば、この層間絶縁膜を平坦に形成するこ
とができる。
従って、白金スパッタ等の特別の装置及び工程を必要と
することな(簡単な手法によって層間絶縁膜を形成する
ことができる。しかも、シリコン酸化膜エッチバックの
制御性は良好であるため、層間絶縁膜の平坦化の精度も
良好となる。
することな(簡単な手法によって層間絶縁膜を形成する
ことができる。しかも、シリコン酸化膜エッチバックの
制御性は良好であるため、層間絶縁膜の平坦化の精度も
良好となる。
次に、本発明の一実施例について説明する。
第1図はこの一実施例に係る、層間絶縁膜の形成工程を
示す断面図である。
示す断面図である。
先ず、第1図(1)の工程について説明する。
半導体素子と後の工程によって形成される下層配線との
電気的な分離をするために半導体基板主面上に絶縁膜で
あるシリコン酸化膜lを8000〜10000人の膜厚
に形成する。
電気的な分離をするために半導体基板主面上に絶縁膜で
あるシリコン酸化膜lを8000〜10000人の膜厚
に形成する。
この後に、半導体素子間を電気的に接続する下層配線及
びこの下層配線間を電気的に分離する絶縁膜を形成する
ために、シリコン酸化膜l上に不純物をドープしたポリ
シリコン(多結晶シリコン)膜2をCVD法により約3
500人成膜する。
びこの下層配線間を電気的に分離する絶縁膜を形成する
ために、シリコン酸化膜l上に不純物をドープしたポリ
シリコン(多結晶シリコン)膜2をCVD法により約3
500人成膜する。
さらに、ポリシリコン膜2上に下層配線を形成する際の
マスクとなる窒化シリコン膜3をCVD法により約10
00人成膜し、下層配線のパターンのホトレジスト4を
該窒化膜3上に形成する。尚、ポリシリコン膜2は所望
の導電率が得られれば、その膜厚を制限されない。
マスクとなる窒化シリコン膜3をCVD法により約10
00人成膜し、下層配線のパターンのホトレジスト4を
該窒化膜3上に形成する。尚、ポリシリコン膜2は所望
の導電率が得られれば、その膜厚を制限されない。
次いで、(2)の工程に移行し、上記ホトレジスト4を
マスクにして窒化膜3を反応性イオンエツチングにより
バターニングした後、このホトレジストをアッシング除
去する。反応性イオンエツチングは、C,F、、CHF
3の混合ガスを用いて720W、 2.6T o r
rの条件で行った。尚、エツチングは反応性イオンエ
ツチング以外に、CDE(ケミカルドライエツチング)
でも可能である。
マスクにして窒化膜3を反応性イオンエツチングにより
バターニングした後、このホトレジストをアッシング除
去する。反応性イオンエツチングは、C,F、、CHF
3の混合ガスを用いて720W、 2.6T o r
rの条件で行った。尚、エツチングは反応性イオンエ
ツチング以外に、CDE(ケミカルドライエツチング)
でも可能である。
次いで、(3)の工程に移行し、パターニングされた窒
化膜5をマスクとして下層配線6領域以外のポリシリコ
ン膜2を部分酸化して、下層配線6とこの下層配線間を
電気的に分離する絶縁膜7を形成する。この絶縁膜7は
、ポリシリコン膜2に例えば、1000 ’C程度の熱
処理を施すことによりシリコン酸化膜(二酸化シリコン
)として形成されており、体積膨張によって当初のほぼ
2倍の膜厚の7000人に形成されている。
化膜5をマスクとして下層配線6領域以外のポリシリコ
ン膜2を部分酸化して、下層配線6とこの下層配線間を
電気的に分離する絶縁膜7を形成する。この絶縁膜7は
、ポリシリコン膜2に例えば、1000 ’C程度の熱
処理を施すことによりシリコン酸化膜(二酸化シリコン
)として形成されており、体積膨張によって当初のほぼ
2倍の膜厚の7000人に形成されている。
ここで、下層配線6の寸法を精度良(制御するためには
、窒化膜5を厚く形成することが好ましい。具体的には
、窒化膜5を1000Å以上の厚さで形成することが好
ましい。
、窒化膜5を厚く形成することが好ましい。具体的には
、窒化膜5を1000Å以上の厚さで形成することが好
ましい。
次いで、(4)の工程に移行し、絶縁膜7を反応性イオ
ンエツチングにより下層配線6と同じ膜厚になるまでエ
ッチバックする。
ンエツチングにより下層配線6と同じ膜厚になるまでエ
ッチバックする。
前記絶縁膜7は約7000人厚であり、前記下層配線6
は約3500人厚であるため、絶縁膜7を3500人エ
ッチバックすれば良い。
は約3500人厚であるため、絶縁膜7を3500人エ
ッチバックすれば良い。
反応性イオンエツチングは、C,F、、CHF、の混合
ガスを用いて630W、1.75Torrの条件で行っ
た。エッチバックは反応性イオンエツチング以外に、フ
ッ酸によるウェットエツチングでも可能である。
ガスを用いて630W、1.75Torrの条件で行っ
た。エッチバックは反応性イオンエツチング以外に、フ
ッ酸によるウェットエツチングでも可能である。
ところで、絶縁膜7である二酸化シリコンをエッチバッ
クする際のエツチング速度を予め実験等により確認して
おき、エッチバックすべき二酸化シリコンの膜厚は予め
既知であるため、エッチバック時間のコントロールによ
り、二酸化シリコンのエツチング厚を正確にコントロー
ルすることができる。従って、絶縁膜7を下層配線6の
厚さに精度良く等しくすることが可能となる。この結果
、(5)の工程で、下層配線6上に残った窒化膜5を選
択的に除去することにより、下層配線6及び絶縁膜7と
からなる平面を精度良く平坦化することができる。よっ
て、(6)の工程で、下層配線6及び絶縁膜7の上面に
、下層配線6と後の工程によって形成される上層配線と
の電気的な分離をする層間絶縁膜9を形成する際、下地
が平坦化されているために、層間絶縁膜9を平坦に形成
することができる。
クする際のエツチング速度を予め実験等により確認して
おき、エッチバックすべき二酸化シリコンの膜厚は予め
既知であるため、エッチバック時間のコントロールによ
り、二酸化シリコンのエツチング厚を正確にコントロー
ルすることができる。従って、絶縁膜7を下層配線6の
厚さに精度良く等しくすることが可能となる。この結果
、(5)の工程で、下層配線6上に残った窒化膜5を選
択的に除去することにより、下層配線6及び絶縁膜7と
からなる平面を精度良く平坦化することができる。よっ
て、(6)の工程で、下層配線6及び絶縁膜7の上面に
、下層配線6と後の工程によって形成される上層配線と
の電気的な分離をする層間絶縁膜9を形成する際、下地
が平坦化されているために、層間絶縁膜9を平坦に形成
することができる。
シリコン酸化膜のエッチバックにおける制御性は良好で
、特に、反応性イオンエツチングでは、エツチングすべ
きシリコン酸化膜厚の制御性が特に良好であるため、絶
縁膜7を下層配線6と同じ高さに精度良くコントロール
することができる。
、特に、反応性イオンエツチングでは、エツチングすべ
きシリコン酸化膜厚の制御性が特に良好であるため、絶
縁膜7を下層配線6と同じ高さに精度良くコントロール
することができる。
(6)の工程では、層間絶縁膜9をCVD法により11
Im程度形成する。層間絶縁膜の膜種としては、シリコ
ン窒化膜、シリコン酸化膜、フォスフオシリケードガラ
ス等を用いることが可能である。
Im程度形成する。層間絶縁膜の膜種としては、シリコ
ン窒化膜、シリコン酸化膜、フォスフオシリケードガラ
ス等を用いることが可能である。
尚、上記(5)の工程において、窒化膜5を選択的に除
去するために、熱リン酸を用いた。この熱リン酸は、シ
リコン酸化膜(絶縁膜7)、ポリシリコン膜(下層間&
116)を殆どエツチングすることがな(、窒化シリコ
ンだけを選択的にエツチングする。
去するために、熱リン酸を用いた。この熱リン酸は、シ
リコン酸化膜(絶縁膜7)、ポリシリコン膜(下層間&
116)を殆どエツチングすることがな(、窒化シリコ
ンだけを選択的にエツチングする。
次いで、図示しない工程により、層間絶縁膜9上に上層
配線を形成して、多層配線を完成する。
配線を形成して、多層配線を完成する。
この上層配線の形成は、上層配線と下層配線とを電気的
に接続するために下層配線上の層間絶縁膜を選択的に除
去し、この後層間絶縁膜上に上層配線を形成する。この
上層配線は下層配線と同様にポリシリコンで形成し、又
はAIを蒸着して形成するものであっても良い。配線層
が三つ以上の多層配線を必要とする場合では、上層配線
をポリシリコン膜で形成して平坦化した後、上記実施例
の工程を繰り返すことにより、三層以上の多層配線を形
成することができる。
に接続するために下層配線上の層間絶縁膜を選択的に除
去し、この後層間絶縁膜上に上層配線を形成する。この
上層配線は下層配線と同様にポリシリコンで形成し、又
はAIを蒸着して形成するものであっても良い。配線層
が三つ以上の多層配線を必要とする場合では、上層配線
をポリシリコン膜で形成して平坦化した後、上記実施例
の工程を繰り返すことにより、三層以上の多層配線を形
成することができる。
次に、上記実施例の(6)の工程の終了後上層配線を形
成して得られた半導体装置についての断線率を、層間絶
縁膜を平坦化しないもの、即ち、層間絶縁膜と下層配線
間を絶縁する絶縁膜とを同一層で形成した半導体装置の
断線率と比較した。この結果を第2図に示す。第2図は
、上記両者の上層配線の断線率の上層配線幅に対する変
化を示したグラフである。
成して得られた半導体装置についての断線率を、層間絶
縁膜を平坦化しないもの、即ち、層間絶縁膜と下層配線
間を絶縁する絶縁膜とを同一層で形成した半導体装置の
断線率と比較した。この結果を第2図に示す。第2図は
、上記両者の上層配線の断線率の上層配線幅に対する変
化を示したグラフである。
この第2図から分かるように、上記実施例で層間絶縁膜
を平坦化したものでは、上層配線の断線率が顕著に低下
していることが理解される。
を平坦化したものでは、上層配線の断線率が顕著に低下
していることが理解される。
上記実施例では、(1)の工程で不純物をドープしたポ
リシリコン膜を形成しているめた、工程がさらに簡略化
できる。もっとも、ポリシリコン膜2の形成後に不純物
を拡散することを妨げない。
リシリコン膜を形成しているめた、工程がさらに簡略化
できる。もっとも、ポリシリコン膜2の形成後に不純物
を拡散することを妨げない。
さらに、上記実施例では、従来のように白金をスパッタ
して層間絶縁膜を平坦化するものと比較して、熱処理の
回数が少ない状態で層間絶縁膜を平坦化することができ
るため、半導体基板上に形成される半導体素子に与える
ダメージを少なくすることができる。
して層間絶縁膜を平坦化するものと比較して、熱処理の
回数が少ない状態で層間絶縁膜を平坦化することができ
るため、半導体基板上に形成される半導体素子に与える
ダメージを少なくすることができる。
上記実施例では、半導体素子と後の工程によって形成さ
れる下層配線との電気的な分離をするために半導体基板
主面上に絶縁膜であるシリコン酸化膜1を設けているが
、シリコン酸化膜の代わりに、フォスフオシリケードガ
ラスを用いることもできる。
れる下層配線との電気的な分離をするために半導体基板
主面上に絶縁膜であるシリコン酸化膜1を設けているが
、シリコン酸化膜の代わりに、フォスフオシリケードガ
ラスを用いることもできる。
上記実施例は、半導体基板上に電界効果型トランジスタ
、バイポーラトランジスタ等の各種の半導体素子を形成
する際に適用されるものである。
、バイポーラトランジスタ等の各種の半導体素子を形成
する際に適用されるものである。
また、上記実施例で挙げた数値はいずれも一例であり、
これに限定されることなく他の数値を選択することがで
きるのは勿論である。
これに限定されることなく他の数値を選択することがで
きるのは勿論である。
〔発明の効果]
以上説明したように本発明方法によれば、白金のスパッ
タ、その後の熱処理、白金のエツチング等の特別の工程
及び装置を必要とすることなく、簡単かつ精度良く層間
絶縁膜を平坦に形成することができる。
タ、その後の熱処理、白金のエツチング等の特別の工程
及び装置を必要とすることなく、簡単かつ精度良く層間
絶縁膜を平坦に形成することができる。
銅1図は本発明の一実施例に係る層間絶縁膜の形成工程
を示す断面図、第2図は多層配線における上層配線幅と
その上層配線の断線率との関係を示すグラフである。 図中、lはシリコン酸化膜、2はポリシリコン膜、3,
5は窒化膜、4はホトレジスト、6は下層配線、7は絶
縁膜、9は層間絶縁膜、である。 111’r縄亭(o/、)
を示す断面図、第2図は多層配線における上層配線幅と
その上層配線の断線率との関係を示すグラフである。 図中、lはシリコン酸化膜、2はポリシリコン膜、3,
5は窒化膜、4はホトレジスト、6は下層配線、7は絶
縁膜、9は層間絶縁膜、である。 111’r縄亭(o/、)
Claims (1)
- (1)半導体装置の多層配線の下層配線と上層配線間に
層間絶縁膜を形成する方法において、絶縁膜上にポリシ
リコン膜を形成する工程と、該ポリシリコン膜のうち下
層配線を形成する領域以外の当該ポリシリコン膜を選択
的に酸化して前記下層配線間を絶縁する絶縁膜を形成す
る工程と、該酸化によって体積膨張したシリコン酸化膜
を前記下層配線と同じ膜厚になるまでエッチバックする
工程と、該エッチバック後前記下層配線及び該下層配線
間を絶縁する絶縁膜とからなる平面上に層間絶縁膜を形
成する工程と、を有してなることを特徴とする半導体装
置の多層配線における層間絶縁膜の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13223589A JPH02310927A (ja) | 1989-05-25 | 1989-05-25 | 半導体装置の多層配線における層間絶縁膜の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13223589A JPH02310927A (ja) | 1989-05-25 | 1989-05-25 | 半導体装置の多層配線における層間絶縁膜の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02310927A true JPH02310927A (ja) | 1990-12-26 |
Family
ID=15076526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13223589A Pending JPH02310927A (ja) | 1989-05-25 | 1989-05-25 | 半導体装置の多層配線における層間絶縁膜の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02310927A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04322431A (ja) * | 1991-04-23 | 1992-11-12 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
-
1989
- 1989-05-25 JP JP13223589A patent/JPH02310927A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04322431A (ja) * | 1991-04-23 | 1992-11-12 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100187870B1 (ko) | 반도체 구조물 및 그 제조 방법 | |
KR100302894B1 (ko) | 이중(dual) 두께 코발트 실리사이드 층을 갖는 집적 회로 구조 및 그 제조 방법 | |
US5903054A (en) | Integrated circuit with improved pre-metal planarization | |
JPH0685415B2 (ja) | 一対の重畳した部材の間に電気的絶縁媒体を設ける方法及び設けた構造体 | |
US5366850A (en) | Submicron planarization process with passivation on metal line | |
US6211557B1 (en) | Contact structure using taper contact etching and polycide step | |
JPH04229625A (ja) | 半導体装置の製造方法 | |
US5597764A (en) | Method of contact formation and planarization for semiconductor processes | |
JPH04211120A (ja) | コンタクトの形成方法およびそれを用いた半導体装置の製造方法 | |
US5714038A (en) | Method for forming contact hole of semiconductor device | |
JPH02310927A (ja) | 半導体装置の多層配線における層間絶縁膜の形成方法 | |
JPS63253661A (ja) | 半導体記憶装置の製造方法 | |
JP3065395B2 (ja) | 半導体素子の製造方法 | |
JPH0897383A (ja) | 半導体装置の製造方法 | |
KR100256237B1 (ko) | 콘택홀 형성방법 | |
JPH0669166A (ja) | コンタクトホールの形成方法 | |
JPS6331121A (ja) | 半導体装置の製造方法 | |
JPH05226333A (ja) | 半導体装置の製造方法 | |
JP2003273237A (ja) | 半導体装置の製造方法 | |
JPH0586653B2 (ja) | ||
KR100328829B1 (ko) | 반도체 장치의 연결부 형성방법 | |
JPH11145305A (ja) | 半導体装置の製造方法 | |
KR0147648B1 (ko) | 반도체 장치의 층간절연층 평탄화방법 | |
KR20030002800A (ko) | 아날로그 반도체 소자의 폴리 실리콘 저항 제조 방법 | |
JPH0456222A (ja) | 半導体装置の製造方法 |