JPH02306781A - 撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアイリス回路及びＡＧＣ回路を撮像手段の入力
と出力とに有する撮像装置に関する。

〔発明の概要〕

撮像手段の入力端及び出力側に設けられた光量制御系及
びゲイン制御系の独立的なディジタル制御を行うために
、ゲイン制御系出力にＡ／Ｄ変換器を設けて、その出力
に基きゲイン制御信号を形成すると共に、ゲイン制御系
の可変ゲインで補正した基準レベルをゲイン制御信号と
の演算で求めて、その演算値とＡ／Ｄ変換器出力ととの
光量制御信号を形成するようにし、一つのＡ／Ｄ変換器
を共用しても、光量制御系とゲイン制御系とを独立にデ
ィジタル制御可能とした撮像装置である。

〔従来の技術〕

アイリスによる入射光量制御ループと、ＡＧＣによるゲ
イン制御ループを備えた撮像装置が知られている（例え
ば、特開昭５７−９７２７５号）。

第　図はこの種の撮像装置の要部ブロック図で、アイリ
ス１を通った像光がＣＣＤ２で光電変換され、その読出
し出力がサンプルホールド回路３で画素クロックごとに
サンプリングされ、ビデオ信号が得られる。このビデオ
信号は検波・比較回路４においてレベル検出及び基準ｒ
ｅｆと比較され、誤差出力でもってアイリス１の開度が
制御される。

サンプルホールド回路３の出力のビデオ信号は電圧制御
アンプ（ＶＣＡ）５でゲイン制御され、プロセス回路６
で信号処理されてからテレビジョン信号として外部へ導
出される。ＶＣＡ５のゲイン制御は、その出力のレベル
を検波・比較回路７で基準ｒｅｆと比較して得た誤差信
号で行われる。

これらの２つの制御系はアイリス優先で互に協調動作す
る。例えば、暗像光でアイリス１が開き切った状態では
、ＡＧＣが作動してビデオ信号を増幅する。またアイリ
スの動作領域ではＡＧＣゲインは固定である。

〔発明が解決しようとする課題〕

プロセス回路６において信号をディジタル処理するため
にビデオ用Ａ／Ｄ変換器を設け、その出力でアイリスル
ープ及びＡＧＣループの検出・制御をも行うことが考え
られている。第　図はその一例で、ＶＣＡ４の出力をＡ
／Ｄ変換器８でディジタル信号にしてプロセス回路６で
処理すると共に、ディジタル信号を検波・比較回路９に
与えて、ＶＣＡ５及びアイリス１の制御信号を得て、夫
々Ｄ／Ａ変換器１０．１１を介してＶＣＡ５及びアイリ
ス１の制御入力に与える。

ところがこの例では、アイリス・ＡＧＣが共通の制御情
報に基いて並行動作するので、アイリス優先の動作が困
難であり、個々のループゲインを最適にすることができ
ない問題がある。

そこでサンプルホールド回路３の出力をディジタル信号
にするＡ／Ｄ変換器を追加して、アイリス系の制御信号
を作り、各ループを分離することが考えられる。しかし
この場合には、ＡＧＣがかかる前のダイナミックレンジ
の広いサンプルホールド回路６の出力を、１４〜１５ビ
ット程度の高分解能のビデオ用高速Ａ／Ｄ変換器で処理
することになり、全く実用的でない。

本発明はこの問題にかんがみ、広ダイナミツクレンジの
Ａ／Ｄ変換器を追加せずにアイリス系とＡＧＣ系とで独
立動作（例えばアイリス優先動作）ができるようにする
ことを目的とする。

〔課題を解決するための手段〕

本発明の撮像装置は、撮像手段への入射光量を制御する
アイリス１を備えた光量制御系２０と、上記撮像手段か
らの撮像出力のゲインを制御するゲイン制御系３０と、
上記ゲイン制御系３０の出力をＡ／Ｄ変換するＡ／Ｄ変
換器８とを備え、上記ゲイン制御系３０は、上記Ａ／Ｄ
変換器の出力に基いてゲイン制御信号を得るゲイン制御
信号形成回路３０ａを備え、上記光量制御系２０は、上
記ゲイン制御信号と一定基準レベルとを入力として上記
基準レベルと上記ゲイン制御系３０のゲインとの積を得
る掛算器１５と、上記掛算器の出力と上記Ａ／Ｄ変換器
８の出力とに基いて上記アイリスの制御信号を形成する
アイリス制御信号形成回路とを備える。

〔作用〕

掛算器出力は、基準レベルをゲイン制御系の可変ゲイン
倍に補正した値である。従って光量制御信号形成回路に
て、Ａ／Ｄ変換器出力（撮像出力レベルを上記可変ゲイ
ン倍した信号）と上記基準レベル補正値とに基いて、ア
イリス制御に必要なアイリス出力レベルと基準レベルと
の誤差を検出することができる。従ってフィードバック
ループにおいて１つのＡ／Ｄ変換器を共用しても、光量
制御系とゲイン制御系とを独立に作動させることができ
る。

〔実施例〕

第１図は本発明を適用した撮像装置の制御系の要部ブロ
ック図で、第５図及び第６図と同様にアイリス１及びＶ
ＣＡ５を光量絞り及びゲイン制御の各要素として備えて
いる。なおこの図では各制御ループに着目していてＣＣ
Ｄ２、サンプルホールド回路３等は省略してあり、各制
御要素は掛算器として示しである。

入射像光はアイリス１で制限され、ＣＯＤ等で光電変換
されてから、ＶＣＡ５で一定ゲインのビデオ信号になる
ようにゲイン制御される。ゲイン制御されたビデオ信号
は、Ａ／Ｄ変換器８を通じてディジタルプロセス回路６
に供給される。

Ａ／Ｄ変換器８の出力のディジタルビデオ信号は検波回
路１２に供給され、例えば１画面分の全画素の値が加算
平均されることにより、平均ビデオレベルが検出される
。この検出出力はコンパレータ１３に与えられ、基準レ
ベルＡＧＣ，ｒｅｆと比較されて、誤差信号が形成され
る。この誤差信号は例えば十数画面期間の時定数を有す
る時定数回路１４を介してＡＧＣ制御制御信号色じてＤ
／Ａ変換器１０に与えられ、その出力のアナログ制御電
圧でもってＶＣＡ５のゲインが制御される。

以上によりゲイン制御系２０が構成され、コンパレータ
１３と時定数回路１４とでゲイン制御信号形成回路２０
ａが構成されている。この系で、ＶＣＡ５の入力振幅を
Ｘとし、出力振幅をＡｘとする（Ａ：ＶＣＡの可変ゲイ
ン）と、 Ａ　ｘ　＝　ｋ　Ｖｃｘ　　−−−−−−−−−−−−
−−−−−（１）である（ｋはＶＣＡのゲイン定数）。

ゲイン制御信号■。は掛算器１５に与えられ、アイリス
制御系の基準レベルＩＲＩＳ、ｒｅｆと（７）掛算が行
われる。この基準レベルをＹとすると、掛算器１５では
、 ｋ　Ｖｃｘ　Ｙ　＝　Ａ　Ｙ　　−−−−−−−−−−
（２１の演算を行っている（ｋはＶＣＡ５のゲイン定数
）。掛算出力ＡＹはコンパレータ１６に供給され、検波
回路１２の出力τマからＡＹｆＪ＜減算される。

即ち、掛算器１５とコンパレータ１６とにより、ＡＧＣ
をかける前の撮像出力Ｘに対応したレベル情報マと基準
Ｙとの誤差をＡ倍した値を算出している。この誤差情報
に基いてアイリス制御を行う。

ＶＣＡ、５の入力Ｘのダイナミックレンジは１４〜１５
ｄＢあるが、このようにして追加の高分解能Ａ／Ｄ変換
器を用いずに、アイリス制御のためのディジタル誤差信
号Ａ　（ｘ−Ｙ）を得ている。

コンパレータ１６の出力の誤差信号は十数側面分の時定
数回路１７、割算器１８及びＤ／Ａ変換器１１を通じて
アイリス制御電圧としてアイリス１に与えられる。割算
器１８は、その入力の誤差信号Ａ　（ｘ−Ｙ）に掛けら
れているゲインＡで入力を割るゲイン補正回路であり、
時定数回路１４の出力のゲイン制御信号■。を受けて、
Ａ　（ｘ−Ｙ）　／ｋ　Ｖｃ＝　ｘ−Ｙ　　−−−−−
−−−（４１の演算を行う。これによってアイリスｌの
出力Ｘと基準Ｙとの誤差を正確に算出できる。必要があ
れば、更に固定のゲインｐでゲイン補正した信号ｐ　（
ｘ−Ｙ）を割算器１８で形成してもよい。

なおＶＣＡ５の可変ゲインＡが大である暗像光のときに
は、アイリス１は開度が大の領域で作動する。従ってア
イリス１がメカニカルな構造であれば、その開度が大の
ときには入力の制御電圧に対する開度の変化感度は低く
なっている。このため割算器１８によるゲイン補正を省
略しても制御性能が大巾に低下することはない。

以上により光量制御ループ３０が構成され、コンパレー
タ１６、時定数回路１７及び割算器１８により、アイリ
ス制御信号形成回路３０ａが構成されている。

掛算器１５は実際には、第２図に示すように、入力のゲ
イン制御信号をアドレスとして予めテーブル化した比例
関数データｋｖｃＹを導出するＲＯＭ１５ａであってよ
い。

第１図の構成によると、アイリス制御系及びＡＧＣ系が
独立にしかもアイリス優先で作動するように、各基にゲ
イン配分を与えることができる。

例えば第３図に示すように、ＣＣＤ出力が１５０ｍＶ以
上となるような入射光量のときにはアイリ大制御系が作
動し、このときにはＡＧＣは＋６ｄＢ固定となっている
。ＣＣＤ出力が１５０ｍＶ以下となる入射光量では、ア
イリス１は開き切り、ＡＧＣ系においてＡＧＣ出力が３
００ｍＶ一定となるようにゲイン制御動作が行われる。

このようなアイリス優先では、アイリスｌが動作してい
るときにはＡＧＣゲインが固定であるから、各基が相互
干渉してゲインが高くなり過ぎ発振現象が生じる可能性
が無く、安定制御が可能である。

第４図は第１図の制御系の具体的構成例であって、マイ
クロプロセッサ又はディジタルシグナルプロセッサで構
成されたコントローラ１９により、第１図中の検波器１
２、コンパレータ１３．１６、時定数回路１４．１７、
掛算器１５及び割算器１８が夫々構成されている。

〔発明の効果〕

本発明は上述のようにダイナミックレンジの広い撮像出
力をＡ／Ｄ変換せずに、ＡＧＣによりゲイン制御された
信号をＡ／Ｄ変換して、その変換出力に基いてゲイン制
御信号を作ると共に、ゲイン制御信号によって可変ゲイ
ン分だけ振幅補正された基準レベルを演算（掛算）で求
めて、演算出力とＡ／Ｄ変換出力とに基いて、ゲイン制
御前の撮像出力と基準レベルとの誤差を求め、この誤差
によりアイリスを制御するようにしたものである。

よって本発明によれば、ゲイン制御されたダイナミック
レンジが狭い信号を扱う１つのＡ／Ｄ変換器を用いて、
光量制御系及びゲイン制御系の夫々を独立に作動させる
ディジタル制御ループを構成することができる。特に入
出力の線形関数を記憶したＲＯＭのような簡単なディジ
タル掛算器を付加するだけで、高分解能で高速のＡ／Ｄ
変換器を省略することができる。

【図面の簡単な説明】

第１図は本発明を適用した描像装置の要部ブロック図、
第２図は第１図の掛算器の構成を示すブロック図、第３
図は第１図の系の入出力の制御特性を示すグラフ、第４
図は第１図の構成をマイクロコンピュータ又はディジタ
ルシグナルプロセッサで実現する要部ブロック図である
。 第５図及び第６図は従来の構成を示す要部ブロック図で
ある。 なお図面に用いた符号において、 １−・・−・−−−−−・−・・−アイリス２−・−−
−−−−−−・−・・−ＣＣＤ５・・−一−−−・−・
−・−−−−−−Ｖ　ＣＡ６−−−−−−−−−−−・
・・−−−−−プロセス回路１２−・・−−−−−−−
−−・・−・−検波回路１５−−−−−・−・−・−−
−ｍ−・掛算器１６−・・・・−−−一−−・・−−−
−−−コンパレータ１８−一−−−・−−−一−−・−
・・・−・割算器２０・−・−・・−−一一一・・・・
・−ゲイン制御系２０ａ　−−−−−−−−−−−−・
−ゲイン制御信号形成回路３０−・−・−−−一−−〜
・−・−光量制御系３０ａ・・−−−−−−一−−−−
−−アイリス制御信号形成回路である。

Claims (1)

1. 【特許請求の範囲】 １、撮像手段への入射光量を制御するアイリスを備えた
   光量制御系と、 上記撮像手段からの撮像出力のゲインを制御するゲイン
   制御系と、 上記ゲイン制御系の出力をＡ／Ｄ変換するＡ／Ｄ変換器
   とを備え、 上記ゲイン制御系は、上記Ａ／Ｄ変換器の出力に基いて
   ゲイン制御信号を得るゲイン制御信号形成回路を備え、 上記光量制御系は、上記ゲイン制御信号と一定基準レベ
   ルとを入力として上記基準レベルと上記ゲイン制御系の
   ゲインとの積を得る掛算器と、上記掛算器の出力と上記
   Ａ／Ｄ変換器の出力とに基いて上記アイリスの制御信号
   を形成するアイリス制御信号形成回路とを備える撮像装
   置。 ２、上記光量制御系が、上記アイリス制御信号を上記ゲ
   イン制御信号で補正する補正回路を備える請求項１に記
   載の撮像装置。