JPH02306774A - 撮像装置 - Google Patents
撮像装置Info
- Publication number
- JPH02306774A JPH02306774A JP1127277A JP12727789A JPH02306774A JP H02306774 A JPH02306774 A JP H02306774A JP 1127277 A JP1127277 A JP 1127277A JP 12727789 A JP12727789 A JP 12727789A JP H02306774 A JPH02306774 A JP H02306774A
- Authority
- JP
- Japan
- Prior art keywords
- output
- control system
- gain control
- converter
- iris
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 claims description 22
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000001514 detection method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000012935 Averaging Methods 0.000 description 1
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 1
- 206010065042 Immune reconstitution inflammatory syndrome Diseases 0.000 description 1
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアイリス回路及びＡＧＣ回路を撮像手段の入力
と出力とに有する撮像装置に関する。
と出力とに有する撮像装置に関する。
撮像手段の入力側及び出力側に設けられた光景制御系及
びゲイン制御系の独立的なディジタル制御を行うために
、ゲイン制御系出力にＡ／Ｄ変換器を設けて、その出力
に基きゲイン制御信号を形成すると共に、Ａ／Ｄ変換器
出力とゲイン制御信号とに基いてゲイン制御前の撮像手
段出力に相当する情報を得て、その情報に基いて光量制
御系の制御を行うようにし、一つのＡ／Ｄ変換器を共用
しても、光量制御系とゲイン制御系とを独立にディジタ
ル制御可能とした撮像装置である。
びゲイン制御系の独立的なディジタル制御を行うために
、ゲイン制御系出力にＡ／Ｄ変換器を設けて、その出力
に基きゲイン制御信号を形成すると共に、Ａ／Ｄ変換器
出力とゲイン制御信号とに基いてゲイン制御前の撮像手
段出力に相当する情報を得て、その情報に基いて光量制
御系の制御を行うようにし、一つのＡ／Ｄ変換器を共用
しても、光量制御系とゲイン制御系とを独立にディジタ
ル制御可能とした撮像装置である。
アイリスによる入射光量制御ループと、ＡＧＣによるゲ
イン制御ループを備えた撮像装置が知られている（例え
ば、特開昭５７−４６６６号、特開昭５７−９７２７５
号）。
イン制御ループを備えた撮像装置が知られている（例え
ば、特開昭５７−４６６６号、特開昭５７−９７２７５
号）。
第５図はこの種の撮像装置の要部ブロック図で、アイリ
ス１を通った像光がＣＣＤ２で光電変換され、その読出
し出力がサンプルホールド回路３で画素クロックごとに
サンプリングされ、ビデオ信号が得られる。このビデオ
信号は検波・比較回路４においてレベル検出及び基準ｒ
ｅｆと比較され、誤差出力でもってアイリス１０開度が
制御される。
ス１を通った像光がＣＣＤ２で光電変換され、その読出
し出力がサンプルホールド回路３で画素クロックごとに
サンプリングされ、ビデオ信号が得られる。このビデオ
信号は検波・比較回路４においてレベル検出及び基準ｒ
ｅｆと比較され、誤差出力でもってアイリス１０開度が
制御される。
サンプルホールド回路３の出力のビデオ信号は電圧制御
アンプ（ＶＣＡ）５でゲイン制御され、プロセス回路６
で信号処理されてからテレビジョン信号として外部へ導
出される。ＶＣＡ５のゲイン制御は、その出力のレベル
を検波・比較回路７で基準ｒｅｆと比較して得た誤差信
号で行われる。
アンプ（ＶＣＡ）５でゲイン制御され、プロセス回路６
で信号処理されてからテレビジョン信号として外部へ導
出される。ＶＣＡ５のゲイン制御は、その出力のレベル
を検波・比較回路７で基準ｒｅｆと比較して得た誤差信
号で行われる。
これらの２つの制御系はアイリス優先で互に協調動作す
る。例えば、暗像光でアイリス１が開き切った状態では
、ＡＧＣが作動してビデオ信号を増幅する。またアイリ
スの動作領域ではＡＧＣゲインは固定である。
る。例えば、暗像光でアイリス１が開き切った状態では
、ＡＧＣが作動してビデオ信号を増幅する。またアイリ
スの動作領域ではＡＧＣゲインは固定である。
プロセス回路６において信号をディジタル処理するため
にビデオ用Ａ／Ｄ変換器を設け、その出力でアイリスル
ープ及びＡＧＣループの検゛出・制御をも行うことが考
えられている。第６図はその一例で、ＶＣＡ４の出力を
Ａ／Ｄ変換器８でディジタル信号にしてプロセス回路６
で処理すると共に、ディジタル信号を検波・比較回路９
に与えて、ＶＣＡ５及びアイリス１の制御信号を得て、
夫々Ｄ／Ａ変換器１０．１１を介してＶＣＡ５及びアイ
リス１の制御入力に与える。
にビデオ用Ａ／Ｄ変換器を設け、その出力でアイリスル
ープ及びＡＧＣループの検゛出・制御をも行うことが考
えられている。第６図はその一例で、ＶＣＡ４の出力を
Ａ／Ｄ変換器８でディジタル信号にしてプロセス回路６
で処理すると共に、ディジタル信号を検波・比較回路９
に与えて、ＶＣＡ５及びアイリス１の制御信号を得て、
夫々Ｄ／Ａ変換器１０．１１を介してＶＣＡ５及びアイ
リス１の制御入力に与える。
ところがこの例では、アイリス・ＡＧＣが共通の制御情
報に基いて並行動作するので、アイリス優先の動作が困
難であり、個々のループゲインを最適にすることができ
ない問題がある。
報に基いて並行動作するので、アイリス優先の動作が困
難であり、個々のループゲインを最適にすることができ
ない問題がある。
そこでサンプルホールド回路３の出力をディジタル信号
にするＡ／Ｄ変換器を追加して、アイリス系の制御信号
を作り、各ループを分離することが考えられる。しかし
この場合には、ＡＧＣがかかる前のダイナミックレンジ
の広いサンプルホールド回路６の出力を、１４〜１５ビ
ット程度の高分解能のビデオ用高速Ａ／Ｄ変換器で処理
することになり、全く実用的でない。
にするＡ／Ｄ変換器を追加して、アイリス系の制御信号
を作り、各ループを分離することが考えられる。しかし
この場合には、ＡＧＣがかかる前のダイナミックレンジ
の広いサンプルホールド回路６の出力を、１４〜１５ビ
ット程度の高分解能のビデオ用高速Ａ／Ｄ変換器で処理
することになり、全く実用的でない。
本発明はこの問題にかんがみ、広ダイナミツクレンジの
Ａ／Ｄ変換器を追加せずにアイリス系とＡＧＣ系とで独
立動作（例えばアイリス優先動作）ができるようにする
ことを目的とする。
Ａ／Ｄ変換器を追加せずにアイリス系とＡＧＣ系とで独
立動作（例えばアイリス優先動作）ができるようにする
ことを目的とする。
本発明の撮像装置は、撮像手段への入射光量を制御する
アイリス１を備えた光量制御系２０と、上記撮像手段か
らの撮像出力のゲインを制御するゲイン制御系３０と、
上記ゲイン制御系３０の出力をＡ／Ｄ変換するＡ／Ｄ変
換器８とを備え、上記ゲイン制御系３０は、上記Ａ／Ｄ
変換器の出力に基いてゲイン制御信号を得るゲイン制御
信号形成回路３０ａを備え、上記光量制御系２０は、上
記Ａ／Ｄ変換器の出力と上記ゲイン制御信号とに基いて
、ゲイン制御前の上記撮像手段の出力に対応した情報を
得る演算手段１５と、上記演算手段の出力に基いて上記
アイリスの制御を行うアイリス制御信号形成回路とを備
える。
アイリス１を備えた光量制御系２０と、上記撮像手段か
らの撮像出力のゲインを制御するゲイン制御系３０と、
上記ゲイン制御系３０の出力をＡ／Ｄ変換するＡ／Ｄ変
換器８とを備え、上記ゲイン制御系３０は、上記Ａ／Ｄ
変換器の出力に基いてゲイン制御信号を得るゲイン制御
信号形成回路３０ａを備え、上記光量制御系２０は、上
記Ａ／Ｄ変換器の出力と上記ゲイン制御信号とに基いて
、ゲイン制御前の上記撮像手段の出力に対応した情報を
得る演算手段１５と、上記演算手段の出力に基いて上記
アイリスの制御を行うアイリス制御信号形成回路とを備
える。
演算手段は例えばＡ／Ｄ変換器の出力をゲイン制御信号
で割る割算器１５であり、ゲイン制御前の撮像手段出力
がディジタル信号の形で取出される。従って光量制御系
のために撮像手段出力をＡ／Ｄ変換する広ダイナミツク
レンジのＡ／Ｄ変換器を追加しなくても、演算手段の出
力に基いて光量制御系の制御信号を形成することができ
る。従ってフィードバックループにおいて１つのＡ／Ｄ
変換器を共用しても、光量制御系とゲイン制御系とを独
立に作動させることができる。
で割る割算器１５であり、ゲイン制御前の撮像手段出力
がディジタル信号の形で取出される。従って光量制御系
のために撮像手段出力をＡ／Ｄ変換する広ダイナミツク
レンジのＡ／Ｄ変換器を追加しなくても、演算手段の出
力に基いて光量制御系の制御信号を形成することができ
る。従ってフィードバックループにおいて１つのＡ／Ｄ
変換器を共用しても、光量制御系とゲイン制御系とを独
立に作動させることができる。
第１図は本発明を適用した撮像装置の制御系の要部ブロ
ック図で、第５図及び第６図と同様にアイリス１及びＶ
ＣＡ５を光量絞り及びゲイン制御の各要素として備えて
いる。なおこの図では各制？卸ループ ルド回路３等は省略してあり、各制御要素は掛算器とし
て示しである。
ック図で、第５図及び第６図と同様にアイリス１及びＶ
ＣＡ５を光量絞り及びゲイン制御の各要素として備えて
いる。なおこの図では各制？卸ループ ルド回路３等は省略してあり、各制御要素は掛算器とし
て示しである。
入射像光はアイリスｌで制限され、ＣＣＤ等で光電変換
されてから、ＶＣＡ５で調定ゲインのビデオ信号になる
ようにゲイン制御される。ゲイン制御されたビデオ信号
は、Ａ／Ｄ変換器８を通じてディジタルプロセス回路６
に供給される。
されてから、ＶＣＡ５で調定ゲインのビデオ信号になる
ようにゲイン制御される。ゲイン制御されたビデオ信号
は、Ａ／Ｄ変換器８を通じてディジタルプロセス回路６
に供給される。
Ａ／Ｄ変換器８の出力のディジタルビデオ信号は検波回
路１２に供給され、例えば１画面分の全画素の値が加算
平均されることにより、平均ビデオレベルが検出される
。この検出出力はコンパレータ１３に与えられ、基準レ
ベルＡＧＣ．ｒｅｆと比較されて、誤差信号が形成され
る。この誤差信号は例えば十数画面期間の時定数を有す
る時定数回路１４を介してＡＧＣ制御信号ＶＣとしてＤ
／Ａ変換器１０に与えられ、その出力のアナログ制御電
圧でもってＶＣＡ５のゲインが制御される。
路１２に供給され、例えば１画面分の全画素の値が加算
平均されることにより、平均ビデオレベルが検出される
。この検出出力はコンパレータ１３に与えられ、基準レ
ベルＡＧＣ．ｒｅｆと比較されて、誤差信号が形成され
る。この誤差信号は例えば十数画面期間の時定数を有す
る時定数回路１４を介してＡＧＣ制御信号ＶＣとしてＤ
／Ａ変換器１０に与えられ、その出力のアナログ制御電
圧でもってＶＣＡ５のゲインが制御される。
以上によりゲイン制御系２０が構成され、コンパレータ
１３と時定数回路１４とでゲイン制御信号形成回路２０
ａが構成されている。この系で、ＶＣＡ５の入力振幅を
Ｘとし、出力振幅をＡｘとする（Ａ：ＶＣＡの可変ゲイ
ン）と、 Ａ ｘ ＝ ｋ Ｖ ｃｘ −−−−−−−−−−−
−−−−−−−− （１１である（ｋはＶＣＡのゲイ
ン定数）。
１３と時定数回路１４とでゲイン制御信号形成回路２０
ａが構成されている。この系で、ＶＣＡ５の入力振幅を
Ｘとし、出力振幅をＡｘとする（Ａ：ＶＣＡの可変ゲイ
ン）と、 Ａ ｘ ＝ ｋ Ｖ ｃｘ −−−−−−−−−−−
−−−−−−−− （１１である（ｋはＶＣＡのゲイ
ン定数）。
制御信号■。と検波回路１２の出力τマ（一画面分の平
均ビデオレベル）とは、割算器１５に供給され、τＹを
可変ゲインＡで割った値マが算出される。この値はＶＣ
Ａ５の入力振幅に対応した一画面の平均レベルを表す。
均ビデオレベル）とは、割算器１５に供給され、τＹを
可変ゲインＡで割った値マが算出される。この値はＶＣ
Ａ５の入力振幅に対応した一画面の平均レベルを表す。
つまり割算器１５で、Ａｘ Ａｘ
の演算を行っている。このＡＧＣをかける前のビデオ信
号Ｘ対応したレベル情報マに基いてアイリス制御を行う
。ＶＣＡ５の入力Ｘのダイナミックレンジは１４〜１５
ｄＢあるが、このようにして追加の高分解能Ａ／Ｄ変換
器を用いずに、アイリス制御のためのアイリス出力レベ
ルに対応したディジタル値Ｔを得ることができる。
号Ｘ対応したレベル情報マに基いてアイリス制御を行う
。ＶＣＡ５の入力Ｘのダイナミックレンジは１４〜１５
ｄＢあるが、このようにして追加の高分解能Ａ／Ｄ変換
器を用いずに、アイリス制御のためのアイリス出力レベ
ルに対応したディジタル値Ｔを得ることができる。
割’ＪＫ器１ ５の出カマはコンパレータ１６に与えら
れ、基準レベルＩＲＩＳ．ｒｅｆと比較されることによ
り、誤差信号が形成される。この誤差信号は士数画面分
の時定数回路１７及びＤ／Ａ変換器１１を通じてアイリ
ス制御電圧としてアイリスｌに与えられる。以上により
光量制御ループ３０が構成され、コンパレータ１６と時
定数回路１７とでアイリス制御信号形成回路３０ａが構
成されている。
れ、基準レベルＩＲＩＳ．ｒｅｆと比較されることによ
り、誤差信号が形成される。この誤差信号は士数画面分
の時定数回路１７及びＤ／Ａ変換器１１を通じてアイリ
ス制御電圧としてアイリスｌに与えられる。以上により
光量制御ループ３０が構成され、コンパレータ１６と時
定数回路１７とでアイリス制御信号形成回路３０ａが構
成されている。
割算器１５は実際には、第２図に示すように、ＲＯＭ１
５ａと割算回路１５ｂとで構成できる。
５ａと割算回路１５ｂとで構成できる。
ＲＯＭ１５ａは入力■。をアドレスとして予めテーブル
化した比例関数データｋｖｃを導出する。
化した比例関数データｋｖｃを導出する。
割算回路１５ｂはマイクロコンピュータ又はディジタル
シグナルプロセッサにより構成され、ｋＶｃとＡｘとを
受けて、第２式のτｘ ／ ｋ Ｖｅの演算を実行する
。
シグナルプロセッサにより構成され、ｋＶｃとＡｘとを
受けて、第２式のτｘ ／ ｋ Ｖｅの演算を実行する
。
なおＲＯＭ１５ａは、ｋＸＶ，の演算を行う掛算器であ
ってもよい。またマイクロコンピュータ等を用いてＡｘ
＋に÷Ｖ．の演算を順次実行してもよい。
ってもよい。またマイクロコンピュータ等を用いてＡｘ
＋に÷Ｖ．の演算を順次実行してもよい。
第１図の構成によると、アイリス制御系及びＡＣＣ系が
独立にしかもアイリス優先で作動するように、各基にゲ
イン配分を与えることができる。
独立にしかもアイリス優先で作動するように、各基にゲ
イン配分を与えることができる。
例えば第３図に示すように、ＣＣＤ出力が゛１５０ｍＶ
以上となるような入射光量のときにはアイリス制御系が
作動し、このときにはＡＧＣは＋６ｄＢ固定となってい
る。ＣＣＤ出力が１５０ｍＶ以下となる入射光量では、
アイリス１は開き切り、ＡＣＣ系においてＡＧＣ出力が
３００ｍＶ一定となるようにゲイン側御動作が行われる
。このようなアイリス優先では、アイリス１が動作して
いるときにはＡＧＣゲインが固定であるから、各基が相
互干渉してゲインが高くなり過ぎ発振現象が生じる可能
性が無く、安定制御が可能である。
以上となるような入射光量のときにはアイリス制御系が
作動し、このときにはＡＧＣは＋６ｄＢ固定となってい
る。ＣＣＤ出力が１５０ｍＶ以下となる入射光量では、
アイリス１は開き切り、ＡＣＣ系においてＡＧＣ出力が
３００ｍＶ一定となるようにゲイン側御動作が行われる
。このようなアイリス優先では、アイリス１が動作して
いるときにはＡＧＣゲインが固定であるから、各基が相
互干渉してゲインが高くなり過ぎ発振現象が生じる可能
性が無く、安定制御が可能である。
第４図は第１図の制御系の具体的構成例であって、マイ
クロプロセッサ又はディジタルシグナルプロセッサで構
成されたコントローラ１８により、第１図中の検波器１
２、コンパレータ１３．１６、時定数回路１４．１７及
び割算器１５が夫々構成されている。
クロプロセッサ又はディジタルシグナルプロセッサで構
成されたコントローラ１８により、第１図中の検波器１
２、コンパレータ１３．１６、時定数回路１４．１７及
び割算器１５が夫々構成されている。
本発明は上述のように撮像出力の入力及び出力に設けら
れた光量制御系及びゲイン制御系を、ゲイン制御された
撮像出力信号のＡ／Ｄ変換出力及びこの信号をゲイン制
御系の可変ゲインで割って得たゲイン制御前の信号に基
いて夫々制御する構成であるから、ゲイン制御後の信号
を扱うダイナミックレンジが狭くてよい１つのＡ／Ｄ変
換器の出力を用いて、光量制御系及びゲイン制御系の夫
々を独立に作動させるループを構成することができ、制
御系の回路構成が非常に簡単になる。
れた光量制御系及びゲイン制御系を、ゲイン制御された
撮像出力信号のＡ／Ｄ変換出力及びこの信号をゲイン制
御系の可変ゲインで割って得たゲイン制御前の信号に基
いて夫々制御する構成であるから、ゲイン制御後の信号
を扱うダイナミックレンジが狭くてよい１つのＡ／Ｄ変
換器の出力を用いて、光量制御系及びゲイン制御系の夫
々を独立に作動させるループを構成することができ、制
御系の回路構成が非常に簡単になる。
第１図は本発明を適用した描像装置の要部ブロック図、
第２図は第１図の割算器の構成を示すブロック図、第３
図は第１図の系の入出力の制御特性を示すグラフ、第４
図は第１図の構成をマイクロコンピュータ又はディジタ
ルシグナルプロセソサで実現する要部ブロック図である
。 第５図及び第６図は従来の構成を示す要部ブロック図で
ある。 なお図面に用いた符号において、 １−・−・−・−−−−一−−・−アイリス２−・・−
・・−一一−−−−−・・ＣＣＤ４−・・−−−一−−
−−−・・・−・検波・比較回路５−−−−−・−−−
−−・−・−・ＶＣＡ８−−−ｍ−・−・・−・・−−
−−−−−Ａ ／ Ｄ変換器１２−・・・−−−一−−
・−・−検波回路１３．１６− ・−・・−コンパレー
タ１４．１７−−−−−−・−・一時定数回路１５−・
−・・−・−−一−−−・−・・割算器２０・−・−−
−〜−−−−−−−−・−・ゲイン制御系２０ａ −−
−−−−−・−−−一−−−ゲイン制御信号形成回路３
０・−一一−−−−−−−−−−・−・光量制御系３０
ａ−・−一−−−−−−−−−・・アイリス制御信号形
成回路である。
第２図は第１図の割算器の構成を示すブロック図、第３
図は第１図の系の入出力の制御特性を示すグラフ、第４
図は第１図の構成をマイクロコンピュータ又はディジタ
ルシグナルプロセソサで実現する要部ブロック図である
。 第５図及び第６図は従来の構成を示す要部ブロック図で
ある。 なお図面に用いた符号において、 １−・−・−・−−−−一−−・−アイリス２−・・−
・・−一一−−−−−・・ＣＣＤ４−・・−−−一−−
−−−・・・−・検波・比較回路５−−−−−・−−−
−−・−・−・ＶＣＡ８−−−ｍ−・−・・−・・−−
−−−−−Ａ ／ Ｄ変換器１２−・・・−−−一−−
・−・−検波回路１３．１６− ・−・・−コンパレー
タ１４．１７−−−−−−・−・一時定数回路１５−・
−・・−・−−一−−−・−・・割算器２０・−・−−
−〜−−−−−−−−・−・ゲイン制御系２０ａ −−
−−−−−・−−−一−−−ゲイン制御信号形成回路３
０・−一一−−−−−−−−−−・−・光量制御系３０
ａ−・−一−−−−−−−−−・・アイリス制御信号形
成回路である。
Claims (1)
- 【特許請求の範囲】 撮像手段への入射光量を制御するアイリスを備えた光量
制御系と、 上記撮像手段からの撮像出力のゲインを制御するゲイン
制御系と、 上記ゲイン制御系の出力をＡ／Ｄ変換するＡ／Ｄ変換器
とを備え、 上記ゲイン制御系は、上記Ａ／Ｄ変換器の出力に基いて
ゲイン制御信号を得るゲイン制御信号形成回路を備え、 上記光量制御系は、上記Ａ／Ｄ変換器の出力と上記ゲイ
ン制御信号とに基いて、ゲイン制御前の上記撮像手段の
出力に対応した情報を得る演算手段と、 上記演算手段の出力に基いて上記アイリスの制御を行う
アイリス制御信号形成回路とを備える撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1127277A JPH02306774A (ja) | 1989-05-20 | 1989-05-20 | 撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1127277A JPH02306774A (ja) | 1989-05-20 | 1989-05-20 | 撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02306774A true JPH02306774A (ja) | 1990-12-20 |
Family
ID=14956001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1127277A Pending JPH02306774A (ja) | 1989-05-20 | 1989-05-20 | 撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02306774A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5455622A (en) * | 1994-06-21 | 1995-10-03 | Eastman Kodak Company | Signal processing apparatus and method for offset compensation of CCD signals |
-
1989
- 1989-05-20 JP JP1127277A patent/JPH02306774A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5455622A (en) * | 1994-06-21 | 1995-10-03 | Eastman Kodak Company | Signal processing apparatus and method for offset compensation of CCD signals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5585846A (en) | Image signal processing circuit in a digital camera having gain and gamma control | |
| JPH04310072A (ja) | 映像信号クランプ回路 | |
| US6922209B1 (en) | Imaging apparatus and image signal processing method producing wide dynamic range | |
| JPH08154210A (ja) | 撮像装置 | |
| EP0535751B1 (en) | Automatic white balance control apparatus | |
| JP4489914B2 (ja) | Ａ／ｄ変換装置および固体撮像装置 | |
| AU692325B2 (en) | Signal processor employing high resolution analogue to digital conversion technique | |
| JPH0831974B2 (ja) | ピーキング処理装置 | |
| JPH02306774A (ja) | 撮像装置 | |
| GB2250888A (en) | Noise reduction of video signal | |
| JP2974323B2 (ja) | 撮像装置 | |
| JPH02306781A (ja) | 撮像装置 | |
| JPH10285432A (ja) | 映像信号のクランプ装置 | |
| JPH05153428A (ja) | クランプ回路 | |
| JP3039730B2 (ja) | 撮像装置 | |
| JPH05252419A (ja) | 映像信号処理装置 | |
| JPH0686155A (ja) | 撮像出力信号処理回路 | |
| JPH0552708B2 (ja) | ||
| JPH0510355Y2 (ja) | ||
| KR0141599B1 (ko) | 촬상장치 | |
| JPH05153431A (ja) | クランプ回路 | |
| JP2754934B2 (ja) | クランプ装置 | |
| JP2001085997A (ja) | ディジタル信号処理装置及びビデオカメラ装置 | |
| NL192135C (nl) | Signaalbewerkingsinrichting. | |
| JPH06112828A (ja) | アナログ・ディジタル変換回路 |