JPH10510112A

JPH10510112A - 信号処理

Info

Publication number: JPH10510112A
Application number: JP8518409A
Authority: JP
Inventors: ロバートケネディーマッキューアン
Original assignee: ジーイーシーマルコニリミテッド
Priority date: 1994-11-29
Filing date: 1995-11-24
Publication date: 1998-09-29
Also published as: GB2296147A; US6108611A; GB9424028D0; ES2128099T3; GB2296147B; EP0795249A1; AU3931895A; CA2205851A1; WO1996017471A1; CA2205851C; DE69507899T2; AU692325B2; EP0795249B1; DE69507899D1

Abstract

(57)【要約】信号プロセッサ（１０）は、検出器（１１）の開及び閉の両フィールド値を受信し、アナログ・ディジタル変換器（１５）を介して信号をディジタル信号に変換する前に、素子間のオフセットレスポンスの非均一性を補正する。次いで、補正された信号は、素子のレスポンスの線形及び高次の非均一性を補償するためにディジタル的に処理される。本発明は、所与の出力信号放射に対するアナログ・ディジタル変換器の分解能を比較的低くすることを可能にする。

Description

【発明の詳細な説明】信号処理本発明は、検出器の素子のアレイから受信した信号を処理する装置及び方法に関し、特定的には赤外の線形及び二次元スターリングアレイ、特に非冷却型スターリングアレイセンサに適用可能である。近代的な赤外センサは、多数の検出器素子を使用して放射を検出して電子信号を発生し、その信号から熱イメージまたは他の情報を得ることができる。これらの多素子システムに伴う主たる問題は、検出器内の各素子がそれぞれのレスポンス及びそれに伴うオフセットを有しており、さらなる処理またはイメージ表示を遂行するためには、これらをある共通レベルに正規化しなければならないことである。素子間のレスポンスは50％以上まで、オフセットは数千等価摂氏度まで変化していることが多い。更に、素子間には若干の高次の非線形変化が存在することも多い。非均一補正処理回路は、信号内に付加的な雑音またはひずみを導入することなく、これらの広範囲の変化に対処できるものでなければならない。検出器の非均一性を補正する若干の方法がここ数年の間に開発されている。ＣＭＴ及びＩｎＳｂ材料のような冷却型検出器技術と共に屡々使用される最も簡易な方法は、検出器出力を高分解能（典型的には12乃至14ビット）に直接ディジタル化することである。次いで、各素子に対応するディジタルデータに、対応するオフセット係数が加算され、対応するレスポンス係数が乗算されてアレイ内の各素子毎に正規化された信号が求められる。この信号には、総合オフセット及び利得に対してさらなる処理がなされ、熱イメージまたは他の信号処理が生成される。非冷却型検出器のために開発された一つの技術は、多くのこのような検出器がシーン温度の変化のみに応答すること、従って検出器から信号を誘起させるためには検出器上への放射入射を中断させる、即ち「チョップ」しなければならないという事実を利用している。信号を発生させるための変調を必要としないこれらの検出器でさえ、システムのための規則的な安定した参照を与える中断手段、即ちチョッパを使用しなければ便益を得ることができない。これらのシステムにおいては、チョッパ即ち参照を見ている（チョッパ即ち参照にスイッチした）時の各素子の出力を、シーンを見ている時に発生する出力から減算することによって各検出器からの信号を導出することができる。この「イメージ差処理法」（ＩＤＰ）は、素子間のレスポンス変動を補正するだけで素子間の個々のオフセット変動が直接打ち消され、正規化された結果が得られる。このＩＤＰプロセスにおいては、一般に検出器がチョッパ即ち参照を見る時間を「閉」フィールドと称し、一方検出器がシーンを見る時間を「開」フィールドと呼んでいる。通常の環境の下では開及び閉フィールドは順次に動作するが、若干のシステムでは時々チョッパまたはシーンを見るようにし、連続する閉フィールドの間に幾つかの開フィールドを発生させる、またはその逆にするだけでよいようになっている。チョップしないシステムとは、開フィールドだけが存在し、比較的少数の（多分システムの寿命中に１回の）閉フィールドが発生するというような極端な場合である。不幸にも、非冷却型検出器システムの殆どの応用は、質量及び電力消費が重要視される携帯形動作を含んでいる。更に、非冷却型検出器は一般にそれらと対照される冷却型検出器よりも低価格であり、従って支援エレクトロニクスの価格がシステム価格の大部分を占めている。これらの理由から、一般に非冷却型検出器の出力を直接量子化することは回避されている。それは、直接量子化を行うのに十分な分解能及び帯域幅を有するアナログ・デジタル変換器が電力を消費し、また高価であるからである。電力消費が大きいと、必要な電池電力が増加するためにシステムの質量も増加し、結果として動作費用が増加するようになる。低分解能アナログ・デジタル変換器を縦続するか、またはアナログ前処理と組合わせて使用してこれらの問題を解消しようとする幾つかの新しい処理アーキテクチャが開発されている。図１は非冷却型検出器システムのための、このようなアーキテクチャの一つを示している。検出器１からの出力は、乗算アナログ・デジタル変換器（ＭＤＡＣ）２を介してレスポンスの第１補正がなされる。通常、これは製造中に、検出器を均一に２つのレベル（一方は「暗」またはチョッパであることができる）に曝し、これから各素子の乗算係数を求め、その後に素子から受信した値にＭＤＡＣ２によってこの乗算係数を乗算してレスポンスの非均一性を補正することによって達成される。これらの乗算係数はランダムアクセスメモリ（ＲＡＭ）９内に格納される。各素子毎の補正された出力値は加算増幅器３へ供給され、加算増幅器３において１またはそれ以上のディジタル・アナログ変換器（ＤＡＣ）４、５の出力が、上記各素子毎の補正された出力値から減算される。得られた信号は、アナログ・デジタル変換器（ＡＤＣ）６によって表示するのに必要なレベルにディジタル化される。検出器１が参照表面（閉フィールド）を見ている間にオフセットＲＡＭ７の内容が更新され、この期間中にＤＡＣ５及びＡＤＣ６に接続されているフィードバックループがＡＤＣ６への入力を中間の範囲、または０に駆動するように安定化させる。これは、ＤＡＣ５とレスポンス補正済信号を含んでいるＭＤＡＣ２との間の差をディジタル化し、その結果をオフセットＲＡＭ７内のデータに加算することによって達成される。従って、更新された後のオフセットＲＡＭ７は閉フィールド中の検出器レスポンスのディジタル等価値を含み、ＲＡＭ７内の各位置は検出器１内の個々の素子に対応している。もし、ＡＤＣ６のＬＳＢがオフセットＤＡＣ５のＬＳＢに正確に対応するようにループ利得を正確に１に調整すれば、ループが収束した時に、検出器オフセットのどのような変化も正確に０にされる。開フィールド中は、このオフセットデータが再びＤＡＣ５へ、従って加算増幅器へ供給され、レスポンス補正済信号から減算されてＩＤＰデータが直接生成される。このデータは、普通のビデオ標準に適合させるべく、時再順序付け（テンポラルリシーケンシング）のような爾後処理のためにＡＤＣ６を使用してディジタル化することができる。ディジタル化される熱ウィンドウを調整するために、加算増幅器において信号にグローバルオフセットを加算し、それによってディジタイザ範囲を観測中の熱シーンに整合させることができる。図１では、ＤＡＣ４を使用して手動で、またはカスタムＩＣ８内に組み込まれているある自動アルゴリズムの制御の下にの何れかで調整してこのグローバルオフセットを達成している。熱イメージングセンサの場合、ＭＤＡＣ２及びオフセットＤＡＣ５の典型的な分解能はそれぞれ12及び16ビットであり、一方ＡＤＣ６はビデオ表示システムに通常使用されている８ビットに制限することができる。オフセットループは自己補正型であり、温度ドリフトまたは１／ｆ雑音を原因とするオフセットの変化は、閉フィールド中にオフセットＲＡＭ７が更新される度に自動的に補正される。電源投入時のオフセットＲＡＭ７内のランダムデータは、フィードバックループの動作によって正しい値に迅速に収束する。正確なオフセット値への収束の速度、及び爾後の追尾は、オフセットデータに対する連続更新の間の最大ステップを決定するＡＤＣ６のダイナミックレンジによってのみ制限される。この信号処理アルゴリズム及びアーキテクチャは、100×100素子のアレイをベースとする低価格熱イメージングセンサに成功裏に適用されてきた。この方法は価格、容積及び電力消費が何れも低いという便益を提供はするが、限界も有している。詳しく述べれば、レスポンス補正段階（ＭＤＡＣ）は、類似回路の合計電力にほぼ近い電力を消費するにも拘わらず帯域幅が制限される。これは、より広い帯域幅が要求されるより大きい、そしてより高速な検出器アレイと共に動作させる場合に特に問題であり、一般には単一のディジタルカスタム集積回路の管理の下に多重アナログ処理チェーンを動作させることによって解消している。更に、適切に機能させるためにはオフセットフィードバックループはアレイ内の各素子毎に同一の利得を有していなければならないから、処理チェーン内のＭＤＡＣ２及びオフセット補正ＤＡＣ５の相対位置は固定されている。もしＭＤＡＣをオフセット補正ＤＡＣ５の後に配置すれば、このループ利得は各素子毎に異なることになり、スミアリングのようなイメージアーチファクトを導入することになる。この固定されたアーキテクチャの結果として、応答性（レスポンシビティ）補正ＭＤＡＣ２はオフセット範囲を大幅に増加させ、そのためオフセットＤＡＣ５の必要ダイナミックレンジが増加することになる。この方法の別の限界は、要求されるアナログ処理回路の精度が現在のアナログＡＳＩＣ機能の能力を超えていることである。従って、アナログ処理は入手可能なＤＡＣ及びＭＤＡＣから製造しなければならないので、可能な集積及び小型化の程度が制約される。この制約のために、特に多重アナログチャネルシステムにおける達成可能な最低価格及び容積が制限される。明らかに、これらの限界及び制約の全ては、先ず第１に代替直接ディジタル化と比較して処理アーキテクチャが提供する便益を損ねる。理想的には、信号をディジタル化した後にレスポンス補正をディジタルドメイン内で実行してＭＤＡＣを回路から排除し、レスポンス整合機能をＡＳＩＣ技術内の残余のディジタル処理と統合できるようにする。しかしながら、このようにすると検出器からのレスポンス変動が直接ディジタル化され、システムが機能するシーン温度範囲を大幅に制限するようになる。図２にこれを示してあり、ＡＤＣへの入力が温度に対してプロットされている。上述したように、閉フィールド中はオフセット補正ループがＡＤＣへの入力を０に維持するが、回路内にＭＤＡＣが設けられていない場合にはレスポンス変動は補正されないままとなる。従って、赤外シーンを見る場合、ＡＤＣへの入力はレスポンス変動によって支配され得る。大きい検出器アレイには典型的に±50％のレスポンス変動が存在することがあり得、チョッパまたは参照との温度差が小さい場合であっても、レスポンス範囲の端に近い素子が飽和する。図２に、±50％のレスポンス変動を有するシステムの動作範囲を破線ボックス（Ａ）で示してある。もし、図１のＤＡＣ４のようなグローバルオフセットコントロールを使用してより極端な温度を見れば、問題はより深刻になる。ＤＡＣの出力はＡＤＣの入力電圧範囲を実効的にシフトさせ、より極端な電圧を、従って温度をディジタル化することを可能にする。これらの環境の下では、極端なレスポンスの素子はＡＤＣを飽和させ、チョッパまたは参照との温度差が増加するにつれて、ディジタル化される素子の出力は益々少数になり得る。図２はこれを示しており、オフセット調整によって若干の素子が常に飽和するようなＡＤＣの入力範囲をもたらしている。Ｔ₂よりも低い温度では最低レスポンスの素子が負に飽和させ、一方、Ｔ₁よりも高い温度では高レスポンスの素子が正に飽和させる。Ｔ₁とＴ₂との間の温度では、正規化されたレスポンスに極めて近い素子を除く全ての素子がＡＤＣ入力を飽和させる。従って、もし飽和問題を回避するのであれば、応答性整合はアナログ・デジタル変換に先立って遂行しなければならず、この制約は、潜在的な便益をもたらすレスポンス補正をディジタル的に実現することを妨げる。EP 0138579は、アナログ・デジタル変換器による変換の前に暗フィールド値を開フィールド値から減算するようなシステムを採用することによって、アナログ・デジタル変換器の制限された分解能の問題を部分的に取扱っている。しかしながら、それでも開フィールドに使用可能な分解能は、アナログ・デジタル変換器の分解能を超えていない。本発明は、この限界を打破し、上述した便益を付加的な機能と共に実現可能にすることを目指すものである。本発明の第１の面によれば、検出器の素子の出力値に対応するアナログ信号を受信する信号処理装置が提供され、本装置は、素子のオフセットレスポンス内の何等かの非均一性を補正するために上記アナログ信号を変更するアナログ処理手段と、変更された信号をディジタル信号に変換するアナログ・デジタル変換器と、このディジタル信号を受信して素子のレスポンスの線形及び／または高次の非均一性を補正するディジタル処理手段とを備えている。本発明を使用することによって、レスポンスの線形及び高次の非均一性の補正がディジタルプロセッサ内で達成されるので、最早図２のＭＤＡＣを使用する必要はなくなる。有利なのは、信号処理装置は、（ａ）検出器素子の出力値から導出した信号を受信するアナログ・デジタル変換器と、（ｂ）この変換器からのディジタル出力信号を受信し、各検出器素子毎にこの変換器の出力信号から導出した視認シーンを表す連続値を加算し、各検出器素子毎の合計値を担持する出力信号を生成するディジタル処理手段と、（ｃ）この合計値を表すディジタル値を受信して格納するメモリと、（ｄ）このメモリ内に格納されているディジタル値をアナログ信号に変換するディジタル・アナログ変換器と、（ｅ）この信号をアナログ・デジタル変換器へ伝送する前に、特定の検出器素子に関連する合計値を対応する検出器出力値から減算する信号変更手段とを備えていることである。これにより、閉及び開フィールド値を「追尾」し、アナログ・デジタル変換器の入力から減算することが可能になり、装置の分解能がアナログ・デジタル変換器の分解能によって制限されることがなくなる。これによって、高分解能アナログ・デジタル変換器の価格、及びこれらの変換器の電力消費は共にかなり節約される。ここでは、加算回路は、各検出器毎の連続開フィールドと連続閉フィールドとの間の変化だけを決定し、閉フィールドと開フィールドとの間の差はディジタル処理手段によって決定されている。好ましいのは、アナログ・デジタル変換器は検出器よりも低い分解能を有し、アレイ内の各素子による信号出力を変換器の分解能よりも高い分解能までディジタル処理手段によって決定できるように、ディジタル処理手段は特定の素子に対応する連続値を追尾してアナログ・デジタル変換器処理手段を制御することである。有利なのは、アレイからの信号は閉及び開フィールドの両方について受信され、ディジタル処理手段は開及び閉フィールドの両方に関して何れか１つの素子の強度に関連する連続値を追尾することである。これにより、閉及び開フィールドの両方のための分解能をアナログ・デジタル変換器の分解能よりも遥かに高くすることができる。若干の検出器では、連続フレーム読み出しの間に閉フィールドを必ずしも必要としない。この場合「閉」フィールド値は、製造者によって１回だけ求めればよいか、または例えばイメージャの動作開始時に、定期的にリセットしてもよい。代替として、幾つかの閉フィールドを各開フィールドの間に求めてもよい。本発明は、検出器、及び検出器に入射する放射を中断する手段を有し、放射が中断されている間の閉フィールドと、放射が検出器に入射している間の開フィールドの両方において検出器の各素子を読み出すようになっているイメージャ内に使用する場合に特に有利である。若干の非冷却形赤外検出器の場合のＩＤＰプロセスは、単に開フィールドから閉フィールドを減算するよりも複雑である。例えば、開フィールドから先行閉フィールドの半分と、後続閉フィールドの半分を減算する場合には、３点ＩＤＰプロセスが必要になる。開フィールドデータから減算される項は後続閉フィールドの更新中に容易に計算できるから、このアルゴリズムを本発明で実現するのに特に簡単である。図１の原形アーキテクチャは２点ＩＤＰ信号を必要とし、この信号は開フィールド中に加算増幅器によって生成され、ＲＡＭの付加的なブロック内に格納され、そして後続閉フィールドが発生すると３点ＩＤＰデータに変換される。本発明では開及び閉フィールドデータは別々に格納されるから、本発明ではこの付加的なフィールド格納ＲＡＭは不要である。ＩＤＰ及びレスポンス整合機能に加えて、グローバルオフセット及び利得調整もディジタル的に実現することができ、従って図１のアナログ処理アーキテクチャから別のＤＡＣも排除される。ディジタルプロセスの全ては、単一のディジタル特定用途向け集積回路（ＡＳＩＣ）デバイスに容易に統合することができる。それにより、信号処理エレクトロニクスの価格、電力消費、及び容積はかなり減少し、より経済的な、且つ市場性の高いシステムが得られる。線形及び／または高次の応答性の補正を、アナログドメインではなくディジタル的に遂行すると、高分解能応答性係数を使用することができる。前述したように、図１のＭＤＡＣの典型的な分解能は、十分な帯域幅内の使用可能なデバイス性能によって制限され、12ビット程度である。ディジタル応答性補正は、使用可能にされる格納容量によってのみ制限され、16ビットまたはそれ以上の精度を実現することができる。この増加したレスポンス補正ダイナミックレンジは、幾つかの便益を提供する。第１に、レスポンス補正係数の精度は、もし必要ならば高めることができ、参照とはかなり異なる温度のシーンの場合でさえも、最終イメージの均一性を潜在的に増加させることが可能である。代替として、より広範囲のレスポンス変動を許容することができ、それによって均一性がより低い検出器でさえシステム内に使用することが可能になる。従って、有用検出器の歩留りが増加し、システムの価格が低下する。本発明の小さい制限は、飽和が発生するのを回避するために順次開フィールド間の、または閉フィールド間の差をＡＤＣのダイナミックレンジよりも大きくすることができないことであり、換言すれば、トランジェント信号処理能力が制限されることである。検出器からの爾後のフレームが開または閉フィールドデータを正しいレベルに収束させ、これを達成するのに必要なフレームの数が、信号内のトランジェント変化と、使用するＡＤＣのダイナミックレンジとの比によって決定されるので、このような飽和は（もし発生したとしても）一時的なものである。例えば８ビットのＡＤＣの量子化雑音によって0.1°Ｃに制限された感度を有し、飽和が発生するのを回避するためにフレーム間のどの素子のシーン温度の最大変化も25.6°Ｃであるような赤外センサを設計するためのアーキテクチャを実際に実現することを考えよう。もし周囲上の領域75°を含むシーンを横切ってイメージャでパン撮りするものとすれば、シーンのその部分のイメージは、最終値に収束するためのほぼ３フレームと、シーンのホット領域を通ってパンした時に背景レベルに戻るための別の３フレームとを必要とする。得られたスミアは、可視帯域ビデオカメラが輝く光を横切った時に生ずるスミアと（同一ではないにしても）類似している。ビデオカメラの場合はスミアは徐々に減衰するが、この場合のスミアは、加算増幅器へのフィードバック信号がＡＤＣへの入力信号をそのＡＤＣの範囲内にすると急速に終了する。このスミアリングは多くの応用にとって特定の問題ではないかも知れないが、若干の環境の下では好ましくはない。この問題を排除するのではなく、減少させる一つの簡単な解決法は、ＡＤＣの分解能及びダイナミックレンジを増加させることである。上例において10ビットのＡＤＣを使用すれば、爾後のフレーム間に 102.4°Ｃの温度トランジェントを受入れるようになり、これは飽和欠陥を発生させることなく殆どの熱イメージング応用に適している。代替として、または分解能を高めたＡＤＣに加えて、開及び／または閉フィードバックディジタルデータ間の差が、表示されているデータ範囲を超えた時にそれらの更新を制限することができる。このようにすると、開及び閉フィードバックループはＡＤＣ及び表示の両方を飽和させる信号を追尾しようとせず、従って飽和が発生した時に飽和からより迅速に回復するようになる。このような飽和状態は、開及び閉フィールドに関するディジタルデータ、ＡＤＣ出力、及びグローバル利得及びオフセット調整データを使用して比較的簡単に検出できる。このような飽和は偶発的に発生するものであり、また視覚効果が制限されていること、及び補正が容易であることから、トランジェント性能が制限されることは殆どの応用にとって重大な欠陥とはならない。本発明の第２の面によれば、検出器内のセンサ素子のアレイの出力値を担持するアナログ信号を処理する方法が提供され、本方法は、素子のオフセットレスポンスの何等かの非均一性を補正するためにアナログ信号を変更する段階と、変更した信号をディジタル信号に変換する段階と、素子のレスポンスの線形及び／高次の非均一性を補正するために信号を更に処理する段階とを備えている。以下に、本発明による信号プロセッサを組み入れたイメージャの概要を示す図３を参照して本発明の一実施例を焼成に説明する。イメージャ１０は、検出器１１内に128×256のセンサ素子のアレイと、検出器１１からの信号を増幅する増幅器１２とを備え、増幅器１２の出力は加算増幅器１３の入力へ供給される。加算増幅器１３の出力は、８ビットのアナログ・デジタル変換器（ＡＤＣ）１５を介して特定用途向け集積回路（ＡＳＩＣ）１４の入力に印加される。ＡＳＩＣはランダムアクセスメモリ（ＲＡＭ）１６（その機能に関しては後述する）と関連付けられている。ＡＳＩＣ１４にはビデオディジタル・アナログ変換器（ＶＤＡＣ）１７も関連付けられている。ＶＤＡＣ１７は線形及び高次の非均一性を補正した後に、時間再順序付けされたデータを普通のビデオフォーマットアナログ信号に変換する。ＡＳＩＣ１４は、ＲＡＭ１８にも接続されており、ＡＳＩＣは、各セルが検出器の素子に対応しているＲＡＭの記憶アレイ内の値をセットする。ＲＡＭは２つの区分１８Ａ、１８Ｂを有しており、これらの２つの部分に開フィールド値及び閉フィールド値をそれぞれ格納する。これらの値はディジタル・アナログ変換器（ＤＡＣ）１９を介して加算増幅器１３に供給され、加算増幅器は各素子毎に増幅器１２から受信した値と、ＲＡＭ１８内に格納されている値（開及び閉の両フィールドに関して）との差に等しい出力信号をＡＤＣに供給する。動作中、検出器の各素子の閉フィールド中の出力が読み出される。閉フィールドＲＡＭ１８Ａの対応するセル内の値が検出器の出力信号から減算され、得られた値は変換器１５によってディジタル化される。ＡＳＩＣは検出器の各素子毎のディジタル化された値を受信し、もし各素子毎の次の閉フィールド値が同一に維持されていれば、ＲＡＭの各セルをセットし、ＡＤＣの出力はその範囲の中間点にある。もしＡＤＣへの初期値入力がＡＤＣの範囲外にあれば、ＲＡＭ１８内に格納される値は、加算増幅器の出力がＡＤＣの範囲内に到達するまで、各閉フィールド読み出しを有する検出器からの信号に値に迅速に収束する。次いで、ＲＡＭに印加される信号は検出器の出力を追尾するようになる。イメージャ１０は、開フィールドに関して正確に同じように機能し、加算増幅器に印加されるオフセットをＲＡＭの開フィールド部分１８Ｂ内に格納する。ＲＡＭに印加される閉及び開フィールドと、ＡＤＣから受信する開及び閉フィールドの両フィールドを知るＡＳＩＣは、開及び閉フィールド値の差を取ることによって、検出器の素子によって受信された放射の強度に関係する値を計算する。検出器の何れか１つの素子に入射する放射の強度が閉及び開フィールドの差から導出されるから、素子間のオフセットレスポンスにどのような非均一性があってもそれは取るに足らないことである。しかしながら、レスポンスの線形及び／または高次の非均一性はこの手法では補償されない。これは、全ての素子を２つの異なる放射強度に均一に曝すことによって補正しなければならない。ＡＳＩＣは受信した２つの結果値から各素子毎の定数を決定し、この定数を各素子の値に乗算してレスポンスの線形変動を補正しなければならない。これはＲＡＭ１６内に格納され、ＡＳＩＣによって受信される爾後の値に適用される。高次の非均一性は同じようにして補正することができる。

【手続補正書】特許法第１８４条の８第１項【提出日】１９９６年１２月１１日【補正内容】明細書信号処理本発明は、検出器の素子のアレイから受信した信号を処理する装置及び方法に関し、特定的には赤外の線形及び二次元スターリングアレイ、特に非冷却型スターリングアレイセンサに適用可能である。近代的な赤外センサは、多数の検出器素子を使用して放射を検出して電子信号を発生し、その信号から熱イメージまたは他の情報を得ることができる。これらの多素子システムに伴う主たる問題は、検出器内の各素子がそれぞれのレスポンス及びそれに伴うオフセットを有しており、さらなる処理またはイメージ表示を遂行するためには、これらをある共通レベルに正規化しなければならないことである。素子間のレスポンスは50％以上まで、オフセットは数千等価摂氏度まで変化していることが多い。更に、素子間には若干の高次の非線形変化が存在することも多い。非均一補正処理回路は、信号内に付加的な雑音またはひずみを導入することなく、これらの広範囲の変化に対処できるものでなければならない。検出器の非均一性を補正する若干の方法がここ数年の間に開発されている。ＣＭＴ及びＩｎＳｂ材料のような冷却型検出器技術と共に屡々使用される最も簡易な方法は、検出器出力を高分解能（典型的には12乃至14ビット）に直接ディジタル化することである。次いで、各素子に対応するディジタルデータに、対応するオフセット係数が加算され、対応するレスポンス係数が乗算されてアレイ内の各素子毎に正規化された信号が求められる。この信号には、総合オフセット及び利得に対してさらなる処理がなされ、熱イメージまたは他の信号処理が生成される。非冷却型検出器のために開発された一つの技術は、多くのこのような検出器がシーン温度の変化のみに応答すること、従って検出器から信号を誘起させるためには検出器上への放射入射を中断させる、即ち「チョップ」しなければならないという事実を利用している。信号を発生させるための変調を必要としないこれらの検出器でさえ、システムのための規則的な安定した参照を与える中断手段、即ちチョッパを使用しなければ便益を得ることができない。これらのシステムにおいては、チョッパ即ち参照を見ている（チョッパ即ち参照にスイッチした）時の各素子の出力を、シーンを見ている時に発生する出力から減算することによって各検出器からの信号を導出することができる。この「イメージ差処理法」（ＩＤＰ）は、素子間のレスポンス変動を補正するだけで素子間の個々のオフセット変動が直接打ち消され、正規化された結果が得られる。このＩＤＰプロセスにおいては、一般に検出器がチョッパ即ち参照を見る時間を「閉」フィールドと称し、一方検出器がシーンを見る時間を「開」フィールドと呼んでいる。通常の環境の下では開及び閉フィールドは順次に動作するが、若干のシステムでは時々チョッパまたはシーンを見るようにし、連続する閉フィールドの間に幾つかの開フィールドを発生させる、またはその逆にするだけでよいようになっている。チョップしないシステムとは、開フィールドだけが存在し、比較的少数の（多分システムの寿命中に１回の）閉フィールドが発生するというような極端な場合である。不幸にも、非冷却型検出器システムの殆どの応用は、質量及び電力消費が重要視される携帯形動作を含んでいる。更に、非冷却型検出器は一般にそれらと対照される冷却型検出器よりも低価格であり、従って支援エレクトロニクスの価格がシステム価格の大部分を占めている。これらの理由から、一般に非冷却型検出器の出力を直接量子化することは回避されている。それは、直接量子化を行うのに十分な分解能及び帯域幅を有するアナログ・デジタル変換器が電力を消費し、また高価であるからである。電力消費が大きいと、必要な電池電力が増加するためにシステムの質量も増加し、結果として動作費用が増加するようになる。低分解能アナログ・デジタル変換器を縦続するか、またはアナログ前処理と組合わせて使用してこれらの問題を解消しようとする幾つかの新しい処理アーキテクチャが開発されている。図１は非冷却型検出器システムのための、このようなアーキテクチャの一つを示している。検出器１からの出力は、乗算アナログ・デジタル変換器（ＭＤＡＣ）２を介してレスポンスの第１補正がなされる。通常、これは製造中に、検出器を均一に２つのレベル（一方は「暗」またはチョッパであることができる）に曝し、これから各素子の乗算係数を求め、その後に素子から受信した値にＭＤＡＣ２によってこの乗算係数を乗算してレスポンスの非均一性を補正することによって達成される。これらの乗算係数はランダムアクセスメモリ（ＲＡＭ）９内に格納される。各素子毎の補正された出力値は加算増幅器３へ供給され、加算増幅器３において１またはそれ以上のディジタル・アナログ変換器（ＤＡＣ）４、５の出力が、上記各素子毎の補正された出力値から減算される。得られた信号は、アナログ・デジタル変換器（ＡＤＣ）６によって表示するのに必要なレベルにディジタル化される。検出器１が参照表面（閉フィールド）を見ている間にオフセットＲＡＭ７の内容が更新され、この期間中にＤＡＣ５及びＡＤＣ６に接続されているフィードバックループがＡＤＣ６への入力を中間の範囲、または０に駆動するように安定化させる。これは、ＤＡＣ５とレスポンス補正済信号を含んでいるＭＤＡＣ２との間の差をディジタル化し、その結果をオフセットＲＡＭ７内のデータに加算することによって達成される。従って、更新された後のオフセットＲＡＭ７は閉フィールド中の検出器レスポンスのディジタル等価値を含み、ＲＡＭ７内の各位置は検出器１内の個々の素子に対応している。もし、ＡＤＣ６のＬＳＢがオフセットＤＡＣ５のＬＳＢに正確に対応するようにループ利得を正確に１に調整すれば、ループが収束した時に、検出器オフセットのどのような変化も正確に０にされる。開フィールド中は、このオフセットデータが再びＤＡＣ５へ、従って加算増幅器へ供給され、レスポンス補正済信号から減算されてＩＤＰデータが直接生成される。このデータは、普通のビデオ標準に適合させるべく、時再順序付け（テンポラルリシーケンシング）のような爾後処理のためにＡＤＣ６を使用してディジタル化することができる。ディジタル化される熱ウィンドウを調整するために、加算増幅器において信号にグローバルオフセットを加算し、それによってディジタイザ範囲を観測中の熱シーンに整合させることができる。図１では、ＤＡＣ４を使用して手動で、またはカスタムＩＣ８内に組み込まれているある自動アルゴリズムの制御の下にの何れかで調整してこのグローバルオフセットを達成している。熱イメージングセンサの場合、ＭＤＡＣ２及びオフセットＤＡＣ５の典型的な分解能はそれぞれ12及び16ビットであり、一方ＡＤＣ６はビデオ表示システムに通常使用されている８ビットに制限することができる。オフセットループは自己補正型であり、温度ドリフトまたは１／ｆ雑音を原因とするオフセットの変化は、閉フィールド中にオフセットＲＡＭ７が更新される度に自動的に補正される。電源投入時のオフセットＲＡＭ７内のランダムデータは、フィードバックループの動作によって正しい値に迅速に収束する。正確なオフセット値への収束の速度、及び爾後の追尾は、オフセットデータに対する連続更新の間の最大ステップを決定するＡＤＣ６のダイナミックレンジによってのみ制限される。この信号処理アルゴリズム及びアーキテクチャは、100×100素子のアレイをベースとする低価格熱イメージングセンサに成功裏に適用されてきた。この方法は価格、容積及び電力消費が何れも低いという便益を提供はするが、限界も有している。詳しく述べれば、レスポンス補正段階（ＭＤＡＣ）は、類似回路の合計電力にほぼ近い電力を消費するにも拘わらず帯域幅が制限される。これは、より広い帯域幅が要求されるより大きい、そしてより高速な検出器アレイと共に動作させる場合に特に問題であり、一般には単一のディジタルカスタム集積回路の管理の下に多重アナログ処理チェーンを動作させることによって解消している。更に、適切に機能させるためにはオフセットフィードバックループはアレイ内の各素子毎に同一の利得を有していなければならないから、処理チェーン内のＭＤＡＣ２及びオフセット補正ＤＡＣ５の相対位置は固定されている。もしＭＤＡＣをオフセット補正ＤＡＣ５の後に配置すれば、このループ利得は各素子毎に異なることになり、スミアリングのようなイメージアーチファクトを導入することになる。この固定されたアーキテクチャの結果として、応答性（レスポンシビティ）補正ＭＤＡＣ２はオフセット範囲を大幅に増加させ、そのためオフセットＤＡＣ５の必要ダイナミックレンジが増加することになる。この方法の別の限界は、要求されるアナログ処理回路の精度が現在のアナログＡＳＩＣ機能の能力を超えていることである。従って、アナログ処理は入手可能なＤＡＣ及びＭＤＡＣから製造しなければならないので、可能な集積及び小型化の程度が制約される。この制約のために、特に多重アナログチャネルシステムにおける達成可能な最低価格及び容積が制限される。明らかに、これらの限界及び制約の全ては、先ず第１に代替直接ディジタル化と比較して処理アーキテクチャが提供する便益を損ねる。理想的には、信号をディジタル化した後にレスポンス補正をディジタルドメイン内で実行してＭＤＡＣを回路から排除し、レスポンス整合機能をＡＳＩＣ技術内の残余のディジタル処理と統合できるようにする。しかしながら、このようにすると検出器からのレスポンス変動が直接ディジタル化され、システムが機能するシーン温度範囲を大幅に制限するようになる。図２にこれを示してあり、ＡＤＣへの入力が温度に対してプロットされている。上述したように、閉フィールド中はオフセット補正ループがＡＤＣへの入力を０に維持するが、回路内にＭＤＡＣが設けられていない場合にはレスポンス変動は補正されないままとなる。従って、赤外シーンを見る場合、ＡＤＣへの入力はレスポンス変動によって支配され得る。大きい検出器アレイには典型的に±50％のレスポンス変動が存在することがあり得、チョッパまたは参照との温度差が小さい場合であっても、レスポンス範囲の端に近い素子が飽和する。図２に、±50％のレスポンス変動を有するシステムの動作範囲を破線ボックス（Ａ）で示してある。もし、図１のＤＡＣ４のようなグローバルオフセットコントロールを使用してより極端な温度を見れば、問題はより深刻になる。ＤＡＣの出力はＡＤＣの入力電圧範囲を実効的にシフトさせ、より極端な電圧を、従って温度をディジタル化することを可能にする。これらの環境の下では、極端なレスポンスの素子はＡＤＣを飽和させ、チョッパまたは参照との温度差が増加するにつれて、ディジタル化される素子の出力は益々少数になり得る。図２はこれを示しており、オフセット調整によって若干の素子が常に飽和するようなＡＤＣの入力範囲をもたらしている。Ｔ₂よりも低い温度では最低レスポンスの素子が負に飽和させ、一方、Ｔ₁よりも高い温度では高レスポンスの素子が正に飽和させる。Ｔ₁とＴ₂との間の温度では、正規化されたレスポンスに極めて近い素子を除く全ての素子がＡＤＣ入力を飽和させる。従って、もし飽和問題を回避するのであれば、応答性整合はアナログ・デジタル変換に先立って遂行しなければならず、この制約は、潜在的な便益をもたらすレスポンス補正をディジタル的に実現することを妨げる。EP 0138579は、アナログ・デジタル変換器による変換の前に暗フィールド値を開フィールド値から減算するようなシステムを採用することによって、アナログ・デジタル変換器の制限された分解能の問題を部分的に取扱っている。しかしながら、それでも開フィールドに使用可能な分解能は、アナログ・デジタル変換器の分解能を超えていない。本発明は、この限界を打破し、上述した便益を付加的な機能と共に実現可能にすることを目指すものである。 EP-0 554 802は、アナログ・デジタル変換器の出力をアナログ・デジタル変換器の入力において加算増幅器へフィードバックし、隣接する素子の平均値をある検出器素子の出力から減算することによってその素子の非線形を補償するシステムを開示している。US 4 428 352は、異なる検出器素子間の閉フィールドレスポンスの非均一性を、信号のアナログ・デジタル変換及び爾後の処理の前に補償するシステムを開示している。GB 2 195 855は、開フィールド信号をディジタル信号に変換する前に、周囲エネルギパターンを開フィールド信号から減算するシステムを開示している。これらのシステムの全てにおいては、受信した最小及び最大強度の信号を伝送するのに十分な範囲にアナログ・デジタル変換器をセットしなければならない。本発明の第１の面によれば、検出器の素子の出力値を担持するアナログ信号を受信する信号処理装置が提供され、本装置は、（ａ）検出器素子の出力値から導出した信号を受信するアナログ・デジタ変換器と、（ｂ）変換器からディジタル出力信号を受信し、変換器の出力信号から導出した視認シーンを表す連続値を各検出器素子毎に加算し、合計値を担持する出力信号を各検出器素子毎に生成し、そして上記素子のレスポンスの線形及び／または高次の非均一性を補正するディジタル処理手段と、（ｃ）合計値を表すディジタル値を受信して格納するメモリと、（ｄ）メモリ内に格納されたディジタル値をアナログ信号に変換するディジタル・アナログ変換器と、（ｅ）信号をアナログ・デジタル変換器へ伝送する前に、ある特定の検出器素子に関連する合計値を対応する検出器出力値から減算する信号変更手段と、を備えている。本発明を使用することによって、レスポンスの線形及び高次の非均一性の補正がディジタルプロセッサ内で達成することができるので、最早図１のＭＤＡＣを使用する必要はなくなる。更に、本発明は、装置の分解能がアナログ・デジタル変換器の分解能によって制限されないように、閉及び開フィールド値を「追尾」し、アナログ・デジタル変換器の入力から減算することを可能にする。これによって、高分解能アナログ・デジタル変換器の価格、及びこれらの変換器の電力消費は共にかなり節約される。ここでは、加算回路は、各検出器毎の連続する開フィールド間の変化、及び連続閉フィールド間の変化だけを決定し、閉フィールドと開フィールドとの間の差はディジタル処理手段によって決定される。好ましいのは、アナログ・デジタル変換器は検出器よりも低い分解能を有し、アレイ内の各素子による信号出力を変換器の分解能よりも高い分解能までディジタル処理手段によって決定できるように、ディジタル処理手段は特定の素子に対応する連続値を追尾してアナログ・デジタル変換器処理手段を制御することである。有利なのは、アレイからの信号は閉及び開フィールドの両方について受信され、ディジタル処理手段は開及び閉フィールドの両方に関して何れか１つの素子の強度に関連する連続値を追尾することである。これにより、閉及び開フィールドの両方のための分解能をアナログ・デジタル変換器の分解能よりも遥かに高くすることができる。若干の検出器では、連続フレーム読み出しの間に閉フィールドを必ずしも必要としない。この場合「閉」フィールド値は、製造者によって１回だけ求めればよいか、または例えばイメージャの動作開始時に、定期的にリセットしてもよい。代替として、幾つかの閉フィールドを各開フィールドの間に求めてもよい。本発明は、検出器、及び検出器に入射する放射を中断する手段を有し、放射が中断されている間の閉フィールドと、放射が検出器に入射している間の開フィールドの両方において検出器の各素子を読み出すようになっているイメージャ内に使用する場合に特に有利である。若干の非冷却形赤外検出器の場合のＩＤＰプロセスは、単に開フィールドから閉フィールドを減算するよりも複雑である。例えば、開フィールドから先行閉フィールドの半分と、後続閉フィールドの半分を減算する場合には、３点ＩＤＰプロセスが必要になる。開フィールドデータから減算される項は後続閉フィールドの更新中に容易に計算できるから、このアルゴリズムを本発明で実現するのに特に簡単である。図１の原形アーキテクチャは２点ＩＤＰ信号を必要とし、この信号は開フィールド中に加算増幅器によって生成され、ＲＡＭの付加的なブロック内に格納され、そして後続閉フィールドが発生すると３点ＩＤＰデータに変換される。本発明では開及び閉フィールドデータは別々に格納されるから、本発明ではこの付加的なフィールド格納ＲＡＭは不要である。ＩＤＰ及びレスポンス整合機能に加えて、グローバルオフセット及び利得調整もディジタル的に実現することができ、従って図１のアナログ処理アーキテクチャから別のＤＡＣも排除される。ディジタルプロセスの全ては、単一のディジタル特定用途向け集積回路（ＡＳＩＣ）デバイスに容易に統合することができる。それにより、信号処理エレクトロニクスの価格、電力消費、及び容積はかなり減少し、より経済的な、且つ市場性の高いシステムが得られる。線形及び／または高次の応答性の補正を、アナログドメインではなくディジタル的に遂行すると、高分解能応答性係数を使用することができる。前述したように、図１のＭＤＡＣの典型的な分解能は、十分な帯域幅内の使用可能なデバイス性能によって制限され、12ビット程度である。ディジタル応答性補正は、使用可能にされる格納容量によってのみ制限され、16ビットまたはそれ以上の精度を実現することができる。この増加したレスポンス補正ダイナミックレンジは、幾つかの便益を提供する。第１に、レスポンス補正係数の精度は、もし必要ならば高めることができ、参照とはかなり異なる温度のシーンの場合でさえも、最終イメージの均一性を潜在的に増加させることが可能である。代替として、より広範囲のレスポンス変動を許容することができ、それによって均一性がより低い検出器でさえシステム内に使用することが可能になる。従って、有用検出器の歩留りが増加し、システムの価格が低下する。本発明の小さい制限は、飽和が発生するのを回避するために順次開フィールド間の、または閉フィールド間の差をＡＤＣのダイナミックレンジよりも大きくすることができないことであり、換言すれば、トランジェント信号処理能力が制限されることである。検出器からの爾後のフレームが開または閉フィールドデータを正しいレベルに収束させ、これを達成するのに必要なフレームの数が、信号内のトランジェント変化と、使用するＡＤＣのダイナミックレンジとの比によって決定されるので、このような飽和は（もし発生したとしても）一時的なものである。例えば８ビットのＡＤＣの量子化雑音によって0.1°Ｃに制限された感度を有し、飽和が発生するのを回避するためにフレーム間のどの素子のシーン温度の最大変化も25.6°Ｃであるような赤外センサを設計するためのアーキテクチャを実際に実現することを考えよう。もし周囲上の領域75°を含むシーンを横切ってイメージャでパン撮りするものとすれば、シーンのその部分のイメージは、最終値に収束するためのほぼ３フレームと、シーンのホット領域を通ってパンした時に背景レベルに戻るための別の３フレームとを必要とする。得られたスミアは、可視帯域ビデオカメラが輝く光を横切った時に生ずるスミアと（同一ではないにしても）類似している。ビデオカメラの場合はスミアは徐々に減衰するが、この場合のスミアは、加算増幅器へのフィードバック信号がＡＤＣへの入力信号をそのＡＤＣの範囲内にすると急速に終了する。このスミアリングは多くの応用にとって特定の問題ではないかも知れないが、若干の環境の下では好ましくはない。この問題を排除するのではなく、減少させる一つの簡単な解決法は、ＡＤＣの分解能及びダイナミックレンジを増加させることである。上例において10ビットのＡＤＣを使用すれば、爾後のフレーム間に 102.4°Ｃの温度トランジェントを受入れるようになり、これは飽和欠陥を発生させることなく殆どの熱イメージング応用に適している。代替として、または分解能を高めたＡＤＣに加えて、開及び／または閉フィードバックディジタルデータ間の差が、表示されているデータ範囲を超えた時にそれらの更新を制限することができる。このようにすると、開及び閉フィードバックループはＡＤＣ及び表示の両方を飽和させる信号を追尾しようとせず、従って飽和が発生した時に飽和からより迅速に回復するようになる。このような飽和状態は、開及び閉フィールドに関するディジタルデータ、ＡＤＣ出力、及びグローバル利得及びオフセット調整データを使用して比較的簡単に検出できる。このような飽和は偶発的に発生するものであり、また視覚効果が制限されていること、及び補正が容易であることから、トランジェント性能が制限されることは殆どの応用にとって重大な欠陥とはならない。本発明の第２の面によれば、検出器内のセンサ素子のアレイの出力値を担持するアナログ信号を処理する方法が提供され、本方法は、素子のオフセットレスポンスの何等かの非均一性を補正するためにアナログ信号を変更する段階と、変更した信号をディジタル信号に変換する段階と、素子のレスポンスの線形及び／高次の非均一性を補正するために信号を更に処理する段階とを備えている。以下に、本発明による信号プロセッサを組み入れたイメージャの概要を示す図３を参照して本発明の一実施例を焼成に説明する。イメージャ１０は、検出器１１内に128×256のセンサ素子のアレイと、検出器１１からの信号を増幅する増幅器１２とを備え、増幅器１２の出力は加算増幅器１３の入力へ供給される。加算増幅器１３の出力は、８ビットのアナログ・デジタル変換器（ＡＤＣ）１５を介して特定用途向け集積回路（ＡＳＩＣ）１４の入力に印加される。ＡＳＩＣはランダムアクセスメモリ（ＲＡＭ）１６（その機能に関しては後述する）と関連付けられている。ＡＳＩＣ１４にはビデオディジタル・アナログ変換器（ＶＤＡＣ）１７も関連付けられている。ＶＤＡＣ１７は線形及び高次の非均一性を補正した後に、時間再順序付けされたデータを普通のビデオフォーマットアナログ信号に変換する。ＡＳＩＣ１４は、ＲＡＭ１８にも接続されており、ＡＳＩＣは、各セルが検出器の素子に対応しているＲＡＭの記憶アレイ内の値をセットする。ＲＡＭは２つの区分１８Ａ、１８Ｂを有しており、これらの２つの部分に開フィールド値及び閉フィールド値をそれぞれ格納する。これらの値はディジタル・アナログ変換器（ＤＡＣ）１９を介して加算増幅器１３に供給され、加算増幅器は各素子毎に増幅器１２から受信した値と、ＲＡＭ１８内に格納されている値（開及び閉の両フィールドに関して）との差に等しい出力信号をＡＤＣに供給する。動作中、検出器の各素子の閉フィールド中の出力が読み出される。閉フィールドＲＡＭ１８Ａの対応するセル内の値が検出器の出力信号から減算され、得られた値は変換器１５によってディジタル化される。ＡＳＩＣは検出器の各素子毎のディジタル化された値を受信し、もし各素子毎の次の閉フィールド値が同一に維持されていれば、ＲＡＭの各セルをセットし、ＡＤＣの出力はその範囲の中間点にある。もしＡＤＣへの初期値入力がＡＤＣの範囲外にあれば、ＲＡＭ１８内に格納される値は、加算増幅器の出力がＡＤＣの範囲内に到達するまで、各閉フィールド読み出しを有する検出器からの信号に値に迅速に収束する。次いで、ＲＡＭに印加される信号は検出器の出力を追尾するようになる。イメージャ１０は、開フィールドに関して正確に同じように機能し、加算増幅器に印加されるオフセットをＲＡＭの開フィールド部分１８Ｂ内に格納する。ＲＡＭに印加される閉及び開フィールドと、ＡＤＣから受信する開及び閉フィールドの両フィールドを知るＡＳＩＣは、開及び閉フィールド値の差を取ることによって、検出器の素子によって受信された放射の強度に関係する値を計算する。検出器の何れか１つの素子に入射する放射の強度が閉及び開フィールドの差から導出されるから、素子間のオフセットレスポンスにどのような非均一性があってもそれは取るに足らないことである。しかしながら、レスポンスの線形及び／または高次の非均一性はこの手法では補償されない。これは、全ての素子を２つの異なる放射強度に均一に曝すことによって補正しなければならない。ＡＳＩＣは受信した２つの結果値から各素子毎の定数を決定し、この定数を各素子の値に乗算してレスポンスの線形変動を補正しなければならない。これはＲＡＭ１６内に格納され、ＡＳＩＣによって受信される爾後の値に適用される。高次の非均一性は同じようにして補正することができる。請求の範囲 (１) 検出器（１１）の素子の出力値を担持するアナログ信号を受信する信号処理装置（１０）であって、（ａ）上記検出器素子（１１）の出力値から導出した信号を受信するアナログ・デジタル変換器（１５）と、（ｂ）上記変換器(１５)からディジタル出力信号を受信し、上記変換器(１５) の出力信号から導出した視認シーンを表す連続値を各検出器素子毎に加算し、合計値を担持する出力信号を各検出器素子毎に生成し、そして上記各素子のレスポンスの線形及び／または高次の非均一性を補正するディジタル処理手段（１４）と、（ｃ）上記合計値を表すディジタル値を受信して格納するメモリ（１８）と、（ｄ）上記メモリ内に格納された上記ディジタル値をアナログ信号に変換するディジタル・アナログ変換器（１９）と、（ｅ）上記信号を上記アナログ・デジタル変換器（１５）へ伝送する前に、ある特定の検出器素子に関連する上記合計値を上記対応する検出器出力値から減算する信号変更手段（１３）と、を備えていることを特徴とする信号処理装置（１０）。 (２) 上記アナログ・デジタル変換器（１５）は上記検出器（１１）よりも低い分解能を有し、上記ディジタル処理手段（１４）は、上記アレイ内の各素子からの出力信号を上記ディジタル処理手段（１４）によって上記変換器（１５）の分解能よりも高い分解能で決定できるように、ある特定の素子に対応する連続値を追尾して上記変換器（１５）に印加される信号を上記変換器の範囲内に維持するように上記アナログ処理手段（１３）を制御する請求項(1)に記載の装置。 (３) 上記検出器からの信号は開及び閉の両フィールドについて受信され、上記ディジタル処理手段（１４）は開及び閉の両フィールドにおける何れか１つの素子の強度に関連する連続値を追尾するようになっている請求項(1)または(2)に記載の装置。 (４) 上記検出器の各素子毎の閉フィールド値及び開フィールド値の両方が格納され、上記アナログ処理手段（１３）は上記格納された値と次に続く閉及び開フィールドについて受信した値との差を上記変換器へ伝送するようになっている先行請求項の何れかに記載の装置。 (５) 上記アナログ処理手段は、上記検出器から受信した値と、ディジタル・アナログ変換器（１９）を介して受信した格納済値とを組合わせる加算増幅器（１３）を備えている請求項(4)に記載の装置。 (６) 上記ディジタル処理回路（１４）は、特定用途向け集積回路を備えている先行請求項の何れかに記載の装置。 (７) 上記ディジタル処理回路（１４）は、開及び閉フィールド間の値の差を各素子毎に決定することによって、上記検出器によって受信されたイメージに対応する信号を生成するようになっている先行請求項の何れかに記載の装置。 (８) 先行請求項の何れかに記載の装置を備えていることを特徴とするイメージャ。 (９) 検出器と、上記検出器に入射する放射を中断させる手段とを備え、上記放射が中断されている時の閉フィールドと、上記検出器に上記放射が入射している時の開フィールドの両方中に上記検出器の各素子が読み出されるようになっている請求項(8)に記載のイメージャ。 (10) 添付図面の図３に図示し、それを参照して詳細に説明したイメージャ。 (11) 検出器内のセンサ素子のアレイの出力値を担持するアナログ信号を処理する方法において、上記方法は、上記素子のオフセットレスポンスの何らかの非均一性を補正するために上記アナログ信号を変更する段階と、上記変更された信号をディジタル信号に変換する段階と、上記素子のレスポンスの線形及び／または高次の非均一性を補正するために上記信号を更に処理する段階とを備えており、上記方法が、比較的低い分解能を有する変換器を介して上記アナログ信号をディジタル信号に変換する段階と、上記検出器の特定の素子の出力値に関連する上記変換器からの出力値を追尾する段階と、上記変換器に印加される信号を上記変換器の範囲内に維持するように上記アナログ信号を変更し、それによって上記アレイ内の各素子によって出力される信号の分解能を上記変換器の分解能よりも高く決定する段階とを備えていることを特徴とする方法。 (12) 開及び閉の両フィールドについて上記アレイから信号を受信する段階と、上記開及び閉の両フィールドにおける何れか１つの素子の出力に対応する連続値を追尾する段階とを更に備えている請求項(11)に記載の方法。 (13) 上記アレイの各素子毎に閉フィールド値及び開フィールド値をランダムアクセスメモリ内に格納する段階と、上記素子のレスポンスの線形及び／または高次の非均一性を補正するために、上記信号のさらなる処理の前に上記格納された値と次に続く閉フィールド及び開フィールドについて各素子から受信した値との差を決定する段階を備えている請求項(11)または(12)に記載の方法。 (14) 上記開及び閉の両フィールド値の差を決定し、それに依存する出力信号を生成する段階を備えている請求項(11)乃至(13)の何れか１つに記載の方法。 (15) 添付図面の図３を参照して詳細に説明した方法。

Claims

【特許請求の範囲】 (１) 検出器の素子の出力値に対応するアナログ信号を受信する信号処理装置であって、上記信号処理装置は、上記アナログ信号を変更して上記素子のオフセットレスポンスの何等かの非均一性を補正するアナログ処理手段と、上記変更された信号をディジタル信号に変換するアナログ・デジタル変換器と、上記ディジタル信号を受信して上記素子のレスポンスの線形及び／または高次の非均一性を補正するディジタル処理手段とを備えていることを特徴とする信号処理装置。 (２) 検出器の素子の出力値を担持するアナログ信号を受信し、（ａ）上記検出器素子の出力値から導出した信号を受信するアナログ・デジタル変換器と、（ｂ）上記変換器からディジタル出力信号を受信し、上記変換器の出力信号から導出した視認シーンを表す連続値を各検出器素子毎に加算し、合計値を担持する出力信号を各検出器素子毎に生成し、そして上記素子のレスポンスの線形及び／または高次の非均一性を補正するディジタル処理手段と、（ｃ）上記合計値を表すディジタル値を受信して格納するメモリと、（ｄ）上記メモリ内に格納された上記ディジタル値をアナログ信号に変換するディジタル・アナログ変換器と、（ｅ）上記信号を上記アナログ・デジタル変換器へ伝送する前に、ある特定の検出器素子に関連する上記合計値を上記対応する検出器出力値から減算する信号変更手段と、を備えている請求項(1)に記載の信号処理装置。 (３) 上記アナログ・デジタル変換器は上記検出器よりも低い分解能を有し、上記ディジタル処理手段は、上記アレイ内の各素子からの出力信号を上記ディジタル処理手段によって上記変換器の分解能よりも高い分解能で決定できるように、ある特定の素子に対応する連続値を追尾して上記変換器に印加される信号を上記変換器の範囲内に維持するように上記アナログ処理手段を制御する請求項(1)または(2)に記載の装置。 (４) 上記アレイからの信号は開及び閉の両フィールドについて受信され、上記ディジタル処理手段は開及び閉の両フィールドにおける何れか１つの素子の強度に関連する連続値を追尾するようになっている請求項(1)、(2)、または(3)に記載の装置。 (５) 上記アレイの各素子毎の閉フィールド値及び開フィールド値の両方が格納され、上記アナログ処理手段は上記格納された値と次に続く閉及び開フィールドについて受信した値との差を上記変換器へ伝送するようになっている先行請求項の何れかに記載の装置。 (６) 上記アナログ処理手段は、上記検出器から受信した値と、ディジタル・アナログ変換器を介して受信した格納済値とを組合わせる加算増幅器を備えている請求項(5)に記載の装置。 (７) 上記ディジタル処理回路は、特定用途向け集積回路を備えている先行請求項の何れかに記載の装置。 (８) 上記ディジタル処理回路は、開及び閉フィールド間の値の差を各素子毎に決定することによって、上記検出器によって受信されたイメージに対応する信号を生成するようになっている先行請求項の何れかに記載の装置。 (９) 先行請求項の何れかに記載の装置を備えていることを特徴とするイメージャ。 (10) 検出器と、上記検出器に入射する放射を中断させる手段とを備え、上記放射が中断されている時の閉フィールドと、上記検出器に上記放射が入射している時の開フィールドの両方中に上記検出器の各素子が読み出されるようになっている請求項(9)に記載のイメージャ。 (11) 添付図面の図３に図示し、それを参照して詳細に説明したイメージャ。 (12) 検出器内のセンサ素子のアレイの出力値を担持するアナログ信号を処理する方法であって、上記方法は、上記素子のオフセットレスポンスの何らかの非均一性を補正するために上記アナログ信号を変更する段階と、上記変更された信号をディジタル信号に変換する段階と、上記素子のレスポンスの線形及び／または高次の非均一性を補正するために上記信号を更に処理する段階とを備えていることを特徴とする方法。 (13) 比較的低い分解能を有する変換器を介して上記アナログ信号をディジタル信号に変換する段階と、上記検出器の特定の素子の出力値に関連する上記変換器からの出力値を追尾する段階と、上記変換器に印加される信号を上記変換器の範囲内に維持するように上記アナログ信号を変更し、それによって上記アレイ内の各素子によって出力される信号の分解能を上記変換器の分解能よりも高く決定する段階とを備えている請求項(12)に記載の方法。 (14) 開及び閉の両フィールドについて上記アレイから信号を受信する段階と、上記開及び閉の両フィールドについて何れか１つの素子の出力に対応する連続値を追尾する段階とを更に備えている請求項(12)または(13)に記載の方法。 (15) 上記アレイの各素子毎に閉フィールド値及び開フィールド値をランダムアクセスメモリ内に格納する段階と、上記素子のレスポンスの線形及び／または高次の非均一性を補正するために、上記信号のさらなる処理の前に上記格納された値と次に続く閉フィールド及び開フィールドについて各素子から受信した値との差を決定する段階とを備えている請求項(12)、(13)、または(14)に記載の方法。 (16) 上記開及び閉の両フィールド値の差を決定し、それに依存する出力信号を生成する段階を備えている請求項(12)乃至(13)の何れか１つに記載の方法。 (17) 添付図面の図３を参照して詳細に説明した方法。