JPH02305475A - 薄膜半導体素子とその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 星！上公皿里ユ１ 本発明はアクティブマトリクス駆動方式のフラットパネ
ル形ディスプレイ等に応用される薄膜半導体素子とその
製造方法、より詳しくは、ゲート電極と、ドレイン電極
及びソース電極との間に、ゲート絶縁層、半導体層、オ
ーミックコンタクト層が順次積層されて形成された薄膜
半導体素子とその製造方法に関する。

１米Ω弦止 近年高度情報化が進むにつれて表示素子、特にカラー表
示素子のより一層の高精細化及び高輝度化が望まれてい
る。

映像表示用のディスプレイ（表示装置）としては現在家
庭用やその他はとんどの分野においてＣＲＴ　（Ｃａｔ
ｈｏｄｅ　Ｒａｙ　Ｔｕｂｅ　：陰極線管）ディスプレ
イがその主流を占めているが、次第に小形、軽量、低消
費電力であって、しかも高画質化が可能なフラットパネ
ル形ディスプレイへの要望が高まってきている。

このような要望の高まりの中で、スイッチ素子としてア
モルファスシリコンを用いた薄膜トランジスタ（Ｔｈｉ
ｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ　：　Ｔ　Ｆ　Ｔ
　）形フラットパネルディスプレイは、大面積化が可能
であり、しかも低コストで製作できることから有望視さ
れ多くの研究がなされている。すなわち、アモルファス
シリコンを用いたＴＰＴ形フラフラットパネルディスプ
レイ徴としては、大面積化が可能であること、比較的低
温プロセス（３００℃前後）で製作できるため安価なガ
ラス基板が使用可能であること、連続的な成膜により膜
外面の清浄性が保たれることなどが挙げられる。

そして、フラットパネル形ディスプレイのうち液晶を用
いた液晶ディスプレイ（Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ
Ｄｉｓｐｌａｙ　；　Ｌ　ＣＤ　）は現在もっとも広く
用いられ将来性の高いディスプレイである。

このＬＣＤの駆動方式として、単純マトリスクス駆動方
式やアクティブマトリクス駆動方式があり、このうちア
クティブマトリクス駆動方式は各画素ごとにスイッチ素
子を配設して各画素を独立的に駆動制御するものである
。したがって、原理的には各画素ごとに１００％に近い
デユーティ比で駆動することができ、画素のコントラス
ト比を大きく取ることが可能である。

これらのことから駆動方式としてアクティブマトリクス
駆動方式を採用し、スイッチ素子とじてアモルファスシ
リコンを用いたＴＦＴ形のＬＣＤは、今後のニューメデ
ィア用ディスプレイとしてその発展が期待されている。

次に従来のこの種ＴＰＴの構造を第９図に示す。

ガラス基板５１の上面にはゲート電極５２がバターニン
グされており、このゲート電極５２の上面にはゲート絶
縁層５３が積層形成されている。

さらにこのゲート絶縁層５３の上面にはアモルファスシ
リコンからなる半導体層５４が積層形成され、この半導
体層５４の上面にはオーミックコンタクト層としてのｎ
０アモルファスシリコン層５５が積層形成されている。

このｎ０アモルファスシリコン層５５の上面にはさらに
ドレイン電極５６が積層形成され、このドレイン電極５
６の水平方向に対向してゲート電極５２上のチャンネル
部５９を挟んだ所定箇所にはソース電極５７が形成され
ている。これらドレイン電極５６とソース電極５７とは
共に、クロム等の高融点金属層５６ａ、５７ａとＡｉ層
５６ｂ、５７ｂとの積層構造とされている。また、ドレ
イン電極５６とソース電極５７との間には保護膜５８が
形成されてし）る、ここで、前言己ｎ０アモルファスシ
リコン層５５は、チャンネル部５９に誘起された電子を
迅速にソース電極５７またはドレイン電極５６に輸送す
るとともに前記チャンネル部５９に蓄積された正孔の流
れ（オフ電流）を阻止し、リーク電流を低減させる働き
を有する。

日が　゛しよ　と　る課８ 上記半導体層５４を構成するアモルファスシリコンは可
視光に対する良好な光導電体であり、ＬＣＤにおいては
、矢印Ｘ方向からＴＦＴに背面光（バックライト）を照
射して文字又は画像の表示を行なっている。

しかし、この背面光が半導体層５４を照射すると、半導
体層５４のうちゲート電極５２で遮蔽されていない部分
の電子が励起されて光キャリアが発生し電流（光電流）
が流れる。そのため、ゲート電圧がＯまたは負の時のド
レイン電流（オフ電流）を上昇させることになり、オフ
電流は背面光非照射時に１０−”　Ａ−１０−”　Ａで
あったものが、背面光照射時には１０−’Ａ−１０−’
Ａ程度にまで上昇する。ゲート電圧が０または負の時に
オフ電流が上昇すると、ＴＰＴのオンオフ比が低下し、
ＬＣＤの表示特性を劣化させることとなる。すなわち、
アモルファスシリコンを半導体層５４として使用したＴ
ＦＴＬＣＤにおいては、一定時間の間、液晶層に電荷を
かけることにより、文字または画像の表示を行なってい
るが、オフ電流が大きいと、これがリーク電流として働
き、液晶層に蓄積された信号電荷を保持することが不可
能となるため、コントラスト比の低下や画像の安定性の
低下が著しくなる。したがって、コントラスト比の高い
良好な表示特性を得るためには、背面光照射時における
光キャリアによるオフ電流の小さい、安定した特性を有
するアモルファスシリコンＴＰＴを作成することが重要
な課題となる。

上記したオフ電流の上昇を低減する方策として、ゲート
絶縁層５３の表面に光遮蔽層を設けたり、アモルファス
シリコンからなる半導体層５４の膜厚を薄くすることに
より発生する光電流な減うす手段がある。

しかし、ゲート絶縁層５３の表面に光遮蔽層を設ける場
合にはプロセス数が増え、製品歩留まりの低下につなが
る虞があり、また半導体層５４の膜厚を薄くした場合は
、光電流は低下するがオフ電流は必ずしも所望の電流値
まで下がるとは限らず、いずれも根本的な解決策にはな
らない６本発明はこのような問題点に鑑みなされたもの
であって、生産性を低下させることなく、背面光照射時
のオフ電流の上昇を低減させると共に、オン／オフ電流
比を増大させた薄膜半導体素子とその製造方法を提供す
ることを目的としている。

＝　を”′するための 上記目的を達成するために本発明は、ゲート電極と、ド
レイン電極及びソース電極との間に、ゲート絶縁層、半
導体層、オーミックコンタクト層　　　　　′が順次積
層されて形成された薄膜半導体素子において、前記半導
体層が、アモルファスシリコン領域と、結晶化領域とか
らなると共に、前記結晶化領域が、チャンネル部を除い
た部分に形成され、かつ金属を主とする光遮蔽層が、前
記ゲート絶縁層と前記結晶化領域との界面に形成されて
いることを特徴とし、さらに、前記結晶化領域と前記オ
ーミックコンタクト層との間にアモルファスシリコンか
らなる薄膜が形成されていることを特徴としている。

半導体層がアモルファスシリコンのみで構成されたＴＰ
Ｔに背面光を照射し、光キヤリア発生に基づ（オフ電流
の特性を測定したところ、光照射時のオフ電流はゲート
電極とドレイン電極との対向部分またはゲート電極とソ
ース電極との対向部分との重なり幅に比例して増大して
ゆ（ことが判明した。すなわち、光キャリアは主として
ゲート電極とドレイン電極との対向部分、またはゲート
電極とソース電極との対向部分の間に位置するアモルフ
ァスシリコンの半導体層内で発生し、ドレイン電極とソ
ース電極との間の電界によってドリフトしてゆ（ため、
オフ電流が増大すると考えられる。換言すれば、背面光
が、前記半導体層のうちゲート電極と対向していない部
分に直接照射される結果、この部分において光キャリア
が発生しやすくなると考えられる。

さらに、光は波動性を有するため、回折現象を呈する。

したがって、平面視においてゲート電極の両端近傍であ
って、該ゲート電極とドレイン電極及び該ゲート電極と
ソース電極との重なり合う部分にも光が照射され、オフ
電流が増加する原因となる。

そこで、本発明は、半導体層のうち、少な（ともチャン
ネル部を除いた部分を結晶化させて結晶化領域を形成す
ると共に、ゲート絶縁層と前記結晶化領域との界面に光
遮蔽層を形成し、光照射時における光キヤリア発生の低
減を図ったものである。また、本発明は前記結晶化領域
とオーミックコンタクト層との間にアモルファスシリコ
ンからなる薄膜を形成し、オーミックコンタクト層と半
導体層との間に電気的な接触不良が招来するのを防止し
ている。

また、本発明に係る薄膜半導体素子の製造方法は、ゲー
ト絶縁層の表面にアモルファスシリコン層を形成する工
程、前記アモルファスシリコン層の表面に金属膜を形成
する工程、少なくともチャンネル部上の前記金属膜を除
去する工程、前記金属膜と前記アモルファスシリコン層
との間で固相拡散反応を生じさせることにより、結晶化
領域及び光遮蔽層を形成する工程を含むことを特徴とし
、さらに前記結晶化領域の表面にアモルファスシリコン
薄膜を形成する工程、を含むことを特徴としている。

膜厚１０００人のアモルファスシリコン層の表面に膜厚
４００〜５００人のＡＩ２膜を真空蒸着法により形成し
た後、Ｎ２雰囲気中において、温度２５０℃で１０分間
アニール処理を施した場合、低温でアニール処理を施し
たにも拘らず、第７図に示すレーザーラマンスペクトル
から明らかなように、波数が５２０ｃｍ−’の近傍にお
いて、スペクトルには鋭いピークが現われることが判明
した６　一方、半導体層をアモルファスシリコンのみで
構成した場合は、波数が４８０ｃｍ−’の近傍において
ピークを有するアモルファス特有の幅広なスペクトル特
性が現われることが確認された。つまり、アニール処理
を施した結果、水素が脱離し、アモルファスシリコン層
がほとんど多結晶状態に結晶化されていると考えられる
。

また、ゲート絶縁層として通常用いられるＳｉＮ膜の表
面にアモルファスシリコン層を形成した後、該アモルフ
ァスシリコン層の表面にＡＩ２を堆積させ、この後アモ
ルファスシリコン層とＡ２との間で熱アニールによる固
相拡散反応を１０分間行ない、Ｓ　Ｉ　Ｍ　Ｓ　（Ｓｅ
ｃｏｎｄａｒｙ　ｒａｎ　ＭａｓｓＳｐｅｃｔｒｕｍ）
を測定した。第８図はそのＳＩＭＳプロファイルを示し
た特性図であり、横軸がスパッタリング時間（ｍｉｎ）
、縦軸は強度（カラン）／５ｅｃ）を示している。尚、
アニール温度は２５０°Ｃで行なった。

このＳＩＭＳは、試料にＯ，、Ｎ、、Ｃｓ等の分子のイ
オンを照射して叩き出された電子を分析したものであり
、スパッタリング時間と膜厚深さとは略比例関係にある
。

したがって、このＳＩＭＳプロファイルがら明らかなよ
うに、結晶化された領域（結晶化領域）とＳｉＮ膜との
界面近傍（図中、Ｘで示す）においてＡ２の強度が最大
となることが判明した。つまり、アモルファスシリコン
層表面の八２がアモルファスシリコン層内に拡散してゆ
き、ＳｉＮ膜表面にＡＩ２が積層され、結晶化領域とＳ
ｉＮ膜との界面にＡ１２層が介在している状態になって
いると考えられる。このＡ２層は光を遮蔽する作用効果
を有する。

そこで、本発明は、ゲート絶縁層表面に形成されたアモ
ルファスシリコン層と金属との間で固相拡散反応を起こ
させ、アモルファスシリコン層を選択的に結晶化させ、
結晶化領域と光遮蔽層とを形成して良質の薄膜半導体を
得るものであり、さらに結晶化領域の表面にアモルファ
スシリコンからなる薄膜を形成することにより、より良
質の薄膜半導体素子を効率よく製造することとしたもの
である。

以下１本発明に係る薄膜半導体素子とその製造方法につ
いて詳述する。

第１図は薄膜半導体素子としてのＴＰＴを示した要部断
面図である。

すなわち、ガラス基板１）の上面にはゲート電極１２が
パターニングされている。このゲート電極１２はＣｒ、
Ｍｏ、Ｔａ、Ａ９またはＮｉＣｒ膜あるいはこれらの積
層膜かも構成されている。このゲート電極１２の厚みは
、膜の材料や目的とするＴＰＴの構造あるいは配線抵抗
等により決定され、本発明においては、３００人〜３０
００人、より望ましくは５００人〜１５００人の範囲で
決定される。

ゲート電極１２の上面にはゲート絶縁層１３が積層形成
されている。このゲート絶縁層１３としては比抵抗が高
く、したがって絶縁性に優れ高耐圧でかつ界面特性の良
好な薄膜が用いられる。このような条件を満たすゲート
絶縁層１３として本発明ではプラズマＣＶＤ法（グロー
放電分解法）により形成されるＳｉＮ膜、ＳｉＯ膜、５
ｉＯＮ膜、あるいは他の形成法、例えばスパッタリング
法などにより作製されるＴ　ａ　２０　ｓ膜、へε２０
．膜、あるいはこれらの積層膜が用いられる。ゲート絶
縁層１３としてＳｉＮ膜を用いる場合は、シリコン系ガ
ス、例えばＳｉＨ４とＮＨ，どの混合ガス、またはＳ　
ＩＨａとＮ２との混合ガス、あるいはＳ　ｉ　Ｈ４とＮ
Ｈ３とＮ２との混合ガスをプラズマＣＶＤ法により分解
し、ガラス基板１）上にＳｉＮを堆積させることにより
形成される。ＳｉＮ膜を形成する場合には基板温度が膜
の特性に大きな影響を及ぼし、基板温度としては通常２
５０℃以上、より望ましくは３００°Ｃ以上とすること
が好ましい、また、本発明におけるゲート絶縁層１３の
膜厚は、所望のＴＰＴ特性が得られるように決定され、
通常は５００人〜５０００人が望ましく、より好ましく
は１０００人〜３０００人の範囲である。

ゲート絶縁層１３の上面には光遮蔽層３４を介して半導
体層１４が積層形成されている。

該半導体層１４は、アモルファスシリコン領域３０と、
結晶化領域３１とからなる。結晶化領域３１は、平面視
においてゲート電極１２と重なり合う部分にまで形成さ
れ、光の回折現象が生じても光がアモルファスシリコン
領域３０に照射されないように構成されている。すなわ
ち、半導体層１４は、少なくともドレイン電極１６とソ
ース電極１７との間に形成されるチャンネル部３５下方
がアモルファスシリコン領域３０とされ、該アモルファ
スシリコン領域３０の両側が結晶化領域３１とされてい
る。この結晶化領域３１は光電流によって発生するオフ
電流を低減させるためのものであり、チャンネル部３５
を除いた全ての部分に形成されるのが望ましい、また、
この結晶化領域３１は、多結晶シリコン、微結晶シリコ
ン等で構成される。

前記半導体層１４の膜厚はＴＦＴｌのオフ電流及び光照
射時の光電流に大きく影響する。本発明では通常２００
人〜４０００人が採用され、より好ましくは５００人〜
３０００人の範囲である。成膜温度としては良好な膜特
性を得るために１００℃〜４００’Ｃが望ましく、より
好ましくは２００℃〜３００℃の範囲である。

結晶化領域３１とゲート絶縁層１３との界面には主とし
てＡＩ２等の金属からなる光遮蔽層３４が形成されてい
る。該光遮蔽層３４は、後述するようにアモルファスシ
リコンと金属との間で生じる固相拡散反応により結晶化
領域３１の形成と略同時に形成される。

尚、この後、さらに水素アニール処理をすることにより
粒界特性等の結晶性や電界効果移動度等のトランジスタ
特性を改善することができる。この水素アニール処理は
、例えば試料を熱処理炉に入れて行なう、アニール温度
は、アモルファスシリコンの成膜温度を越えない温度で
行なうのが良い、また、前記水素アニール処理の別の方
法として、試料をプラズマＣＶＤ装置にセットし、水素
ガスを導入しプラズマを生じさせることにより行なうこ
ともできる。この方法によれば、水素アニール処理の後
、引き続いて前記プラズマ装置内で００アモルファスシ
リコン層１５の形成ができるので、製造工程の時間的短
縮が図れる。

さらに、第２図に示すように半導体層１４のうち、結晶
化領域３１の上面には、アモルファスシリコンからなる
薄膜２５が形成されている。該薄膜２５は、結晶化領域
３１の構造安定化を図ると共に、該結晶化領域３１の上
面に形成されるｎ゛アモルファスシリコン層１層上５電
気的接触を良好とするために形成されるものであり、プ
ラズマＣＶＤ法を利用して形成する。この薄膜２５の膜
厚としては１００人〜１０００人が望ましく、より好ま
しくは１００人〜５００人の範囲である。

しかして、前記薄膜２５の上面にはｎ３アモルファスシ
リコン層１５がオーミックコンタクト層として積層形成
されている。このｎ゛アモルファスシリコン層１層上５
ャリアである電子の走行性を容易にし、かつ正孔の流れ
を阻止する目的で形成されるものであり、主としてシリ
コン系ガス、例えばＳ　ｉＨ４とＰ　Ｈ３との混合ガス
により形成される。ｎ０アモルファスシリコン層１５の
電気的特性としては暗比抵抗がｉｏ’Ω・ｃｍ〜ｌＯΩ
・ｃｒａであることが望ましく、より好ましくは１０４
Ω・ｃｍ〜１０”Ω・ｃｍの範囲である。また活性化エ
ネルギーとしては０．４ｅＶ〜０．ｌｅＶが望ましく、
より好ましくは０．３ｅＶ〜０．２ｅＶの範囲である。

ｎｆ″アモルファスシリコン層１５層膜５は膜の剥離防
止等のために適切な厚さに決定する必要があるが、通常
は１００人〜１０００人が望ましく、より好ましくは１
００人〜５００　Ａの範囲である。

さらに、前記ｎ゛ア７モルフアス９９３２層の上面には
ドレイン電極１６とソース電極１７とが、チャンネル部
３５を挟んで対向状に形成されている。

ドレイン電極１６及びソース電極１７は、通常Ｃｒ、Ｍ
ｏ、Ｔｉ等の高融点金属層１６ａ、１７ａとＡｉ層１６
ｂ、１７ｂとの積層構造とすることによって特性の安定
化が図られている。高融点金属層１６ａ、１７ａの膜厚
としては膿の剥離等を考慮して１００人〜１０００人と
するのが望ましく、より好ましくは１００人〜５００人
の範囲である。またＡ１２層１６ｂ、１７ｂの厚みとし
ては２０００人〜２μｍ程度とするのが望ましく、より
好ましくは５０００人〜１．５μｍの範囲である。

前記チャンネル部３５には保護膜１８が形成されている
。この保護膜１８は、該チャンネル部３５の湿気や汚染
によるＴＰＴの劣化を防止する目的で形成され、通常ゲ
ート絶縁層１３と同様、プラズマＣＶＤ法により形成さ
れたＳｉＮ膜等が用いられる。また、その膜厚は５００
人〜５０００人の範囲であることが望ましく、より好ま
しくは１０００人〜３０００人の範囲である。

尚、この後、さらに熱処理炉内で水素アニール処理を施
すことにより層間の密着性を向上させ、電界効果移動度
などのトランジスタ特性等を改善することができる。

次に、本発明の薄膜半導体素子の製造方法を第３図に基
づき説明する。

■ガラス基板ｌｌ上にＣｒからなるゲート電極１２をバ
ターニングする（同図（ａ））。

■プラズマＣＶＤ法により、ＳｉＮ等からなるゲート絶
縁層１３、アモルファスシリコン層３２、ＳｉＮ等から
なる保護膜１８を順次所定膜厚に積層形成した後、該保
護膜１８の表面にフォトレジスト２１ａを塗布する（同
図（ｂ））。

■ドレイン電極とソース電極との間に形成されるチャン
ネル部３５以外の部分の保護膜１８とフォトレジスト２
１ａを周知のフォトエツチング加工技術を利用して除去
する（同図（Ｃ））。

■チャシネ１）部３５のフォトレジスト２１ａを残した
状態で、Ａｆｆ、Ａｇ、Ｓｎ、Ｉｎ等の金属を抵抗加熱
法により試料全面に蒸着させ、金属膜２０を形成する。

金属膜２０の膜厚としては、後述する固相拡散反応処理
を考慮し、１００人〜１０００人が望ましく、より好ま
しくは１００人〜５００人の範囲である（同図（ｄ））
。

■前記チャンネル部３５部分の金属膜２０を、リフトオ
フ法によりフォトレジスト２１ａと共に除去する（同図
（ｅ））。

０次に、アモルファスシリコン層３２と金属膜２０との
間で固相拡散反応を起こさせ、結晶化領域３１と光遮蔽
層３４を形成する。

該同相拡散反応を行なう手段としては、電子ビームアニ
ール法やレーザービームアニール法で行なうことも可能
であるが、大面積の基板において容易かつ迅速に結晶化
領域を形成するためには熱アニール法で行なうのが好ま
しい、すなわち、この熱アニール法により熱処理を施し
てアモルファスシリコン層３２と金属膜２０との接触面
間で固相拡散反応を起こさせ、金属膜２０を形成してい
る金属をアモルファスシリコン層３２内に拡散させて結
晶化させ、結晶化領Ｆｉｌｉ３１を形成する。さらに、
前記金属膜２０を構成する金属を、この固相拡散反応に
より、ゲート絶縁層１３側に拡散させてゆき、ゲート絶
縁層１３と結晶化領域３１との界面に、主として前記金
属からなる光遮蔽層３４を形成させる。

アニール温度はプラズマＣＶＤ装置においてアモルファ
スシリコン層３２を形成する際の基板温度を越えること
はできないが、該基板温度が３００℃の場合、１５０℃
〜３００℃が望ましく、より好ましくは２００℃〜２８
０℃の範囲である。また、アニール時間は５〜３０分間
が望ましく、より好ましくは１０〜２０分間の範囲であ
る。

尚、表面に残った金属１ｉ２０を部品で洗浄除去する（
同図（ｆ））。

■次に、試料表面にフォトレジストを塗布した後、エツ
チング加工を施してチャンネル部３５上にフォトレジス
ト２１ｂを残した状態にする。

（同図（ｇ））。

■前記フォトレジスト２１ｂを残した状態で、試料表面
にｎ１アモルファスシリコン層１５、Ｃｒ等の高融点金
属層１６ａ　（１７ａ）を形成する（同図（ｈ））。

またはフォトレジスト２１ｂを残した状態で。

試料表面にアモルファスシリコンからなる薄膜２５、ｎ
０アモルファスシリコン層１５、Ｃｒ等の高融点金属層
１６ａ（１７ａ）を形成する（同図（ｈ’　）　）　。

■リフトオフ法によりフォトレジスト２１ｂと共に、前
記保護膜１８上のｎ゛アモルファスシリコン層１５、高
融点金属層１６ａ（１７ａ）を除去する（同図（ｉ））
。

また（よりフトオフ法によりフォトレジスト２１ｂと共
に、保護膜１８上の薄膜２５、ｎ゛アモルファスシリコ
ン層１５、高融点金属層１６ａ（１７ａ）を除去する（
同図（ｉ’　））。

［相］最後に試料表面にＡ２を蒸着させ、再び前記フォ
トエツチング加工を施して、ドレイン電極１６及びソー
ス電極１７を形成する（同図（ｊ）９１には薄膜２５を
形成しない場合、（ｊ′）には薄膜２５を形成した場合
を示す）。

以上の方法により、薄膜半導体素子を製造することがで
きる。また、前述したように■の工程と■の工程との間
に水素アニール処理を施してもよい、さらに、［相］の
工程が終了した後、水素アニール処理を施してトランジ
スタ特性等を改善することもできる。

１■ 本発明に係る薄膜半導体素子によれば、半導体層が、ア
モルファスシリコン領域と結晶化領域とからなり、かつ
前記結晶化領域が、少なくともチャンネル部を除いた部
分に形成され、さらにゲート絶縁層と結晶化領域との界
面には光遮蔽層が形成されているので、少なくともチャ
ンネル部を除いた部分が結晶化されると共に光の遮蔽が
なされることとなる。したがって、半導体層のうち、チ
ャンネル部を除いた部分は、光の遮蔽及び可視光に対し
て感度が低（なっていることとが相まって光キャリアの
発生が抑制される。

しかも、結晶化領域とオーミックコンタクト層の界面に
はアモルファスシリコンからなる薄膜が介在しているの
で、半導体素子の層間の電気的接触もより完璧なものと
なる。

また、上記薄膜半導体素子の製造方法は、その製造過程
において、ゲート絶縁層の表面にアモルファスシリコン
層を形成し、少なくともチャンネル部を除いた部分のア
モルファスシリコン層に金属膜を形成した後、アモルフ
ァスシリコン層と金属膜との間で固相拡散反応を起こさ
せ、金属をアモルファスシリコン層内に拡散させて結晶
化領域及び光遮蔽層を形成したので、またさらに結晶化
領域の表面にアモルファスシリコンからなる薄膜を形成
したので、これら結晶化領域、光遮蔽層及び前記薄膜を
備えた良質の薄膜半導体素子を効率よく製造することが
できる。

衷且ヨ 以下、本発明にかかる実施例を説明する。

尚、構成部品の符合は、「課題を解決するための手段」
に用いた符合と同一符合を付することとする（第１図〜
第３図参照）。

［実施例１］ 充分に洗浄した５インチ角のガラス基板１）に膜厚１０
００人のＣｒを蒸着させ、この後フォトエツチングによ
りゲート電極１２のパターンを形成した。ＴＰＴとして
のチャンネル長さしは８μｍ。

チャンネル幅Ｗは２００μｍに形成した。

その後ガラス基板１）をプラズマＣＶＤ装置内にセット
し、真空容器内を排気するとともにガラス基板１）を加
熱し、基板温度を３００℃に設定した。真空容器内の真
空度が１０−’Ｔｏｒｒ以下となったところで排気系を
拡散ポンプ（ＤＰ）からメカニカルブースターポンプ（
ＭＢＰ）に切り替えるとともにマスフローコントローラ
ー（ＭＦＣ）　を介して１００％Ｓ　ｉＨ４を８ＳＣＣ
Ｍ、　ＮＨ３を４０ＳＣＣＭ、Ｎ２を８０ＳＣＣＭそれ
ぞれ流し、反応圧力が０．５Ｔｏｒｒとなるように調節
した。圧力が一定となったところで１３．５６　ＭＨｚ
の高周波（ＲＦ）電力を出力５０Ｗに設定して２０分間
印加し、ＳｉＮのゲート絶縁層１３を形成した。形成さ
れたゲート絶縁層１３は屈折率が１．８２、光学的バン
ドギャップＥｇが５．ｌｅＶ、比誘電率が６．１であっ
た。また膜厚は３０００人であった。

次に、前記プラズマＣＶＤ装置内でＳｉＮのゲート絶縁
層１３上に膜厚１０００人のアモルファスシリコン層３
２を形成した。形成条件は１００％Ｓ　ＩＨ４をＩＯｓ
ｃｃＭ流し、反応圧力を０．２　Ｔｏｒｒ、高周波（Ｒ
Ｆ）電力の出力を１００Ｗにそれぞれ設定して行なった
。また、成膜時間は８分間であった。形成されたアモル
ファスシリコン層３２は電気的特性として、暗比抵抗ρ
ｄ＝２×１０１０Ω’ｃｍ、活性化エネルギーＥａ＝０
．７　ｅＶ、光学的特性として光学的バンドギャップＥ
ｇ＝１．７５ｅＶであった。

次に、前記プラズマＣＶＤ装置内において、アモルファ
スシリコン層３２上にＳｉＮからなる膜厚１５００人の
保護膜１８を堆積させた。成膜条件はＳｉＮのゲート絶
縁層１３と同じで、成膜時間は１０分間であった。該保
護膜１８を形成した後試料を取り出しフォトレジスト２
１ａを塗布した。次にドレイン電極とソース電極との間
で形成されるチャンネル部３５以外のフォトレジスト２
１ａと保護膜１８を周知のフォトエツチング加工技術を
利用して除去する。

その後、チャンネル部３５のフォトレジスト２１ａを残
したまま試料を真空蒸着装置内にセットし、ｌ　ｘ　１
０”’Ｔｏｒｒ以下の真空度となったところでＡｒ１膜
を抵抗加熱法により蒸着させた。膜厚は４５０人であっ
た。

次に、リフトオフ法によりＡｒ１膜をフォトレジスト２
１ａと共に除去する。

この後、試料を熱処理炉にセットし、Ｎ２をＩｆｆ／ｍ
ｉｎの流量で流し、２５０℃で１部分間アニール処理し
た０表面に残ったＡｆｆ［を熱リン酸で除去し洗浄した
。尚、この段階で結晶化領域３１及び光遮蔽層３４の形
成が完了する。ここで、固相拡散反応終了後、ＦＴ−Ｉ
Ｒで別途結晶化領域３１の水素含有量を測定したところ
、水素含有量は、１％であった。また、別途行なったＳ
ＩＭＳ分析により、ＳｉＮのゲート絶縁層１３と結晶化
領域３１との界面に形成されたＡβからなる遮蔽層３４
の膜厚は１００人〜１５０人であった。

次に、試料表面にフォトレジスト２１ｂを塗布した後、
チャンネル部３５の形成予定個所以外のフォトレジスト
２１ｂを除去した。１部のサンプルは再びプラズマＣＶ
Ｄ装置内に試料を入れ、アモルファスシリコンの薄膜２
５を全面に形成した。形成条件は基板温度を１２０℃と
し、１００％ＳｉＨ４をＩＯｓｃｃＭ流し、反応圧力を
０．２　Ｔｏｒｒ、高周波（ＲＦ）ｉＨ力の出力をｉｏ
ｏｗに設定して印加し、３分間成膜を行なった。形成さ
れた薄膜２５の膜厚は３００人であった。

その後、薄膜２５を形成しないものおよび薄膜２５を形
成したものをプラズマＣＶＤ装置内において、ｎ′″ア
モルファスシリコン層１５層形５した。形成条件は基板
温度を１２０℃とし、１００％Ｓ　Ｉ　ＨａをＩＯ５Ｃ
ＣＭ、１％Ｈ２ベースとしたＰ　Ｈ３を１０５ＣＣＵそ
れぞれ流し、反応圧力を０．２Ｔｏｒｒ　、高周波（Ｒ
Ｆ）電力の出力を１００Ｗに設定して印加し、４分間成
膜を行なった。形成されたｎ゛アモルファスシリコン層
１５の膜厚は５００人であった。このｎ０アモルファス
シリコン層１５の特性は別途行なった実験から暗比抵抗
ρｄ＝５００Ω’ｃｍ、活性化エネルギーＥａ＝０．２
ｅＶ、光学的バンドギャップＥｇ＝　１．７ｅＶであっ
た。

次に、試料を真空蒸着装置内にセットし、Ｃｒをタング
ステンボート加熱して試料表面に膜厚３００人のＣｒ層
（高融点金属層１６ａ（１７ａ））を形成した。

次に、リフトオフ法によりチャンネル部３５のＣｒ層及
びｎ゛アモルファスシリコン層１５及び薄膜２５をフォ
トレジスト２１ｂと共に除去した。

この後、電子ビーム蒸着法により試料表面全域に膜厚１
．０μｍのへβ層を形成した。

その後、再び上記フォトエツチング加工を施し、さらに
Ａ２をリン酸系水溶液によって除去して、ドレイン電極
１６及びソース電極１７を形成した。

以上の様にして作成されたＴＦＴアレイの電気的特性を
以下に示す。

（Ａ）薄膜２５を形成しない場合 初期特性（背面光非照射時） 電界効果移動度Ｃｕ　）　　：　０．２　ｃｍ”　／　
Ｖ　・ｓｅｅ閾値電圧（ＶＴ）：３Ｖ ドレイン電圧（Ｖ、ｌ　：　ＩＯＶ オン電流　　　　　・ ゲート電圧（■１）が２５Ｖのとき ７Ｘ１０−’Ａ ゲート電圧（Ｖ、）が１５Ｖのとき Ｉ　Ｘ　１０−’Ａ オフ電流　　　　　・ ゲート電圧（Ｖ　ｇｌがＯＶのとき ５ＸＩＯ−”Ａ ゲート電圧（Ｖ、）が−１０Ｖのとき ７Ｘ１０−”Ａ オン電流／オフ電流：　　約１０８ 背面光照射時 背面光の照度（ｌｕｘｌ　：　２０００１ｕｘドレイン
電圧（Ｖ、ｌ　：　ＩＯＶ オン電流 ゲート電圧（Ｖ　ｇ）が２５Ｖのとき ７　Ｘ　１０−’Ａ ゲート電圧（Ｖ−が１５Ｖのとき ５　ｘ　１０−’Ａ オフ電流 ゲート電圧（■、）がＯＶのとき ５ＸｌＯ−”　Ａ ゲート電圧ｆｖ　ｇ）が−１０Ｖのとき９ＸｌＯ−”　
Ａ オン電流／オフ電流：約１０’〜ｔｏ’また、Ｖ、−１
，特性を第４図に示す。

このように背面光非照射時において１０−”　Ａ以下で
あったオフ電流は、背面光照射時においても高々１０−
”　Ａ程度に上昇するのみであり、光照射時においても
オンオフ比が１０’〜１０’の良好なオンオフ特性を示
すことが判る。

（Ｂ）薄膜２５を形成した場合 初期特性（背面光非照射時） 電界効果移動度Ｃｕ　）　　：　０．２　ｃｍ２／　Ｖ
　−ｓｅｃ閾値電圧（ＶＴ）・２．５ｖ ドレイン電圧（Ｖ、ｌ　：　ＩＯＶ オン電流 ゲート電圧（Ｖ−が２５Ｖのとき ７　Ｘ　１０−’Ａ ゲート電圧（Ｖｇｌが１５Ｖのとき ｌ　Ｘ　１０−’Ａ オフ電流 ゲート電圧（Ｖ、）がＯＶのとき ５ＸｌＯ−”Ａ ゲート電圧（ｖｇｌが一１０Ｖのとき ７ＸｌＯ−”　Ａ オン電流７才）電流、　約１０” 背面光照射時 背面光の照度（ｌｕｘｌ　：　　２０００１ｕｘドレイ
ン電圧（Ｖｄｌ　：　　ＩＯＶ オン電流 ゲート電圧（ｖｌ）が２５Ｖのとき ７　Ｘ　１０−’Ａ ゲート電圧（■１）が１５Ｖのとき ｌ　Ｘ　１０−’Ａ オフ電流 ゲート電圧（ｖｇｌがＯＶのとき Ｉ　Ｘｌ０−”　Ａ ゲート電圧（Ｖ、）が−１０Ｖのとき ５ＸｌＯ−”Ａ オン電流／オフ電流：　約ｉｏ’〜１０’また、Ｖｇ−
１，特性を第５図に示す。

このように背面光非照射時において１０−”　Ａ以下で
あったオフ電流は、背面光照射時においても高々１０−
”　Ａに上昇するのみであり、光照射時においてもオン
オフ比が１０’−１０’の良好なオンオフ特性を示すこ
とが判る。

［実施例２］ 実施例１で作成した薄膜２５を形成した場合のＴＰＴを
熱処理炉に入れ、２００°Ｃ１圧力０．Ｉ　Ｔｏｒｒの
減圧下で１時間水素アニール処理を行なった６その結果
、オンオフ比は実施例１と殆ど変わらなかったが、電界
効果移動度（μ）が０．２５ｃｍ２／Ｖ　−ｓｅｃ　、
閾値電圧（Ｖ、ｌが１．５Ｖとトランジスタ特性が改善
されたことが確認された。

ｍ較］ 半導体層１４に結晶化領域３１を設けず、半導体層１４
をすべてアモルファスシリコンで構成した以外はすべて
実施例１と同一の条件でＴＰＴを形成した。

この比較例の電気的特性を以下に示す。

初期特性（背面光非照射時） 電界効果移動度（μ）：０．５　ｃｍ”　／Ｖ・ｓｅｃ
閾値電圧（Ｖアｌ　：　１．０　Ｖ ドレイン電圧（Ｖ、）・ＩＯＶ オン電流 ゲート電圧（Ｖｇｌが２５Ｖのとき ３　ｘ　１０−’Ａ ゲート電圧（Ｖｇｌが１５Ｖのとき ｌ　Ｘ　１０−’Ａ オフ電流 ゲート電圧（Ｖ、）がＯＶのとき Ｉ　Ｘｌ０−１３Ａ ゲート電圧（Ｖｌ）が−１０Ｖのとき ６Ｘ１０−”Ａ オン電流、／オフ電流：約１０８ 背面光照射時 背面光の照度ｆｌｕｘ）　：　　２０００１ｕｘドレイ
ン電圧（Ｖ、ｌ　：　　ＩＯＶ オン電流 ゲート電圧（Ｖヨ）が２５Ｖのとき ３　Ｘ　１０−’Ａ ゲート電圧（Ｖ、）が１５Ｖのとき ｌＸｌ０−’Ａ オフ電流 ゲート電圧（Ｖ、）がＯｖのとき ３　Ｘ　１０−”Ａ ゲート電圧（Ｖｌ）が−１ｏｖのとき ５　Ｘ　１０−’Ａ オン電流／オフ電流：約１０’ また、Ｖ、−１，特性を第６図に示す。

以上のように背面光照射時におけるドレイン電流のオフ
電流が１（１−’Ａ程度まで上昇し、オンオフ比も１０
’程度まで低下していることが認められる。

２１区と仇里 以上詳述したように本発明に係る薄膜半導体装置は、背
面光が照射されると光電流が発生する半導体層が、アモ
ルファスシリコン領域と結晶化領域とからなり、かつ前
記結晶化領域が、少なくともチャンネル部を除いた部分
に形成され、さらに金属を主とする光遮蔽層が、前記ゲ
ート絶縁層と前記結晶化領域との界面に形成されている
ので、チャンネル部を除いた部分が結晶化されると共に
光の遮蔽がなされ、この部分におけるキャリアの発生を
抑制することができる。さらに、結晶化領域とオーミッ
クコンタクト層との界面にアモルファスシリコンからな
る薄膜が介在している場合には、素子の層間の電気的接
触がより完璧なものとなり、オフ電流の小さく、電気的
特性の優れた薄膜半導体素子を得ることができる。

また、上記薄膜半導体素子は、ゲート絶縁層の表面にア
モルファスシリコン層を形成し、少な（ともチャンネル
部を除いた部分に位置するアモルファスシリコン層の表
面に金属膜を形成させた後、固相拡散反応により結晶化
領域及び光遮蔽層を形成することにより製造されたので
、アモルファスシリコン層の結晶化と光遮蔽層の形成を
略同時に行なうことができ、効率よく製造することがで
きる。このように本発明の薄膜半導体素子の製造方法は
生産性に優れ、量産性に好適したものとなる。

【図面の簡単な説明】

第１図および第２図は本発明に係る薄膜半導体素子の一
実施例を示す要部断面図、第３図（ａ）〜（ｊ）および
（ｈ′）〜（ｊ′）は薄膜半導体素子の製造方法の一実
施例を示す断面図、第４図および第５図は本発明に係る
実施例のｖ、−ｒ。特性図、第６図は比較例のＶｇ−Ｉ
。 特性図、第７図は本発明の薄膜半導体装置のレーザーラ
マンスペクトルを従来例と共に示した特性図、第８図は
固相拡散反応終了後における試料のＳＩＭＳプロファイ
ルを示す特性図、第９図は従来例を示す断面図である。 １２・・・ゲート電極、１３−・・ゲート絶縁層、１４
・・・半導体層、１５・・・ｎ°アモルファスシリコン
層（オーミックコンタクト層）、１６・・・トレイン電
極、１７・・・ソース電極、２０・・・金属膜、２５・
・・ｌｌｌ！、３０・・・アモルファスシリコン領域。 ３１・・・結晶化領域、３２・・・アモルファスシリコ
ン層、３４・・・光遮蔽層、３５・・・チャンネル部。

Claims (4)

【特許請求の範囲】
1. （１）ゲート電極と、ドレイン電極及びソース電極との
   間に、ゲート絶縁層、半導体層、オーミックコンタクト
   層が順次積層されて形成された薄膜半導体素子において
   、 前記半導体層が、アモルファスシリコン領域と、結晶化
   領域とからなると共に、 前記結晶化領域が、少なくともチャンネル部を除いた部
   分に形成され、かつ、金属を主とする光遮蔽層が、前記
   ゲート絶縁層と前記結晶化領域との界面に形成されてい
   ることを特徴とする薄膜半導体素子。
2. （２）請求項（１）記載の薄膜半導体素子の結晶化領域
   とオーミックコンタクト層との間にアモルファスシリコ
   ンからなる薄膜が形成されていることを特徴とする薄膜
   半導体素子。
3. （３）ゲート絶縁層の表面にアモルファスシリコン層を
   形成する工程、 前記アモルファスシリコン層の表面に金属膜を形成する
   工程、 少なくともチャンネル部上の前記金属膜を除去する工程
   、 前記金属膜と前記アモルファスシリコン層との間で固相
   拡散反応を生じさせることにより、結晶化領域及び光遮
   蔽層を形成する工程を含むことを特徴とする薄膜半導体
   素子の製造方法。
4. （４）請求項（３）記載の製造方法に、さらに結晶化領
   域の表面にアモルファスシリコンの薄膜を形成する工程
   、 を含むことを特徴とする薄膜半導体素子の製造方法。