JPH02304983A - ｐチャネル絶縁ゲート型バイポーラトランジスタ - Google Patents
ｐチャネル絶縁ゲート型バイポーラトランジスタInfo
- Publication number
- JPH02304983A JPH02304983A JP12621289A JP12621289A JPH02304983A JP H02304983 A JPH02304983 A JP H02304983A JP 12621289 A JP12621289 A JP 12621289A JP 12621289 A JP12621289 A JP 12621289A JP H02304983 A JPH02304983 A JP H02304983A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- channel
- region
- bipolar transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims abstract description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 5
- 239000012535 impurity Substances 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 239000000969 carrier Substances 0.000 abstract description 2
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 230000006378 damage Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ｎｐｎバイポーラトランジスタのベース電流
をｐチャネルＭＯ３ＦＥＴによって供給するｐチャネル
絶縁ゲート型バイポーラトランジスタに関する。
をｐチャネルＭＯ３ＦＥＴによって供給するｐチャネル
絶縁ゲート型バイポーラトランジスタに関する。
半導体基板の両面に主電極が設けられ、主電極間に主電
流が流れるＭＯ３型半導体装置としては、電力用縦型Ｍ
Ｏ３ＦＥＴあるいは絶縁ゲート型バイポーラトランジス
タ （以下Ｉ ＧＢＴと記す）が知られている。電力用
スイッチング素子としては、ｎチャネルｆ ＧＢＴが一
般に使われ始めている。
流が流れるＭＯ３型半導体装置としては、電力用縦型Ｍ
Ｏ３ＦＥＴあるいは絶縁ゲート型バイポーラトランジス
タ （以下Ｉ ＧＢＴと記す）が知られている。電力用
スイッチング素子としては、ｎチャネルｆ ＧＢＴが一
般に使われ始めている。
これはｎチャネル縦型ＭＯ３ＦＥＴのドレイン領域のド
レイン電極側に２３層を付加したものと言うことができ
る。しかし近年、ｐチャネル型ｒＧＢＴが制御回路の簡
略化が可能およびインテリジェント化が容易ということ
で開発がさかんに行われている。ｐチャネル型Ｉ ＧＢ
Ｔはｎチャネル型Ｉ ＧＢＴの導電型をすべて逆にした
ものである。
レイン電極側に２３層を付加したものと言うことができ
る。しかし近年、ｐチャネル型ｒＧＢＴが制御回路の簡
略化が可能およびインテリジェント化が容易ということ
で開発がさかんに行われている。ｐチャネル型Ｉ ＧＢ
Ｔはｎチャネル型Ｉ ＧＢＴの導電型をすべて逆にした
ものである。
すなわち、第２図に示すようにｎ′″基板（第一層）１
にバッファ層としての低抵抗のｐ層 （第二層）２を、
その上に高抵抗のｐ一層 （第三層）３を、このｐ一層
３の表面部に選択的にｎ゛層（第８１域）４を、さらに
このｎ°層４の表面部に選沢的にｐ°層 （第二領域）
５を形成し、ｎ゛層４ｐ一層３とｐ゛層５挟まれた表面
領域をチャネル領域として、その上にゲート絶縁膜６を
介してゲート電極７を形成する。そして、ｎ″層４２１
層５にソース電極８を、また、ｎ″″基板１の表面にド
レイン電極を接触させる。ソースを極８とゲート電極７
の間には眉間絶縁膜１０が介在している。
にバッファ層としての低抵抗のｐ層 （第二層）２を、
その上に高抵抗のｐ一層 （第三層）３を、このｐ一層
３の表面部に選択的にｎ゛層（第８１域）４を、さらに
このｎ°層４の表面部に選沢的にｐ°層 （第二領域）
５を形成し、ｎ゛層４ｐ一層３とｐ゛層５挟まれた表面
領域をチャネル領域として、その上にゲート絶縁膜６を
介してゲート電極７を形成する。そして、ｎ″層４２１
層５にソース電極８を、また、ｎ″″基板１の表面にド
レイン電極を接触させる。ソースを極８とゲート電極７
の間には眉間絶縁膜１０が介在している。
この素子は、ソース電極８を接地し、ゲート７とドレイ
ン電極９に負の電圧を与えると、ＭＯＳＦＥＴがオンし
てｐ一層３に正孔が流れ込む、これに対応してｎ″基ｖ
ｉ１からｐ一層３に電子の注入が起こり、ｐ一層３では
伝導度変調が生じることにより、この領域の抵抗が低く
なる。
ン電極９に負の電圧を与えると、ＭＯＳＦＥＴがオンし
てｐ一層３に正孔が流れ込む、これに対応してｎ″基ｖ
ｉ１からｐ一層３に電子の注入が起こり、ｐ一層３では
伝導度変調が生じることにより、この領域の抵抗が低く
なる。
ｐチャネル型Ｉ ＧＥＴをＬ負荷でターンオフする際、
Ｌ負荷逆起電力によりドレイン電極９に負の高電圧が印
加される。この電圧は、ｐ一層３とｎ°層４の接合部に
逆バイアスの形で加わり、その結果上記接合部には大き
な電界が発生する。さらに、ｎ″基板１．ｐ」ヤｐ′層
３．ｎ°層４のｎｐｎ トランジスタで一定電流を流し
続けようとし、その主電流は電子電流が受は持つ、約１
ＯＳＶ／ｃｍＯ高電界印加時の電子の衝撃イオン化率は
、正孔のそれに比べ約１００〜１ｏｏｏ倍大きいため、
ｐチャネルＩ ＧＢＴはｎチャネルＩ ＧＢＴに比べ、
ターンオフ時にアバランシェ破壊が発生しやすい。
Ｌ負荷逆起電力によりドレイン電極９に負の高電圧が印
加される。この電圧は、ｐ一層３とｎ°層４の接合部に
逆バイアスの形で加わり、その結果上記接合部には大き
な電界が発生する。さらに、ｎ″基板１．ｐ」ヤｐ′層
３．ｎ°層４のｎｐｎ トランジスタで一定電流を流し
続けようとし、その主電流は電子電流が受は持つ、約１
ＯＳＶ／ｃｍＯ高電界印加時の電子の衝撃イオン化率は
、正孔のそれに比べ約１００〜１ｏｏｏ倍大きいため、
ｐチャネルＩ ＧＢＴはｎチャネルＩ ＧＢＴに比べ、
ターンオフ時にアバランシェ破壊が発生しやすい。
本発明の目的は、上述の欠点を解消して、ターンオフ時
にアバランシェ破壊を起こしにくいｐチャネルＩ ＧＢ
Ｔを提供することにある。
にアバランシェ破壊を起こしにくいｐチャネルＩ ＧＢ
Ｔを提供することにある。
上記の目的の達成のために、本発明は、高不純物濃度で
ｎ形の第一層、高不純物濃度でＰ形の第二層および低不
純物濃度でＰ形の第三層が順に隣接し、この第三層の表
面部に選択的にｎ形の第一領域が、さらにその第一領域
の表面部に選択的にｐ形の第二領域が形成され、第三層
と第二領域にはさまれた第一領域の上に絶縁膜を介して
ゲート電極が設けられるｐチャネル絶縁ゲート型バイポ
ーラトランジスタにおいて、第一層、第二層および第三
層ならびに第一領域で形成されるｎｐｎ トランジスタ
のエミッタ接地電流増幅率を６．０以上、８．０以下と
するものである。
ｎ形の第一層、高不純物濃度でＰ形の第二層および低不
純物濃度でＰ形の第三層が順に隣接し、この第三層の表
面部に選択的にｎ形の第一領域が、さらにその第一領域
の表面部に選択的にｐ形の第二領域が形成され、第三層
と第二領域にはさまれた第一領域の上に絶縁膜を介して
ゲート電極が設けられるｐチャネル絶縁ゲート型バイポ
ーラトランジスタにおいて、第一層、第二層および第三
層ならびに第一領域で形成されるｎｐｎ トランジスタ
のエミッタ接地電流増幅率を６．０以上、８．０以下と
するものである。
Ｌ負荷ターンオフ時ｐチャネルＩ ＧＢＴは一定電流を
流し続けなくてはならない、そのため、オン時Ｐチャネ
ルＭＯ３ＦＥＴから供給されていた正孔の代わりに、オ
フ時ではｐ一層３に広がる空乏層によって押し出された
正孔でｎｐｎトランジスタを駆動する。
流し続けなくてはならない、そのため、オン時Ｐチャネ
ルＭＯ３ＦＥＴから供給されていた正孔の代わりに、オ
フ時ではｐ一層３に広がる空乏層によって押し出された
正孔でｎｐｎトランジスタを駆動する。
よってエミッタ接地電流増幅率ｈｅｍを８．０以下に抑
えることで全電流における電子電流分が小さくなり、ア
バランシェキャリアの発生が抑制される。これにより、
アバランシェ破壊が生じにくくなる。
えることで全電流における電子電流分が小さくなり、ア
バランシェキャリアの発生が抑制される。これにより、
アバランシェ破壊が生じにくくなる。
第２図に示した構造のＩ ＧＢＴを次の方法で作製した
。先ず、ｎ４基［１の表面にエピタキシャル法でｐ゛層
２ ｐ一層３を積層した。ｐ一層の表面にゲート酸化［
６を形成後に多結晶シリコンからなるゲート電極７をそ
の上に形成し、次にゲート電極７をマスクとしてｎ゛層
４形成するためのイオン注入を行った。ｎ”層４の熱拡
散を行った後、同じくゲート電８ｉｉ７をマスクとして
ｐ。
。先ず、ｎ４基［１の表面にエピタキシャル法でｐ゛層
２ ｐ一層３を積層した。ｐ一層の表面にゲート酸化［
６を形成後に多結晶シリコンからなるゲート電極７をそ
の上に形成し、次にゲート電極７をマスクとしてｎ゛層
４形成するためのイオン注入を行った。ｎ”層４の熱拡
散を行った後、同じくゲート電８ｉｉ７をマスクとして
ｐ。
層５をイオン注入法と熱拡散法により形成した。
このあと、絶縁膜１０で被覆バターニングし、次いでソ
ース電極８でドレイン電極９を形成することによって素
子を完成した。
ース電極８でドレイン電極９を形成することによって素
子を完成した。
このようにして製作したｐチャネルＩ ＧＥＴのｐ°層
２の厚さ、または比抵抗を変えて、ｎ゛層１９０層２お
よびｐ−眉３ならびにｎ″Ｎ４で形成されるｎｐｎ ト
ランジスタのｈｆａを変化させた＊ ｎ ｐ ｎ トラ
ンジスタの１ｌｆａは直接求めることは困難であるので
、以下の方法で求めた。
２の厚さ、または比抵抗を変えて、ｎ゛層１９０層２お
よびｐ−眉３ならびにｎ″Ｎ４で形成されるｎｐｎ ト
ランジスタのｈｆａを変化させた＊ ｎ ｐ ｎ トラ
ンジスタの１ｌｆａは直接求めることは困難であるので
、以下の方法で求めた。
第３図はｐチャネルＩ ＧＢＴを抵抗負荷でターンオフ
した時の電流波形である。ゲートをオフするとまず急激
に電流が減少し、その後なだらかな波形となる。この最
初の急激な電流減少分Ｉ、がＭＯＳＦＥＴから供給され
てていた電流、すわちｎｐｎトランジスタのベース電流
となるから、全電流をＩ、とすると、ｈｌ、は ｈｔ−” （１％−Ｉｍ）／Ｉｍ となる。
した時の電流波形である。ゲートをオフするとまず急激
に電流が減少し、その後なだらかな波形となる。この最
初の急激な電流減少分Ｉ、がＭＯＳＦＥＴから供給され
てていた電流、すわちｎｐｎトランジスタのベース電流
となるから、全電流をＩ、とすると、ｈｌ、は ｈｔ−” （１％−Ｉｍ）／Ｉｍ となる。
ｐ一層３の厚さを５５ｎ、抵抗率を２５０Ω国に固定し
てｈｅｍを変化させ、 ７．３ ｗＸ７．３鶴の素子に
１０ＯＡのドレイン電流１カ、すなわち−１８８Ａ／−
の１＋＋を流した条件でターンオフをＬ負荷で行った際
の二次降伏電圧ｖ９．のｈｆａを求めた結果を第１図に
示す、 ２００Ｖ電源系で使用する６００ Ｖ板素子
では、安全動作領域の上限で規定されているドレイン・
ソース間電圧Ｖ Ｉｌｓ ＝ −５００Ｖ 、 Ｔ。
てｈｅｍを変化させ、 ７．３ ｗＸ７．３鶴の素子に
１０ＯＡのドレイン電流１カ、すなわち−１８８Ａ／−
の１＋＋を流した条件でターンオフをＬ負荷で行った際
の二次降伏電圧ｖ９．のｈｆａを求めた結果を第１図に
示す、 ２００Ｖ電源系で使用する６００ Ｖ板素子
では、安全動作領域の上限で規定されているドレイン・
ソース間電圧Ｖ Ｉｌｓ ＝ −５００Ｖ 、 Ｔ。
−１８８Ａ／−の条件で、Ｌ負荷ターンオフの際にアバ
ランシェ破壊を生じないためには、ｈｆ、が８．０以下
でなければならないことがわかる。しかし、ｈｆ、が小
さくなると全電流が小さくなるため、６．０以上である
ことが必要である。
ランシェ破壊を生じないためには、ｈｆ、が８．０以下
でなければならないことがわかる。しかし、ｈｆ、が小
さくなると全電流が小さくなるため、６．０以上である
ことが必要である。
本発明によれば、ｐチャネルＩ ＧＢＴＯ中に形成され
るｎｐｎバイポーラトランジスタのｈｆ、を８．０以下
に調整することにより、Ｌ負荷ターンオフ時に主電流中
の電子電流分が小さくなり、衝撃イオン化率の小さい正
孔電流分が大きくなるので、アバランシェ破壊が生じに
くくなる。これにより、安全動作領域内での動作が保証
された２００Ｖ電源系で情用するｐチャネルＩＧＢＴを
得ることができた。
るｎｐｎバイポーラトランジスタのｈｆ、を８．０以下
に調整することにより、Ｌ負荷ターンオフ時に主電流中
の電子電流分が小さくなり、衝撃イオン化率の小さい正
孔電流分が大きくなるので、アバランシェ破壊が生じに
くくなる。これにより、安全動作領域内での動作が保証
された２００Ｖ電源系で情用するｐチャネルＩＧＢＴを
得ることができた。
第１図は、本発明の効果を示す二次降伏電圧Ｖ＋＋ｓｘ
とｈｅｍとの関係線図、第２図は本発明の実施されるｐ
チャネルＩ ＧＢＴの断面図、第３図はＩ ＧＢＴ中の
トランジスタのｈｆｍを求めるのに用いる抵抗負荷での
ターンオフ電流波形図である。 １：ｎ３第−眉、２：ｐ３第二層、３：ｐ−第三層、４
：ｎ゛第一領域、５：ｐ゛第二領域、６：ゲート絶縁膜
、７：ゲート電極、８：ソース電極、９ニドレイン電極
。 ″″ニ ー理人弁理士 山 口 巖 第１ 閉 第２図 第３図
とｈｅｍとの関係線図、第２図は本発明の実施されるｐ
チャネルＩ ＧＢＴの断面図、第３図はＩ ＧＢＴ中の
トランジスタのｈｆｍを求めるのに用いる抵抗負荷での
ターンオフ電流波形図である。 １：ｎ３第−眉、２：ｐ３第二層、３：ｐ−第三層、４
：ｎ゛第一領域、５：ｐ゛第二領域、６：ゲート絶縁膜
、７：ゲート電極、８：ソース電極、９ニドレイン電極
。 ″″ニ ー理人弁理士 山 口 巖 第１ 閉 第２図 第３図
Claims (1)
- １）高不純物濃度でｎ形の第一層、高不純物濃度でＰ形
の第二層および低不純物濃度でＰ形の第三層が順に隣接
し、この第三層の表面部に選択的にｎ形の第一領域が、
さらにその第一領域の表面部に選択的にｐ形の第二領域
が形成され、第三層と第二領域にはさまれた第一領域の
上に絶縁膜を介してゲート電極が設けられるものにおい
て、第一層、第二層および第三層ならびに第一領域で形
成されるｎｐｎトランジスタのエミッタ接地電流増幅率
を６．０以上、８．０以下とすることを特徴とするｐチ
ャネル絶縁ゲート型バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1126212A JP2751113B2 (ja) | 1989-05-19 | 1989-05-19 | ｐチャネル絶縁ゲート型バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1126212A JP2751113B2 (ja) | 1989-05-19 | 1989-05-19 | ｐチャネル絶縁ゲート型バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02304983A true JPH02304983A (ja) | 1990-12-18 |
| JP2751113B2 JP2751113B2 (ja) | 1998-05-18 |
Family
ID=14929505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1126212A Expired - Fee Related JP2751113B2 (ja) | 1989-05-19 | 1989-05-19 | ｐチャネル絶縁ゲート型バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2751113B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6303961B1 (en) * | 1998-04-29 | 2001-10-16 | Aqere Systems Guardian Corp. | Complementary semiconductor devices |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6482563A (en) * | 1987-09-24 | 1989-03-28 | Mitsubishi Electric Corp | Semiconductor device |
-
1989
- 1989-05-19 JP JP1126212A patent/JP2751113B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6482563A (en) * | 1987-09-24 | 1989-03-28 | Mitsubishi Electric Corp | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6303961B1 (en) * | 1998-04-29 | 2001-10-16 | Aqere Systems Guardian Corp. | Complementary semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2751113B2 (ja) | 1998-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5702961A (en) | Methods of forming insulated gate bipolar transistors having built-in freewheeling diodes and transistors formed thereby | |
| US6091086A (en) | Reverse blocking IGBT | |
| JPH0467343B2 (ja) | ||
| US5910664A (en) | Emitter-switched transistor structures | |
| JPH0864811A (ja) | 電力装置集積化構造体 | |
| US5585650A (en) | Semiconductor bidirectional switch and method of driving the same | |
| JP3863926B2 (ja) | ３端子電力絶縁ゲートトランジスタ及びその製造方法 | |
| JPH05283675A (ja) | サイリスタ | |
| JPH0786580A (ja) | 高耐圧半導体装置 | |
| JP2002299622A (ja) | 電力用半導体素子 | |
| JPH07101737B2 (ja) | 半導体装置の製造方法 | |
| JP3063278B2 (ja) | 縦型電界効果トランジスタ | |
| JP2536122B2 (ja) | ｐチャンネル絶縁ゲ―ト型バイポ―ラトランジスタ | |
| JPH0888357A (ja) | 横型ｉｇｂｔ | |
| JPH02304983A (ja) | ｐチャネル絶縁ゲート型バイポーラトランジスタ | |
| JPH0529628A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH04196174A (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JP2629437B2 (ja) | 横型絶縁ゲート型バイポーラトランジスタ | |
| JP2856257B2 (ja) | ｐチャネル絶縁ゲートバイポーラトランジスタ | |
| US6727527B1 (en) | Reverse blocking IGBT | |
| JP2701496B2 (ja) | ｐチャネル型絶縁ゲートバイポーラトランジスタ | |
| JP2876832B2 (ja) | Ｍｉｓｆｅｔ制御型サイリスタを有する半導体装置 | |
| JP3017783B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JP3247461B2 (ja) | 半導体装置及びその製造方法、ｍｏｓゲ−ト駆動型サイリスタ | |
| JPH01300569A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |