JPH0230214B2 - - Google Patents
Info
- Publication number
- JPH0230214B2 JPH0230214B2 JP61228292A JP22829286A JPH0230214B2 JP H0230214 B2 JPH0230214 B2 JP H0230214B2 JP 61228292 A JP61228292 A JP 61228292A JP 22829286 A JP22829286 A JP 22829286A JP H0230214 B2 JPH0230214 B2 JP H0230214B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- lock
- dll
- comparator
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 27
- 230000003111 delayed effect Effects 0.000 claims description 4
- 102100036462 Delta-like protein 1 Human genes 0.000 description 6
- 101000928537 Homo sapiens Delta-like protein 1 Proteins 0.000 description 6
- 238000001228 spectrum Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はスペクトラム拡散通信方式の同期保持
に使用される遅延ロツクドループ(以下、DLL
と記す)のロツク・アンロツク検出回路に関す
る。
に使用される遅延ロツクドループ(以下、DLL
と記す)のロツク・アンロツク検出回路に関す
る。
(従来技術)
スペクトラム拡散通方式のDLL部のロツク・
アンロツクを検出することは、DLLのPN符号発
生器の同期制御等のために重要である。従来にお
いては、DLLのロツク・アンロツク検出を逆拡
散後の検波出力で行なう場合には、専用の狭帯域
のバンドパスフイル又および包絡線検波器を設け
て包絡検波器の出力からロツク・アンロツク信号
を得たり、またはDLLを構成している包絡線検
波器の出力からロツク・アンロツクを検出するこ
とも行なわれている。
アンロツクを検出することは、DLLのPN符号発
生器の同期制御等のために重要である。従来にお
いては、DLLのロツク・アンロツク検出を逆拡
散後の検波出力で行なう場合には、専用の狭帯域
のバンドパスフイル又および包絡線検波器を設け
て包絡検波器の出力からロツク・アンロツク信号
を得たり、またはDLLを構成している包絡線検
波器の出力からロツク・アンロツクを検出するこ
とも行なわれている。
(発明が解決しようとする問題点)
上記の如き従来例の前者によるときはDLLを
構成するバンドパスフイルタおよび包絡線検波器
の他に、ロツク・アンロツク検出のためにの狭帯
域のバンドパスフイルタおよび包絡線検波器を別
途必要とする問題点があつた。
構成するバンドパスフイルタおよび包絡線検波器
の他に、ロツク・アンロツク検出のためにの狭帯
域のバンドパスフイルタおよび包絡線検波器を別
途必要とする問題点があつた。
また、前記した従来例の後者によるときは一方
の包絡線検波器の出力、すなわち一方の相関検波
出力のみを取つているため他方の包絡線検波器の
出力、すなわち他方の相関検波出力にかかわら
ず、ロツク・アンロツクが検出されることになつ
て、安定なロツク状態に入る前にロツク状態であ
ると検出されてしまつたりする、検出が不確実な
問題点があつた。
の包絡線検波器の出力、すなわち一方の相関検波
出力のみを取つているため他方の包絡線検波器の
出力、すなわち他方の相関検波出力にかかわら
ず、ロツク・アンロツクが検出されることになつ
て、安定なロツク状態に入る前にロツク状態であ
ると検出されてしまつたりする、検出が不確実な
問題点があつた。
本発明は上記にかんがみなされたもので、上記
の問題点を解決して、簡単な構成で確実にロツ
ク・アンロツク状態を検出することのできる遅延
ロツクループのロツク検出回路を提供することを
目的とする。
の問題点を解決して、簡単な構成で確実にロツ
ク・アンロツク状態を検出することのできる遅延
ロツクループのロツク検出回路を提供することを
目的とする。
(問題点を解決するための手段)
本発明は上記の問題点を解決するために、次の
如く構成した。
如く構成した。
DLL内の第1相関検波出力を入力とする第1
のコンパレータと、前記DLL内の第2相関検波
出力を入力とする第2のコンパレータと、第1の
コンパレータの出力と第2のコンパレータの出力
とを入力とするアンドゲートとを備え、該アンド
ゲートの出力にともなつてロツク・アンロツク信
号を得るようにした。
のコンパレータと、前記DLL内の第2相関検波
出力を入力とする第2のコンパレータと、第1の
コンパレータの出力と第2のコンパレータの出力
とを入力とするアンドゲートとを備え、該アンド
ゲートの出力にともなつてロツク・アンロツク信
号を得るようにした。
(作用)
上記の如く構成した本発明において、第1相関
検波出力が第1のコンパレータのスレシユホール
ドレベル以上となり、かつ第2相関検波出力が第
2のコンパレータのスレシユホールドレベル以上
となつたとき、アンドゲートはロツク信号を出力
する。
検波出力が第1のコンパレータのスレシユホール
ドレベル以上となり、かつ第2相関検波出力が第
2のコンパレータのスレシユホールドレベル以上
となつたとき、アンドゲートはロツク信号を出力
する。
したがつて、第1相関検波出力または第2相関
検波出力の何れか一方が低く、第1のまたは第2
のコンパレータが出力を発生しないときはロツク
信号が得られず、ロツクが安定状態に入る前にロ
ツク信号が出力されるようなことはなくなる。
検波出力の何れか一方が低く、第1のまたは第2
のコンパレータが出力を発生しないときはロツク
信号が得られず、ロツクが安定状態に入る前にロ
ツク信号が出力されるようなことはなくなる。
さらにまた、DLL内の第1および第2相関検
波出力を第1のおよび第2のコンパレータに供給
するようにしているため、ロツク・アンロツク検
出のためにDLLのバンドパスフイルタおよび包
絡線検波器以外にバンドパスフイルタおよび包絡
線検波器を必要とすることもない。
波出力を第1のおよび第2のコンパレータに供給
するようにしているため、ロツク・アンロツク検
出のためにDLLのバンドパスフイルタおよび包
絡線検波器以外にバンドパスフイルタおよび包絡
線検波器を必要とすることもない。
(発明の実施例)
以下、本発明を実施例により説明する。
第1図は本発明の一実施例の構成を示すブロツ
ク図である。
ク図である。
第1図において、1はDLLを構成している。
受信したスペクトラム拡散信号はDLLを構成
する乗算器11,12に供給し、後記するPN符
号発生器13のnビツト目、(n−1)ビツト目
の出力を乗算し、乗算器11,12の出力はバン
ドパスフイルタ15,16をそれぞれ各別に介し
て包絡線検波器17,18に供給して包絡線検波
し、包絡線検波器17の出力から包絡線検波器1
8の出力が減算増幅器19にて減算増幅され、減
算増幅出力はループフイルタ20を介して電圧制
御発振器21に印加して電圧制御発振器21の出
力発振周波数を制御し、電圧制御発振器発振出力
をクロツクとしたPN符号発生器からPN符号を
順次出力して、スペクトル拡散信号の同期保持が
なされる。
する乗算器11,12に供給し、後記するPN符
号発生器13のnビツト目、(n−1)ビツト目
の出力を乗算し、乗算器11,12の出力はバン
ドパスフイルタ15,16をそれぞれ各別に介し
て包絡線検波器17,18に供給して包絡線検波
し、包絡線検波器17の出力から包絡線検波器1
8の出力が減算増幅器19にて減算増幅され、減
算増幅出力はループフイルタ20を介して電圧制
御発振器21に印加して電圧制御発振器21の出
力発振周波数を制御し、電圧制御発振器発振出力
をクロツクとしたPN符号発生器からPN符号を
順次出力して、スペクトル拡散信号の同期保持が
なされる。
さらに、本発明の一実施例において、包絡線検
波器17の出力は入力インピーダンスの高い直流
増幅器23に供給して増幅し、直流増幅器23の
出力はロツク状態とアンロツク状態との識別を可
能にする適切なスレシヨホールドレベルを有する
コンパレータ25に供給し、前記スレシヨホール
ドレベルと直流増幅器23の出力レベルとを比較
する。一方、同様に、包絡線検波器18の出力は
入力インピーダンスの高い直流増幅器24に供給
して増幅し、直流増幅器24の出力はロツク状態
とアンロツク状態との識別を可能にする適切なス
レツシヨホールドレベルを有するコンパレータ2
6に供給し、前記スレシヨホールドレベルと直流
増幅器24の出力レベルとを比較する。
波器17の出力は入力インピーダンスの高い直流
増幅器23に供給して増幅し、直流増幅器23の
出力はロツク状態とアンロツク状態との識別を可
能にする適切なスレシヨホールドレベルを有する
コンパレータ25に供給し、前記スレシヨホール
ドレベルと直流増幅器23の出力レベルとを比較
する。一方、同様に、包絡線検波器18の出力は
入力インピーダンスの高い直流増幅器24に供給
して増幅し、直流増幅器24の出力はロツク状態
とアンロツク状態との識別を可能にする適切なス
レツシヨホールドレベルを有するコンパレータ2
6に供給し、前記スレシヨホールドレベルと直流
増幅器24の出力レベルとを比較する。
コンパレータ25の出力とコンパレータ26の
出力とをアンドゲート27に供給して、アンドゲ
ート27の出力からロツク信号を(アンロツク信
号を)得る。
出力とをアンドゲート27に供給して、アンドゲ
ート27の出力からロツク信号を(アンロツク信
号を)得る。
いま、DLL1がロツク状態になつたとき包絡
線検波器17,18の出力、すなわち相関検波出
力は増加していき、ロツク状態が安定状態になる
とコンパレータ25,26の出力はともに高電位
となり、アンドゲート27の出力は高電位となつ
て、アンドゲート27の出力によつてDLL1が
ロツクしたことが検出される。また、DLL1が
アンロツク状態のときには、包絡線検波器17,
18からの相関検波出力が減少し、この相関検波
出力の少なくとも一方がコンパレータ25,26
のスレシヨホールドレベル未満に低下するとコン
パレータ25,26の出力の少なくとも一方が低
電位となり、アンドゲート27の出力は低電位と
なつて、アンドゲート27の出力によつてDLL
1がアンロツク状態であることが示される。
線検波器17,18の出力、すなわち相関検波出
力は増加していき、ロツク状態が安定状態になる
とコンパレータ25,26の出力はともに高電位
となり、アンドゲート27の出力は高電位となつ
て、アンドゲート27の出力によつてDLL1が
ロツクしたことが検出される。また、DLL1が
アンロツク状態のときには、包絡線検波器17,
18からの相関検波出力が減少し、この相関検波
出力の少なくとも一方がコンパレータ25,26
のスレシヨホールドレベル未満に低下するとコン
パレータ25,26の出力の少なくとも一方が低
電位となり、アンドゲート27の出力は低電位と
なつて、アンドゲート27の出力によつてDLL
1がアンロツク状態であることが示される。
上記から明らかに包絡線検波器17の出力、包
絡線検波器18の出力の増加によつて、コンパレ
ータ25の出力およびコンパレータ26の出力が
共に高電位に達したときにのみアンドゲート27
の出力が高電位となつてDLL1がロツク状態で
あり、アンドゲートから低電位出力が発生してい
るときはDLL1はアンロツク状態と判別される。
絡線検波器18の出力の増加によつて、コンパレ
ータ25の出力およびコンパレータ26の出力が
共に高電位に達したときにのみアンドゲート27
の出力が高電位となつてDLL1がロツク状態で
あり、アンドゲートから低電位出力が発生してい
るときはDLL1はアンロツク状態と判別される。
(発明の効果)
以上説明した如く本発明によれば、DLL内の
第1、第2相関検波出力レベルが所定レベルであ
るか否かを第1の、第2のコンパレータで比較
し、コンパレータの出力をアンドゲートに印加し
て、アンドゲートの出力からDLLがロツク状態
か、アンロツク状態かを検出するようにしたこと
により、両相関検波出力レベルが所定レベル以上
とならなければロツク状態と判別されないため、
安定なロツク状態に入る前にロツク状態であると
検出してしまうようなことはない。
第1、第2相関検波出力レベルが所定レベルであ
るか否かを第1の、第2のコンパレータで比較
し、コンパレータの出力をアンドゲートに印加し
て、アンドゲートの出力からDLLがロツク状態
か、アンロツク状態かを検出するようにしたこと
により、両相関検波出力レベルが所定レベル以上
とならなければロツク状態と判別されないため、
安定なロツク状態に入る前にロツク状態であると
検出してしまうようなことはない。
さらにまた、DLL内のバンドパスフイルタお
よび包絡線検波器がロツク・アンロツク検出のた
めに利用できて、回路的にも簡単になる。
よび包絡線検波器がロツク・アンロツク検出のた
めに利用できて、回路的にも簡単になる。
第1図は本発明の一実施例の構成を示す回路
図。 1……DLL、11および12……乗算器、1
3……PN符号発生器、15および16……バン
ドパスフイルタ、17および18……包絡線検波
器、19……減算増幅器、20……ループフイル
タ、21……電圧制御発振器、25および26…
…コンパレータ、27……アンドゲート。
図。 1……DLL、11および12……乗算器、1
3……PN符号発生器、15および16……バン
ドパスフイルタ、17および18……包絡線検波
器、19……減算増幅器、20……ループフイル
タ、21……電圧制御発振器、25および26…
…コンパレータ、27……アンドゲート。
Claims (1)
- 1 遅延ロツクドループ内の第1相関検波出力を
入力とする第1のコンパレータと、前記遅延ロツ
クドループ内の第2相関検波出力を入力とする第
2のコンパレータと、第1のコンパレータの出力
と第2のコンパレータの出力とを入力とするアン
ドゲートとを備え、前記アンドゲートの出力にと
もなつてロツク・アンロツク信号を得ることを特
徴とする遅延ロツクドループのロツク・アンロツ
ク検出回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61228292A JPS6384219A (ja) | 1986-09-29 | 1986-09-29 | 遅延ロツクドル−プのロツク・アンロツク検出回路 |
US07/428,005 US5090023A (en) | 1986-09-29 | 1989-10-27 | Spread spectrum communication system |
US07/787,642 US5179574A (en) | 1986-09-29 | 1991-11-04 | Spread PN code signal receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61228292A JPS6384219A (ja) | 1986-09-29 | 1986-09-29 | 遅延ロツクドル−プのロツク・アンロツク検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6384219A JPS6384219A (ja) | 1988-04-14 |
JPH0230214B2 true JPH0230214B2 (ja) | 1990-07-05 |
Family
ID=16874180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61228292A Granted JPS6384219A (ja) | 1986-09-29 | 1986-09-29 | 遅延ロツクドル−プのロツク・アンロツク検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6384219A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5062122A (en) * | 1988-09-28 | 1991-10-29 | Kenwood Corporation | Delay-locked loop circuit in spread spectrum receiver |
JPH0810979Y2 (ja) * | 1990-01-19 | 1996-03-29 | 株式会社リコー | 遅延ロックループ |
JPH09261128A (ja) * | 1996-03-22 | 1997-10-03 | Matsushita Electric Ind Co Ltd | スペクトル拡散通信機 |
KR100682830B1 (ko) * | 2005-08-10 | 2007-02-15 | 삼성전자주식회사 | 락 검출기 및 이를 구비하는 지연 동기 루프 |
-
1986
- 1986-09-29 JP JP61228292A patent/JPS6384219A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS6384219A (ja) | 1988-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4279018A (en) | PN Lock indicator for dithered PN code tracking loop | |
US4048566A (en) | Suppressed carrier automatic gain control circuitry | |
US5426670A (en) | Interference compensating circuit including a matched filter followed by a median filter | |
US4884284A (en) | Spread spectrum receiver | |
US3495184A (en) | Phase-locked loop having improved acquisition range | |
JPH0230214B2 (ja) | ||
US4297650A (en) | Phase locked loop carrier recovery circuit with false lock prevention | |
US6795657B1 (en) | Circuit and method for monitoring optical signal level | |
US6570148B2 (en) | Signal input cutoff detector, photo receiver and signal input cutoff detecting method | |
EP3869693A1 (en) | High-bandwidth phase lock loop circuit with sideband rejection | |
EP1093220B1 (en) | Method of anomalous offset detection and circuit | |
JPH0734547B2 (ja) | ミューティング制御回路 | |
JP2846159B2 (ja) | スペクトル拡散通信用同期捕捉保持装置 | |
RU2153768C2 (ru) | Устройство компенсации помех | |
JPS62207026A (ja) | 位相誤差検出回路 | |
RU2166230C1 (ru) | Устройство поиска широкополосных сигналов по задержке | |
JP2729819B2 (ja) | 同期追跡回路 | |
JP2722611B2 (ja) | デイレイロツクループ回路 | |
JPS62142429A (ja) | 位相同期ル−プ | |
JPS58141049A (ja) | 受信装置 | |
JPS5816827B2 (ja) | 基準搬送波再生回路における擬似引込回避回路 | |
JPH0570338B2 (ja) | ||
JPH03222519A (ja) | 位相同期発振器 | |
JPS58129835A (ja) | 位相同期検出回路 | |
JPS58133042A (ja) | Pll回路 |