JPS58129835A - 位相同期検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ＶＨＦ−ＵＨＦ帯で用いられる、位相同期回
路（Ｐｈａｓｅ　Ｌｏａｋ　Ｌｏｏｐ、ＰＬＬ）を用い
た周波数あるいは位相変調器の位相同期検出回路に関す
るものである。

従来この目的のために用いられた回路は、変調のレベル
が高く、周波数偏移が大きくなった場合や、変調周波数
がループフィルタの遮断周波数よシ低くなった場合に、
誤動作す先ことが多い。

まず最初にＰＬＬ方式のＦＭ変調器について説明する。

第１図はその基本構成を示す。

１は電圧制御発振器（ＶＣＯ）であり、変調端子７やル
ープのフィードバック電圧（低域通過フィルタ（ＬＰＦ
）４の出力電圧）にょシその周波数が変化する。６はｖ
Ｃｏｌの出力端子で、この端子５は分周回路２に接続さ
れ、分周回路２の出力は位相比較器（ＰＤ）３の−１つ
の入力となる。位相比較器（ＰＤ）ｓには端子６よシ基
準周波数の信号が加えられ、分周回路２からの入力信号
との位相差を検出し、検出信号は低域通過フィルタ４を
通し電圧制御発振器１のフィードバック電圧と３／・、
コ・ なる。

次に変調のかかった場合のループのフィードバック電圧
の波形と、ロック・アン　ロックの状態との相関を考え
る。

第２図において、（ａ）は変調波形、（ｂ）〜（ｆ）は
フィードバック電圧（ＶＣＯ制御電圧）の波形を示して
いる。このうち（ｂ）　、　（０）はロック状態の波形
であり、（ｄ）〜（ｆ）はロックがはずれた場合の波形
を示している。

（、）は電圧制御発振器１の変調端子７に加えられる変
調波形であり、そのレベルに比例した周波数偏移が電圧
制御発振器１に生ずる。いま変調レベルが十分小さく、
また変調周波数が低域通過フィルタ４の遮断周波数よシ
高い場合は、位相比較器３で発生する交流成分は十分減
衰をうけ低域通過フィルタ４の出力端子、即ち電圧制御
発振器１の制御端子電圧は、第２図（ｂ）のようになる
。（出力電圧は０■と位相比較器３の電源電圧ＶＤの間
の値■Ｆをとる。） 次に変調信号のレベルがロックはずれを生じる程特開昭
５８−１２９８３６　（２） 度に大きいか、変調周波数が低域通過フィルタ４の遮断
周波数より低くなった場合は、位相比較器３で発生した
交流成分が低域通過フィルタ４で十分に減衰を受けず、
電圧制御発振器１の制御端子に第２図（Ｃ）のような直
流電圧ｖＦに重畳された交流電圧を発生する。

この交流電圧の波形は周波数が変調周波数と一致し、そ
の位相差がほぼ９００　となる。

以上がロック状態における電圧制御発振器１の制御電圧
の波形である。

ループがロックはずれにある場合は、電圧制御発振器１
の制御電圧は３つの状態をとり、その一つは第２図（ｄ
）に示すように不規則な電圧波形となるか、規則的な周
期であっても変調波の周期とは無関係な・周期をとる。

また他の２つの状態としては制御電圧が、電源電圧ＶＤ
が０となった状態（第２図０及び・（ｆ）に示す状態）
をとる。

以上述べたように、ＰＬＬ型の変調器でロック状態を検
出するには、その電圧制御発振器のフィードバック電圧
（ＶＣＯ制御電圧）が０〜ＶＤ間６戸　、゛ の値ｖＦなる直流電圧となるか、ｖＦに重畳され′た、
周波数が変調周波数に等しい交流電圧波形となるかを検
出すればよい。

従来の検出回路は、上記検出をレベルのみで検出してい
たため、周波数偏移が大きい場合や、変調周波数がルー
プの遮断周波数（低域通過フィルタの遮断周波数にほぼ
等しい）より低い場合、電圧制御発振器の制御端子に高
レベルの交流電圧を発生し、検出が困難となっていた。

本発明は、レベル判定とともに、周波数判定を行う機能
を追加することによシ、ロック検出を確実に行なわんと
するものである。

第３図に本発明の一実施例を示す。図において、１〜７
は第１図の同符号のものと全く同一であり、その説明を
省く、３１は交流増巾器で電圧制御発振器１のフィード
バック電圧の交流成分のみを抜き出し増巾する回路であ
る。３２はカウンタ機能を持つディジタルコンパレータ
で、変調端子７における周波数と交流増巾器３１の出力
信号の周波数をカウンタで検出しそれらをディジタル的
に比６−　、 較し、周波数が一致した場合Ｈレベル、そうでなイ場合
Ｌレベルの出力を出す回路である。

３３はＡＣ電圧のレベル検出器であシ、ある所定のレベ
ルに達した場合Ｈレベルの出力を出す回路である。この
出力はインバータ３４を通しＡＮＤ回路３６の１つの入
力となる。

また３６は、アナログのウィンドウ・コンパレータであ
シ、電圧制御発振器■Ｃｏ１のフィード・バック信号が
あるレベル以内に入”っている場合（たとえばＶｐＸｏ
、１〜Ｖ　ｐ　Ｘ　０．９の範囲）にはＨレベルを出力
し、それ以外はＬレベルを出力する回路である。この出
力はＡＮＤ回路３６の他の１つの入力となる。ＡＮＤ回
路３６がＨレベル（正論理値）をとる場合は、電圧制御
発振器ｖｃｏ１０制御電圧がＡＣ成分を含まず、かつＤ
Ｃ成分があるレベル範囲内に入っている時のみである。

ＯＲ回路３７はディジタルコンパレータ３２とＡＮＤ回
路３６の出方のいずれか一方がＨレベルのときＨレベル
となる。したがってこの回路の出方端子３８には、変調
器がロック状態にある場合の７ベーソ みＨレベル（あるいはパルス状）の信号を出し、それ以
外はＬレベルとなる。したがってこの信号を利用して容
易にロック信号を得ることができる。

以上述べたように本発明は、ＰＬＬ方式のＦＭまたはＰ
Ｍ変調器のロック検出に周波数検出の機能を付加するこ
とによシロツク検出を確実に行なうことができるもので
あり、周波数偏移が大きいＦＭまたはＰＭ変調器にとっ
てきわめて有用である。

【図面の簡単な説明】

第１図は従来のＰＬＬ方式のＦＭ（ＰＭ）変調器の構成
を示すブロック図、第２図は変調波形と、■ＣＯ制御電
圧波形の説明図、第３図は本発明の一実施例における位
相同期検出回路のブロック図である。 １・・・・・・ＶＣｏ、２・・・・・・分周器、３・・
・・・・位相比較器、４・・・・・・ＬＰＦ、３１・・
・・・・交流増巾！、３２−・・・拳・ディジタル・コ
ンパレータ、３３−・φ・・・Ａ　Ｃｖへｐｖ検出ｒｔ
ｒ、３４・・・・・・インバータ、３εφ・・■・アナ
ログ・ウィンド・コンパレータ、特開昭５８−１２９８
３５　（３） ３６・・・・・−Ａ　Ｎ　Ｄ回路、３７・・・・・・Ｏ
Ｒ回路。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名ａｌ
１図 ２１ｔ

Claims (1)

【特許請求の範囲】
1. （１）電圧制御発振器の出力の一部を、分局器を介して
   位相比較器に入力し、前記位相比較器において入力信号
   と基準周波数信号源との位相比較を行ったのち、低域通
   過フィルタを介して電圧制御発振器に帰還されるように
   構成し、さらに前記低域通過フィルタを通過した電圧制
   御発振器の制御電圧の直流レベルの検出と、交流信号の
   周波数検出とを行なうことによシ位相同期検出信号を得
   るようにした位相同期検出回路。 ＠）直流レベルの検出をアナログのウィンド・コンパレ
   ータにより行い、上記周波数検出を、変調信号の周波数
   と電圧制御発振器の制御電圧の交流信号の周波数とをデ
   ィジタル的に比較するディジタル・コンパレータにより
   行うことを特徴とする特許請求の範囲第１項記載の位相
   同期検出回路。