JPH023008A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は液晶表示装置などの駆動に用いる走査回路に係
り、特に液晶パネル内に集積化して形成するに好適な走
査回路に関する。

〔従来の技術〕

液晶表示装置の駆動に用いる従来の走査回路構成を第２
図に示す、１はアクティブマトリックス方式の液晶パネ
ルであり、同一パネル内に集積した画素スイッチ用薄膜
トランジスタ２（半導体材料としては例えばアモルファ
スＳｉを用いる）、画素を形成する液晶セル３．スイッ
チ２を開閉するゲート走査１ｉＡＧおよび液晶セル３に
画像信号を供給する画像信号線Ｓにより構成されている
。４はゲート走査線に走査パルスを時間順次に送出す垂
直走査回路、また５は信号線を走査し信号線に画像信号
を供給する水平走査回路である。ここで、液晶パネル内
のゲート線および信号線の一端にはリード端子Ｒｏ、Ｒ
ｓが垂直走査パネルおよび水平走査パネル内の走査パル
ス供給線Ｖ、Ｈの一端にはリード端子Ｒν、ＲＨが各々
設けられ、リード端子ＲｖとＲａ、およびリード端子Ｒ
ＨとＲｓはプリント配線板Ｆｖ、　Ｆｏ　（屈曲性のあ
る配線プリント薄板などが用いられる）により電気的に
接続される。

この種の液晶表示装置は小型、軽量、低消費電力という
特徴はもとより、従来のＣＲＴ表示装置に較べて遜色な
い画質が得られ、さらに大型化（高解像化）も図り易い
という利点を有しているため、平面表示方式の有力な担
手として将来が期待されているものである。

〔発明が解決しようとする課題〕

しかし乍ら、現行の表示′ｇ２ＩＰｔは液晶パネルと外
部の走査回路を接続する配線数が多く１価格の低減、信
頼度および特性の向上などを著しく阻んでいる。将来、
高解悌度化或いは表示領域の大型化を図ろうとすると、
これらの問題は現在以上に大きくなるものと予測される
。したがって、これらの問題を解決してゆくためには、
液晶パネル等の表示パネルと走査回路との間の接続配線
数を減らしてゆくことが大切な課題となる。

本発明の目的は、上記の問題を解決することにあり、走
査回路の中でも比較的走査速度の遅い垂直走査回路を液
晶パネル内に４ｊＡ積化することにある。

〔課題を解決するための手段〕

上記本発明の目的は、液晶表示パネルの動作を考慮し垂
直走査回路の高速化を図ることによって達成される。

そして、上記本発明の特徴点を具体的に説明すると、本
発明の垂直走査回路においては、■ゲート線容量を走査
回路から切離す、■ゲート線容量を駆動する能力を備え
た回路を設けるようにしたところに特徴がある。上記の
２つの機能を実現するため、本発明の垂直走査回路は、
走査パルスのシフト動作のみを行う走査パルスシフト回
路とシャフト回路各段に設けた充放電回路から構成され
る。

〔作用〕

垂直走査回路の走査速度は現行の標７怖テレビ走査周波
数では１５．７ＫＨｚ　　であり、水平走査回路の速度
５〜１０　Ｍ　ＨＺに較べると数百分の１と遅い、しか
し乍ら、液晶パネルを構成するアモルファスＳｉ薄膜ト
ランジスタの易動度は〜ｌｄ／ｖ−３ｅｃと小さく（半
導体ＬＳＩの基板として使用する単結晶Ｓｉの易動度に
較べろと〜１／１０００である）、第２図に示した垂直
走査回路と同様な回路方式を踏襲したのでは上記の垂直
走査速度１５．７ＫＨｚ　　を実現することは殆ど不可
能である（垂直走査回路の負荷となるゲート線の容量に
も依るが、現状の易動度では高々ＩＫＨｚ程度の速度し
か得られない）。

上述のとおり１本発明の非晶質半導体薄膜トランジスタ
垂直走査回路においては、従来の走査回路が受けもって
いた■走査パルスのシフト動作および■ゲート線の駆動
という２つの役割を分離し、走査パルスのシフトは走査
パルスシフト回路により行い、ゲート線の駆動はパルス
シフト回路の出力パルスにより開閉する充放電回路によ
って行う。

したがって、回路構成要素として易動度の低い非晶質半
導体薄膜トランジスタを用いた場合においても、現行の
走査速度（１５，７ＫＨｚ）を得ることができる集積化
垂直走査回路を実現することが可能となる。

〔実施例〕

以下１本発明を実施例を用いて詳細に説明する。

実施例１ 第１図は本発明の垂直走査回路の構成の概略を示す図で
あり、１′はスイッチマトリックスと一緒に本発明の垂
直走査回路４′を集積化した液晶パネル、７は従来と同
じように液晶パネルの外部に設けた水平走査パネルであ
る。ここで、垂直走査回路４′は、走査パルスのシフト
動作のみを行う垂直走査パルスシフト回路４′−１と、
ゲート線Ｇの駆動を行う充放電回路４′−２により構成
されている。この様な構成にすることにより液晶パネル
１′と外部パネルの接続配線数および水平老香パネルな
ど外部に必要な部品点数は従来装置に較べて約１／２に
減少する。また、４′に流れる電流量は、外部との接続
がないためゲート線の駆動に必要な量に低電力設計でき
る。

このためパネル間の接続配線により発生していた寄生容
琥も小さくなり、従来装置で外部から飛込んでいた走査
時のスイッチング雑音を低減することができる。

以下、本発明の骨子である集積化垂直走査回路の具体的
な構成について説明する。第３図は垂直走査回路の構成
例を示す図である。第３図（ａ）においで、４′−１は
走査パルスのシフト動作のみを行う走査パルスシフト回
路、４’　−２は充放電回路である。充放電回路はパル
スシフト回路４′−１が回路各段に出力するパルス０（
ｎ）により開閉する充電用薄膜トランジスタ４′−３（
以下、充電用Ｔ　Ｐ　Ｔと略称する）と充電用ＴＰＴに
よってゲート線Ｇに充電した高電圧（“１″レベル電圧
）を低電圧（“０″レベル電圧）に放電する放電用ＴＦ
Ｔ４’　−４により構成されている。

ここで４′−１の走査パルスシフト回路としては、例え
ば第１０図に示すような回路を用いることができる。こ
の回路については、例えば特開昭５４−１６１２８８号
に開示さ九ている。第１０図中Ｇ　１　。

Ｇ２は各々クロックパルス発生器、Ｇδは入力パルスの
発生器、Ｖｏは駆動用の直流電源、Ｖｓは一般にアース
電位を与える基準電圧印加端子である。

第３図（ｂ）は同図（ａ）に示した回路の動作タイムチ
ャートを示す図である。　Ｏ（ｎ）はシフト回路の出力
パルス、ＰＤは充電用トランジスタのドレイン共通端子
４’　−Ｄに印加するパルス、ＰＧは放電用トランジス
タのゲート共通端子４′−Ｇに印加するパルスである。

また、放電用トランジスタのソース共通端子４’　−８
には直流のｒｔ　ＯＩ＋レベル電圧（例えばアース電圧
を使用する）を印加する（図示せず）、このＩｔ　Ｏ１
１レベル電圧は図示したように印加端子（４’−８）を
設けてもよいし、パルスシフト回路４′−１に“０″レ
ベル電圧を供給する端子（図示せず）と共有するように
してもよい。共有する場合には、端子４′−Ｓを設ける
必要はなく、パルスシフト回路４′−１のための゛１０
″レベル供給端子に放電トランジスタのソース共通配線
を内部接続すればよい。

本回路の充放電動作を以下に説明する。

（１）時間ｔ１でシフト回路のパルスシフト動作により
１１１　ＩＴレベルの出力パルス０（ｎ−１）が出力さ
れ、充電用ＴＦ　Ｔ　４　’　−３（ｎ　−１）が導通
状態に入る。

（２）時間ｔｚで（０（ｎ−１）よりｔｄｚ時間遅れて
）、端子４′−〇にｒｔ　１　ｎレベルパルスＰ　Ｄが
加わる。この結果、時間ｔ２からゲート線Ｇ（ｎ−１）
には“１″レベルパルス５ｐ（ｎ−１）が出力される（
すなわち、ゲート縁Ｇ（ｎ−１）は時間し２から１１１
”レベルに充電される） （３）時間ｔ８になるとＰＤパルスは“Ｏｎレベルに降
下するのでゲート線Ｇ（ｎｌ）は“１″レベルから“Ｏ
″ルベル降下し始める。

（４）時間ｔ４になると（ＰＤパ／ＬＩスが１４０　Ｉ
Ｉ　Ｌ、ベルなった時よりｔｖｚ時間遅れて）放電用Ｔ
ＦＴ４’−４（ｎ−１）のゲートに１′１”レベルパル
スＰＧが加わるので、４’　−４（ｎ−１，）は導通状
態に入り、ゲート線のｒｉ　１　ｒｒレベルは充電用’
ｌ”　Ｆ　Ｔおよび放電用ＴＰＴの両方を通して“ＯＩ
＋レベルに放電する。

（５）時間ｔ６でＰＧパルスは゛′０″レベルにに下し
、放電用Ｔ　Ｐ　Ｔは非導通状態になるが、時間ｔδま
でにゲート線は゛′０″レベルへの放電を完了する。

＼ （′６）時間ｔ５からｔ７までゲート線Ｇ（ｎ−１）は
フローティング状態に置かれるため、水平走査により信
号線に送込まれる画像信号の影響により（すなわち、ゲ
ート線と信号線間に寄生する容量を介して）ゲート線の
電圧は時間ｔδで“ＯＩ＋レベルに設定されたにも拘ら
ずΔＶだけ変化する。この変化電圧ΔＶは１水平走査期
間（ＩＨ：時間ｔｚＰ−ｔｇ、ｔｓ〜ｔｏ、ｔ９〜ｔ１
８）では微量であるが１フイ一ルド期間（〜２５０Ｈ分
）に渡って積算されると選択にあずかっていない画素ス
イッチ用ＴＰＴ　（第１図に示した記号２）をいたづら
に導通させるような電圧になる。この様な電圧変動の発
生を防止するためのゲート線Ｇ（ｎ−１）の電圧レベル
は１５．７Ｋ）ｌｚ同周期（すなわちＩＨ期間毎に）Ｐ
Ｇパルスにより導通する放電用ＴＰＴを通して常時ＫＬ
　ＯＩ＋レベルに設定される（放電用ＴＦＴは時間ｔ５
以降１時間ｔ６〜ｔｓ、ｔｚｚ〜ｔ１８．・・・で導通
する）。

（７）時間ｔ６でシフト回路４′−１から次段のパルス
Ｏ（ｎ）が出力される。前述の時間ｔｓからｔδまでの
説明と同様の動作によりゲート線Ｇ　（ｎ）には“１”
レベルの走査パルス（“１”レベル期間は時間ｔ８から
ｔ７まで、それ以前および以後の期間は″Ｏ′″レベル
）が出力される。

（８）時間ｔｏでシフトから次々段のパルスＯ（ｎ＋１
）が出力され、前述と同様の動作によりゲート線Ｇ（ｎ
＋１）には“１”レベルの走査パルス（ＩＩ　Ｉ　Ｉ＋
レベル期間は時間ｔｚｏからｔｌｓまで、それ以前およ
び以降の期間は１１０　Ｉｔレベル）が出力される。時
間ｔｓ２以降も前述と同様の動作によりゲーｈｍＧ　（
ｎ＋２）、Ｇ（ｎ＋：３）。

Ｇ　（ｎ＋４）、・・・に１１　〕、　１ルベル走査パ
ルスＳ　Ｐ（ｎ　＋　２）、　Ｓ　）’（ｎ　＋　３）
、　Ｓ　Ｐ（ｎ　＋４）。

・・・が順次出力される。これらのＩＩ　Ｉ　Ｉ＋レレ
ベ走査パルスＳＰは対応するゲート線につながる画素ス
イッチ２を導通状態におき、このｒｒ　１　ｎレベル期
間にゲート線に属する総ての液晶セルへの画像信号の書
込みが完了する６また、パルスＰＧのＩＩ　Ｉ　ＩＴレ
ベル期間は信号書き込みに関係しないので、通常は水平
帰線期間の中に納めるのが望ましい。第３図（ｂ）に示
した動作タイムチャートにおいては、パルスＯ（“１″
）とＰＤ（“１”）、パルスＰＤ（“Ｏ”）とＰＧ（”
　１　”　）の間に各々遅延時間ｊ　４１．　ｔ　４ｚ
を設けたが遅延時間を設けることは本質的ではない。

遅延時間ｔａ１はＯ（遅延時間なし）でもよいし、逆に
パルスＰＤ（’“１″′）がＯ（“１″）より先行する
ようにしても動作に支障はない、一方、遅延時間ｔ、ａ
ｘは０（遅延時間なし）でもよい。

また、パルスＰＧ（”１″′）を時間ｔ３より先行させ
る場合には、パルスＰＧが“１″レベルに上昇する迄に
対応するゲート線に属する総ての液晶セルへの画像信号
の書込みを完了しておくようにすればよい。

前記（第３図（ｂ））の実施例においては、ドレイン共
通端子４’　−Ｄにパルス電圧ＰＤを加える例を示した
が、端子４′−Ｄには第３図（ｃ）に示すような直流電
圧ＤＯを加えるようにしてもよい、この場合にはパルス
シフト回路４′−１の出力するパルスＯ（ｎ）は第３１
１　（ｂ）の場合よすｒｔ　１　”　レヘ）Ｌ／期間を
縮め、Ｏ（ｎ）のｔｔ　１　ｔｔレベル期間（Ｔｏ）と
端子４’　−Ｇに与えるパルスＰＧの゛′１″レベル期
間（Ｔｐａ）が１水平走査期間（ＬＨ）に納めるように
すればよい（Ｔ　ｏ　＋”Ｉ’ｐａ＜ＬＨ）。この様な
条件においても、第３図（ｂ）の場合とほぼ同様の動作
により、時間順次な走査パルスＳＰ　（ｎ−１）、ＳＰ
　（ｎ）。

ＳＰ　（ｎ＋１）、・・・を得ることができる。これら
走査パルスＳＰ　（ｎ）の“１′°レベル期間（パルス
幅、Ｔｓｐ）は出力パルス０（ｎ）のパルス幅（Ｔｏ）
によって決まり、０（ｎ）のパルス幅と等しくなる。こ
こで使用するパルスシフト回路４′−１には、例えば出
力のパルス幅がパルスシフト動作を行わせるためにシフ
ト回路に供給するクロックパルス（図示せず）のパルス
幅によって決まるような回路を選べばよい。この種のシ
フト回路を用いることによりグロックパルスのパルス幅
を所定の値に設定することにより、所定の走査パルス幅
（Ｔｓｐ）を得ることができる。また、直流電圧ＤＤと
してパルスシフト回路駆動用の電源（図示せず）を利用
するようにすれば端子４’　−Ｄを省略することができ
、外部から垂直走査回路へ入力する配線の数を１本減ら
すことができる。

実施例２ 第４図は極性反転回路８を設はパルスＰＧとしてパルス
ＰＤの反転パルスを用いる他の実施例を示す図である。

これは第３図の実施例で述べた遅延時間ｔｄｚ＝ｏの場
合に相当している（ここでは、遅延時間ｔ、ｄｌも０の
場合を記載したが、ｆ、ａｘ≠０であっても何ら支障な
い）。ドレイン共通端子４’　−ＤにパルスＰＤを加え
ると充電トランジスタのドレインにパルスＰ　Ｉ）が供
給され、同時に極性反転回路８の出力９には第４図（ｂ
）に示したような反転パルスＰＧを得ることができる。

この反転パルスを放電トランジスタのゲート共通配線４
’−Ｇに供給する。この結果、第３図の場合とほぼ同様
の動作により１時間順次な走査パルスＳＰ　（ｎ−１）
、ＳＰ　（ｎ）、ＳＰ　（ｎ＋１）。

・・・を得ることができる。ここで、極性反転回路８を
垂直走査回路と同様に同じパネル上に集積化することか
できる。この場合は外部から垂直走査回路に入力する配
線の数を１本減らすことができる。

集積化する場合の極性反転回路の一例を第４図（ｃ）に
示す。１０は負荷用ＴＰＴ、１１は駆動用１’　ｌ”　
Ｔであり、駆動用ＴＦＴのｇｍを負荷用ＴＦ”　Ｔのｇ
ｍの５倍程度より大きな値に設計するようにすれば安定
な極性反転動作を得ることができる。配線数の増加をお
さえるため電源電圧端子１２は例えばパルスシフト回路
の電源に内部接続する、１１０　Ｉ＋レベル電圧端子１
３は端子４′−８に内部接続すればよい。

実施例３ 第５図は回路各段に極性反転回路８’　　（ｎ）を設け
、パルスシフト回路の出力０（ｎ）の反転パルスにより
放電用Ｔ　ＦＴを開閉するようにした実施例である。こ
の構成においても第３図の場合と同様の動作により、時
間順次な走査パルス５Ｐ（ｎ−１）、ＳＰ　（ｎ）、Ｓ
Ｐ　（ｎ＋１）、−を得ることができる。

実施例４ パルスシフト回路各段のノードには出力パルス○（ｎ）
と極性、或いは位相の異なる２〜３種類のパルスが存在
している（図示せず）。これらのパルスをシフト回路４
′−１の外部に取出し放電用Ｔ　Ｐ　Ｔの開閉に利用す
る走査回路の例を第６図に示す。第６図（ａ）はパルス
シフト回路に存在するＯ　（ｎ）の反転パルスＭ（ｎ）
をパルスシフ１−回路の外に取出し、パルスシフト回路
と同−段の放電用’Ｉ’ＦＴ４’　−４（ｎ）のゲート
を開閉するようにした例である。この様な構成により第
３図（ｂ）に示したパルスＰＧと同一、或いはＰＧに類
似したパルスを放電用ＴＰＴのゲートに加えることがで
き、第３図の場合と同様の動作により時間順次な走査パ
ルスＳＰ　（ｎ−１）、５Ｐ（ｎ）。

ＳＰ　（ｎ＋１）、・・・を得ることができる。

第６図（ｂ）は次段のパルスシフト回路に存在する反転
パルスを取出し前段の放電用ＴＰＴを開閉するようにし
た例である。放電用ＴＰＴの役割はゲート線Ｇ　（ｎ）
がフローティング状態に置かれる期間が長くなるのを防
ぐためゲート線の電位を周期的に（１）−Ｉ毎に）　　
ＬＬ　ＯＩＴレベルに戻すことにある。

実施例５ これまでの実施例においては、パルスシフト回路１段当
り１個の充電用ＴＰＴを設ける例を記載してきたが、パ
ルスシフト回路１段当りｍ個（ｍは２以上の整数）の充
電用Ｔ　ＦＴを設けることができる。第７図にパルスシ
フト回路１段当り３個の充電用Ｔ　Ｐ　Ｔを設けた例を
示す。パルスシフト回路４′−１のシフトパルスＯ（ｎ
）は３個の充電用ＴＰＴ４’　−３（ｎ−１）、４’　
−３（ｎ）。

４’　−３（ｎ＋１）のゲートに人力される。充電用Ｔ
ＰＴのドレイン共通端子４’　＝Ｄｉ、４’Ｄ２．４’
−Ｄ３には第７図（ｃ）に示すように０　（ｎ）のパル
ス幅の１／３に相当する時間順次なパルスＰＤＩ、ＰＤ
２．ＰＤ３が加えられる。

したがって、Ｏ（ｎ）のパルス幅を３Ｈ−パルスＰＤの
パルス幅をＩＨを越えない所定の幅（Ｗ　ｐ　ｎ　）と
することにより、第３図の場合と同様な動作により時間
順次なＩＨのパルス幅を有する走査パルスＳＰ　（ｎ−
１）、ＳＰ　（ｎ）、ＳＰ　（ｎ＋１）。

・・・を得ることができる。

第７図（Ｑ）はドレイン共通配線Ｄｉ、Ｄ２゜Ｄ３に加
えるパルスＰＤＩ、ＰＤ２．ＰＤ３を発するＰＤパルス
発生回路１４を設けた例を示している。パルスＰＤＩ、
ＰＤ２．ＰＤ３は第７図（ｂ）に示したように時間的に
順次シフトしたパルス列なので、これらのパルス列はパ
ルスシフト回路４“−１と同様の構成を有する回路によ
って作ることができる。ここではパルス発生回路１４を
内蔵垂直走査回路と一緒に集積化する例を記載したが、
外部に設けるようにしてもよい、この様にパルスシフト
回路１段に付してｍ個の充電用ＴＰＴを設ける構成にし
た場合、次の利点を得ることができる。（１）パルスシ
フト回路の動作周波数を１　／　ｍに落すことができる
ため易動度の低いａ−５ｉ−ＴＦＴを使用しても十分な
走査速度を得ることができる、（２）パルスシフト回路
の消費電力が１　／　ｍに減少する。（３）パルスシフ
ト回路全体の段数を１／ｍに低減できるため回路の占め
る面積を１　／　ｍに減らすことができ製作歩留りを向
上することができる。

実施例６ 本発明の走査回路は液晶パネル内に集積化し従来の様に
外部との配線を必要としないため、第８図の実施例に示
すように垂直走査路４’　−Ｌ。

４′−Ｒを左右に２個設けることができる。ここで、２
つの走査回路は時間的に全く同一の動作をし、同一の走
査パルスＳＰｔ、（ｎ）、ＳＲＲ（ｎ）を同一のゲート
線Ｇ　（ｎ）に加わるようにすると。

ゲート線の左半分の駆動を４’−Ｌが、右半分を４’−
Ｒが受けもつことになる。したがって、各各の走査回路
の負荷となるゲート線の容量および抵抗は各々１／２に
減少する。この結果、垂直走査回路の走査速度を実効的
に４倍向上することが可能になる。

実施例７ 第９図は水平走査回路も表示パネル１′の上に内蔵する
例を示している。第９図（ａ）において、７′は水平走
査回路５を集積化した基板であり、水平走査回路はアモ
ルファス５ｉ−ＴＦＴに較べて易動度の数十倍高い多結
晶シリコンを材料とした薄膜トランジスタ、或いは更に
易動度の高い単結晶シリコンを材料としてＭＯＳトラン
ジスタにより構成されている。この基板７′は表示パネ
ル１′の上部に接着剤などを用いて貼合わせることがで
きる。この様な形にすることにより外部との配線数は殆
どなくすことができ、信頼度および価格の低減効果はこ
れまでに述べてきた実施例より更に向上することになる
。

水平走査回路は多結晶シリコン、或いは単結晶シリコン
を用いて作るが、これらの材料でパネルサイズに相当す
るような長い回路を製作することが蕪しい場合は、第９
図（ｂ）に示すように水平走査回路を複数のチップに分
割して同じ基板７′に載せるようにしてもよいし、或い
は第９図（ｃ）に示すように基板自体を複数個に分割し
、各々の基板に１個、或いは複数個の走査回路を載せる
ようにしてもよい（１１は分割数を表わす正の整数）。

水平走査基板７′を表示パネル１′に貼合せる場合水平
走査回路各段の出力５１と（５１−１゜５１−２．・・
・５ｌ−ｎ）とパネル上の配線５（Ｓｌ、Ｓ２．・・・
Ｓ　（ｎ）を電気的に接続する必要がある。接続する方
法としては幾多の手段を考えることができるが、例えば
第９図（ｄ）、（ｅ）に示したような手段を考えること
ができる。第９図（ｄ）に示した手段は水平走査回路各
段の出力配線５１の一端およびパネル上の配線Ｓの一端
に通常のＩＣチップの場合と同様のポンディングパッド
５２．５３を設け、パッド５２と５３をワイヤボンディ
ングによって結びつけるものである。

一方、第９図（ｄ）はワイヤボンディングを用いないで
接続する手段を示したもので、各々の基板７′　　１′
は同図（ｆ）に示したような構造を備えている。５５−
１は水平走査回路各段の出力配線の一端に設けた半田等
を材料としたバンプ、５５−２は配線Ｓの一端に設けた
半田等を材料とするバンプであり、これらのバンプに３
００〜３５０℃程度の熱を加えることにより両バンブを
融合することができる。この他にもバンプを金（Ａｕ）
、錫（Ｓｎ）等で作り３２つのバンブを熱および圧力を
加えることにより融合（熱圧着）することもできる。

〔発明の効果〕

本発明によれば、垂直走査回路を走査パルスのシフト動
作を行う回路とゲート線の駆動を行う回路という２種類
の機能回路により構成し、走査回路に大きな負荷８琥が
直接加わるのを防止するようにしたので、走査速度を従
来に較べて１桁以上向上することができるという効果が
ある。したがって、垂直走査回路を液晶パネルの如き表
示パネルと同一パネル上に集積化することが可能となり
。

表示パネルと外部回路の接続配線数および外部回路の部
品点数を約１／２に低減することができる。

これは、イｊ頼度の向上５価格の低減および消費電力の
低減につながるばかりでなく、従来方式において電流消
費量の大きい外部回路から飛込んでいたスイッチング時
の誘導性雑ｄを低減することができ表示装置の画質改善
にもつながる。さらに、本発明の効果は、将来、高解像
度化（ＩＩｌｉ、いは液晶パネルの大型化）を図る場合
に更に大きくなり、本発明のもたらす実用価値は極めて
大きい。

【図面の簡単な説明】

第１図は本発明の薄膜トランジスタ集積化垂直走査回路
の全体構成を示す図、第２図は従来の垂直走査回路の全
体構成を示す図、第３図は本発明の集拭化垂直走査回路
の詳細な構成を示す図、第４図、第５図、第６図、第７
図、第８図および第９図は本発明の他の実施例を示す図
、第１０図は第３図中の走査パルスシフト回路の構成例
を示す図である。 １・・液晶パネル、２・・・画素スイッチ用薄膜１ヘラ
ンジスタ、３・・液晶セル、４・・・垂直走査回路、４
′−１・・・パルスシフト回路、４′−２・・・充放電
回路、５・・・水平走査回路、８・・・極性反転回路、
１４・・・パ第　１　図 第　２　ロ ア・５ ５・−水平、を全回路 ６　・重Ｊ！一定蚤ノマ才ル ７−水千り蚤ハ゛牛ル Ａ’−Ｊ−ＩＹルスシフト回路 ４′−２・−た４丈を回真− ４′−３辷電ＦＦＩ簿唖トランジスタ ４’−４−古史ｔｗＡ簿１爽トランジスタ８・　千シ予
生反−ｌフ路 奉 凹 ＜Ｃ） ＳＰ（訓）ｏ・ 第 日 率 口 １１１ニーＩ ＜ｂ） （−４′−Ｄ ？　　４’−３ 第 目 （Ｃ） ／４ ・ノＶルス発生８路 ＳＰ！ｎ十り、０・ −Ｌ （ｂ） 早 ４−尺 乎 ＜ｂ） 第 囚 ７′ （子ジ

Claims (1)

1. 【特許請求の範囲】 １、複数個の非晶質半導体薄膜トランジスタから成る単
   位回路を複数段従属接続してパルスシフト回路を構成し
   、該パルスシフト回路の出力するシフトパルスにより開
   閉する複数個の非晶質半導体薄膜トランジスタから成る
   充電・放電回路を上記パルスシフト回路に接続して成り
   、該充電・放電回路の各段から時間的に順次走査パルス
   を得ることを特徴とする走査回路。 ２、上記薄膜トランジスタ走査回路を表示パネルと同一
   パネル内に集積化し、該走査回路を該表示パネルの垂直
   走査回路として用いることを特徴とする請求項１に記載
   の走査回路を用いた表示パネル。 ３、上記表示パネルの水平走査回路を多結晶あるいは単
   結晶半導体材料で構成し、上記表示パネル上に集積化し
   たことを特徴とする請求項２に記載の走査回路を用いた
   表示パネル。 ４、上記水平走査回路と上記表示パネルとの間の接続を
   ワイヤボンディングによつて行なうことを特徴とする請
   求項３に記載の走査回路を用いた表示パネル。 ５、上記水平走査回路と上記表示パネルとの間の接続を
   、上記水平走査回路および上記表示パネルの各々に設け
   たバンプを融合させることによつて行なうことを特徴と
   する請求項３に記載の走査回路を用いた表示パネル。 ６、走査パルスのシフト動作を行なう第１の回路と、ゲ
   ート線の駆動を行なう第２の回路から成ることを特徴と
   する走査回路。