JPH02300791A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH02300791A JPH02300791A JP1120681A JP12068189A JPH02300791A JP H02300791 A JPH02300791 A JP H02300791A JP 1120681 A JP1120681 A JP 1120681A JP 12068189 A JP12068189 A JP 12068189A JP H02300791 A JPH02300791 A JP H02300791A
- Authority
- JP
- Japan
- Prior art keywords
- area
- attribute
- vram
- setting register
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 13
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、一般情報処理装置等に用いられるグラフィッ
ク表示装置に関する。
ク表示装置に関する。
［従来の技術］
従来、グラフィックモードでアトリビュートを持たせる
ためには、表示１ドツトに対して２ビット以上のＶＲＡ
Ｍを対応させる必要があり、表示１ドツトにＶＲＡＭ１
ビツトを対応させるビットマツプのグラフィックモード
では任意のエリアを選択して、アトリビュートを持たせ
ることはできなかった。すなわち、ビットマツプのグラ
フィックモードでは・表示全体に対するアトリビューＩ
・のみが有効であり、任意のエリアを選択してそのエリ
アのみに特定のアトリビュートを持たせることはできな
かった。
ためには、表示１ドツトに対して２ビット以上のＶＲＡ
Ｍを対応させる必要があり、表示１ドツトにＶＲＡＭ１
ビツトを対応させるビットマツプのグラフィックモード
では任意のエリアを選択して、アトリビュートを持たせ
ることはできなかった。すなわち、ビットマツプのグラ
フィックモードでは・表示全体に対するアトリビューＩ
・のみが有効であり、任意のエリアを選択してそのエリ
アのみに特定のアトリビュートを持たせることはできな
かった。
［発明が解決しようとする課題］
一般にグラフィクモードの表示においても、ウィンドウ
表示のように、種々のアトリビュートを表示画面の任意
のエリアに持たせる用途が増えている。
表示のように、種々のアトリビュートを表示画面の任意
のエリアに持たせる用途が増えている。
これを実現するためには、表示１ドツトに対して２ビッ
ト以上のＶＲＡＩ’ｖｉを対応させねばならず、ＶＲＡ
Ｍの容量が最低限必要なビットマツプのグラフィックモ
ードの数倍必要になってしまい、これがコストアップの
要因になってしまう。また、ソフトウェア開発の面から
も、１ドツトにＶＲＡＭ複数ゼットを割り付けるのは、
ビットマツプの場合と比較して表示画面作成により多く
の工数を必要とする。
ト以上のＶＲＡＩ’ｖｉを対応させねばならず、ＶＲＡ
Ｍの容量が最低限必要なビットマツプのグラフィックモ
ードの数倍必要になってしまい、これがコストアップの
要因になってしまう。また、ソフトウェア開発の面から
も、１ドツトにＶＲＡＭ複数ゼットを割り付けるのは、
ビットマツプの場合と比較して表示画面作成により多く
の工数を必要とする。
本発明はビットマツプのグラフィックモードで、任意の
エリアへのアトリビュートのハードウェアでの付加を可
能にし、安価で実用性、ソフトウェア開発性に優れたグ
ラフィック表示を提供することを目的とする。
エリアへのアトリビュートのハードウェアでの付加を可
能にし、安価で実用性、ソフトウェア開発性に優れたグ
ラフィック表示を提供することを目的とする。
［課題を解決するための手段］
本発明は、表示１ドツトにＶＲＡＭ１ビツトが対応する
ビットマツプのグラフィックモードの表示装置に於て、
前記表示装置の任意のエリアを選択する手段と、前記選
択されたエリアに対して前記ＶＲＡＭの容量を増やすこ
となしにアトリビュートをハードウェアで付加する手段
を有することを特徴とする。
ビットマツプのグラフィックモードの表示装置に於て、
前記表示装置の任意のエリアを選択する手段と、前記選
択されたエリアに対して前記ＶＲＡＭの容量を増やすこ
となしにアトリビュートをハードウェアで付加する手段
を有することを特徴とする。
［実施例］
以下、本発明の実施例を図面に基づいて説明す第１図は
、本発明の表示装置のブロック図を示す。一般に表示装
置は、水平方向（Ｘ方向）の位置を示すＸカウンタ１と
垂直方向（Ｙ方向）の位置を示すＸカウンタ２、ＶＲＡ
Ｍとの対応関係を示すＶＲＡＭアドレスカウンタ３から
構成される。
、本発明の表示装置のブロック図を示す。一般に表示装
置は、水平方向（Ｘ方向）の位置を示すＸカウンタ１と
垂直方向（Ｙ方向）の位置を示すＸカウンタ２、ＶＲＡ
Ｍとの対応関係を示すＶＲＡＭアドレスカウンタ３から
構成される。
ＶＲＡＭ４はＶＲＡＭアドレスカウンタ３の出力アドレ
スで選択されたデータを出力し、表示装置はこのデータ
を表示データに加工して出力する。
スで選択されたデータを出力し、表示装置はこのデータ
を表示データに加工して出力する。
エリア選択回路部は、このＸカウンタ１、Ｘカウンタ２
の出力と、始点（Ｘｓ、 Ｙｓ）を設定するエリア始
点設定レジスタ部６、終点（ＸＥ、 ＹＥ）を設定す
るエリア終点設定レジスタ部７の出力から、第２図のよ
うに、この２点を対角線とする矩形のエリアを表示画面
１１のなかから選択エリア１０として識別する回路部で
ある。
の出力と、始点（Ｘｓ、 Ｙｓ）を設定するエリア始
点設定レジスタ部６、終点（ＸＥ、 ＹＥ）を設定す
るエリア終点設定レジスタ部７の出力から、第２図のよ
うに、この２点を対角線とする矩形のエリアを表示画面
１１のなかから選択エリア１０として識別する回路部で
ある。
Ｘカウンタ１、Ｘカウンタ２、エリア始点設定レジスタ
部６、エリア終点設定レジスタ部７、及びエリア選択回
路部５の回路例を第３図に示す。
部６、エリア終点設定レジスタ部７、及びエリア選択回
路部５の回路例を第３図に示す。
ここで、Ｘカウンタ１はＸカウントアツプクロック２４
によって０〜Ｘ５Ｉ２Ｅ １のカウントを繰り返すア
ップカウンタ、Ｘカウンタ２はＸカウントアツプクロッ
ク２５によって０−Ｙｓ＋ｚＥ １のカウントを繰り返
すアップカウンタである。
によって０〜Ｘ５Ｉ２Ｅ １のカウントを繰り返すア
ップカウンタ、Ｘカウンタ２はＸカウントアツプクロッ
ク２５によって０−Ｙｓ＋ｚＥ １のカウントを繰り返
すアップカウンタである。
エリア始点設定レジスタ部６は、Ｘｓ設定レジスタ１２
及びＹｓ設定レジスタ１３から構成され、エリア終点設
定レジスタ部７は、ＸＥ設定レジスタ１４及びＹＥ設定
レジスタ１５から構成される。
及びＹｓ設定レジスタ１３から構成され、エリア終点設
定レジスタ部７は、ＸＥ設定レジスタ１４及びＹＥ設定
レジスタ１５から構成される。
Ｘカウンタ１、Ｘカウンタ２、Ｘカウントアツプクロッ
ク２４、Ｘカウントアツプクロック２５のタイミング関
係を第４図に示す。
ク２４、Ｘカウントアツプクロック２５のタイミング関
係を第４図に示す。
Ｘカウンタ１の出力は、Ｘｓ設定レジスタ１２、ＸＥ設
定レジスタ１４の出力と一致検出回路２３により一致検
出を行い、カウンタ値がレジスタ値と一致したところで
、第５図に示すようにＸｓ一致パルス１６、ＸＥ一致パ
ルス１７を出力する。
定レジスタ１４の出力と一致検出回路２３により一致検
出を行い、カウンタ値がレジスタ値と一致したところで
、第５図に示すようにＸｓ一致パルス１６、ＸＥ一致パ
ルス１７を出力する。
このＸｓ一致パルス１６、ＸＥ一致パルス１７よりＸエ
リア信号２０を出力する。
リア信号２０を出力する。
Ｘエリア信号２０と表示画面１１の対応を、第６図の６
０に示す。同様にＸカウンタ２の出力は、Ｙｓ設定レジ
スタ１３、ＹＥ設定レジスタ１５の出力と一致検出を行
い、カウンタ値がレジスタ値と一致したところで、第７
図に示すようにＹｓ一致バルス１８、ＹＥ一致パルス１
９を出力する。このＹＳ一致パルス１８、ＹＥ一致パル
ス１９よりＸエリア信号２１を出力する。
０に示す。同様にＸカウンタ２の出力は、Ｙｓ設定レジ
スタ１３、ＹＥ設定レジスタ１５の出力と一致検出を行
い、カウンタ値がレジスタ値と一致したところで、第７
図に示すようにＹｓ一致バルス１８、ＹＥ一致パルス１
９を出力する。このＹＳ一致パルス１８、ＹＥ一致パル
ス１９よりＸエリア信号２１を出力する。
Ｘエリア信号２１と表示画面１１の対応を、第８図の８
０に示す。Ｘエリア信号２０と、Ｘエリア信号２１のＡ
ＮＤ信号がエリア選択信号２２となる。
０に示す。Ｘエリア信号２０と、Ｘエリア信号２１のＡ
ＮＤ信号がエリア選択信号２２となる。
これらの信号のタイミング関係を第９図に、表示画面１
１との対応を第１０図の１００に示す。
１との対応を第１０図の１００に示す。
アトリビュート付加回路部９は、アトリビュート選択レ
ジスタ８の設定に従って、選択エリア内のみにアトリビ
ュート付加を行う。
ジスタ８の設定に従って、選択エリア内のみにアトリビ
ュート付加を行う。
アトリビュート付加回路部の一例を第１１図に示す。ア
トリビュート付加回路２８はアトリビュート選択レジス
タ８の設定に従ってノーマルデータ２７に対してアトリ
ビュートを付加したアトリビュートデータ２９を出力す
る。ノーマルデータ２７は、ＶＲＡＭ４のデータをＶＲ
ＡＭデータラッチ回路２６でラッチしたものである。
トリビュート付加回路２８はアトリビュート選択レジス
タ８の設定に従ってノーマルデータ２７に対してアトリ
ビュートを付加したアトリビュートデータ２９を出力す
る。ノーマルデータ２７は、ＶＲＡＭ４のデータをＶＲ
ＡＭデータラッチ回路２６でラッチしたものである。
データセレクタ３０は、エリア選択信号２２がＩＨＩの
時Ｙ出力（表示データ３１）にＢデータ（アトリビュー
ト付加データ２９）を出力し、＋Ｌ′の時Ａデータ（ノ
ーマルデータ２７）を出力する。
時Ｙ出力（表示データ３１）にＢデータ（アトリビュー
ト付加データ２９）を出力し、＋Ｌ′の時Ａデータ（ノ
ーマルデータ２７）を出力する。
以上の処理により選択エリア内のみにアトリビュート付
加を行うことが可能になる。
加を行うことが可能になる。
［発明の効果］
本発明は、ＶＲＡＭの容量がグラフィックモードでは最
小であるビットマツプのグラフィックモードで任意のエ
リアを選択して、余分なＶＲＡＭの容量を増やすことな
く、アトリビュートを持たせることが可能になる。
小であるビットマツプのグラフィックモードで任意のエ
リアを選択して、余分なＶＲＡＭの容量を増やすことな
く、アトリビュートを持たせることが可能になる。
また、ビット・マツプモードのため、安価で実用性、ソ
フトウェア開発性に優れたグラフィック表示を提供する
事が可能になる。
フトウェア開発性に優れたグラフィック表示を提供する
事が可能になる。
第１図は、本発明の一実施例を示すブロック図、第２図
から第１１図は本発明に使用するそれぞれ略図であり、 第２図は表示画面と選択エリアの対応関係を示す図、第
３図はＸカウンタ、Ｘカウンタ、エリア始点設定レジス
タ部、エリア終点設定レジスタ部、エリア選択回路部の
一実施例を示す回路図、第４図はＸカウンタとＸカウン
タの関係を示すタイミング図である。 第５図はＸｓ一致パルス、ＸＥ一致パルスとＸエリア信
号の関係を示すタイミング図、第６図は、Ｘエリア信号
と表示画面の対応関係を示す図、第７図はＹｓ一致パル
ス、ＹＥ一致パルスとＸエリア信号の関係を示すタイミ
ング図、第８図は、Ｘエリア信号と表示画面の対応関係
を示す図、第９図はＸエリア信号、Ｘエリア信号とエリ
ア選択信号の関係を示すタイミング図、第１０図は、エ
リア選択信号と表示画面の対応関係を示す図である。 第１１図はアトリビュート付加回路の一実施例を示すブ
ロック図である。 １ ・・・・ Ｘカウンタ ２ ・・・・ Ｘカウンタ ３ ・・・・ ＶＲＡＭアドレスカウンタ４ ・・・・
ＶＲＡＭ ５ ・・・・ エリア選択回路部 ６ ・・・・ エリア始点設定レジスタ部７ ・・・・
エリア終点設定レジスタ部８ ・・・・ アトリビュ
ート選択レジスタ９ ・・・・ アトリビュート付加回
路部１０ ・・・・ 選択エリア １１ ・・・・ 表示画面 １２ ・・・・ Ｘｓ設定レジスタ １３ ・・・・ ＸＥ設定レジスタ １４ ・・・・ Ｙｓ設定レジスタ １５ ・・・・ Ｙε設定レジスタ １６ ・・・・ Ｘｓ一致パルス １７ ・・・・ ＸＥ一致パルス １８ ・・・・ Ｙｓ一致パルス １９ ・・・・ ＹＥ一致パルス ２０ ・・・・ Ｘエリア信号 Ｑ− ２１・・・・ Ｘエリア信号 ２２ ・・・・ エリア選択信号 ２３ ・・・・ −数構出回路 ２４ ・・・・ Ｘカウントアツプクロック２５ ・・
・・ Ｙカウントアツプフクロツク２６ ・・・・ Ｖ
ＲＡＭデータラッチ回路２７ ・・・・ ノーマルデー
タ ２８ ・・・・ アトリビュート付加回路２９ ・・・
・ アトリビュート付加データ３０ ・・・・ データ
セレクタ ３１ ・・・・ 表示データ 以上 水平方向 （Ｘ方向）
から第１１図は本発明に使用するそれぞれ略図であり、 第２図は表示画面と選択エリアの対応関係を示す図、第
３図はＸカウンタ、Ｘカウンタ、エリア始点設定レジス
タ部、エリア終点設定レジスタ部、エリア選択回路部の
一実施例を示す回路図、第４図はＸカウンタとＸカウン
タの関係を示すタイミング図である。 第５図はＸｓ一致パルス、ＸＥ一致パルスとＸエリア信
号の関係を示すタイミング図、第６図は、Ｘエリア信号
と表示画面の対応関係を示す図、第７図はＹｓ一致パル
ス、ＹＥ一致パルスとＸエリア信号の関係を示すタイミ
ング図、第８図は、Ｘエリア信号と表示画面の対応関係
を示す図、第９図はＸエリア信号、Ｘエリア信号とエリ
ア選択信号の関係を示すタイミング図、第１０図は、エ
リア選択信号と表示画面の対応関係を示す図である。 第１１図はアトリビュート付加回路の一実施例を示すブ
ロック図である。 １ ・・・・ Ｘカウンタ ２ ・・・・ Ｘカウンタ ３ ・・・・ ＶＲＡＭアドレスカウンタ４ ・・・・
ＶＲＡＭ ５ ・・・・ エリア選択回路部 ６ ・・・・ エリア始点設定レジスタ部７ ・・・・
エリア終点設定レジスタ部８ ・・・・ アトリビュ
ート選択レジスタ９ ・・・・ アトリビュート付加回
路部１０ ・・・・ 選択エリア １１ ・・・・ 表示画面 １２ ・・・・ Ｘｓ設定レジスタ １３ ・・・・ ＸＥ設定レジスタ １４ ・・・・ Ｙｓ設定レジスタ １５ ・・・・ Ｙε設定レジスタ １６ ・・・・ Ｘｓ一致パルス １７ ・・・・ ＸＥ一致パルス １８ ・・・・ Ｙｓ一致パルス １９ ・・・・ ＹＥ一致パルス ２０ ・・・・ Ｘエリア信号 Ｑ− ２１・・・・ Ｘエリア信号 ２２ ・・・・ エリア選択信号 ２３ ・・・・ −数構出回路 ２４ ・・・・ Ｘカウントアツプクロック２５ ・・
・・ Ｙカウントアツプフクロツク２６ ・・・・ Ｖ
ＲＡＭデータラッチ回路２７ ・・・・ ノーマルデー
タ ２８ ・・・・ アトリビュート付加回路２９ ・・・
・ アトリビュート付加データ３０ ・・・・ データ
セレクタ ３１ ・・・・ 表示データ 以上 水平方向 （Ｘ方向）
Claims (1)
- 表示１ドットにＶＲＡＭ１ビットが対応するビットマッ
プのグラフィックモードの表示装置に於て、前記表示装
置の任意のエリアを選択する手段と、前記選択されたエ
リアに対して前記ＶＲＡＭの容量を増やすことなしにア
トリビュートをハードウェアで付加する手段を有するこ
とを特徴とするグラフィックモード表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1120681A JP2879572B2 (ja) | 1989-05-15 | 1989-05-15 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1120681A JP2879572B2 (ja) | 1989-05-15 | 1989-05-15 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02300791A true JPH02300791A (ja) | 1990-12-12 |
| JP2879572B2 JP2879572B2 (ja) | 1999-04-05 |
Family
ID=14792315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1120681A Expired - Lifetime JP2879572B2 (ja) | 1989-05-15 | 1989-05-15 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2879572B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60179791A (ja) * | 1984-02-28 | 1985-09-13 | 富士ゼロックス株式会社 | グラフイツクデイスプレイ装置 |
-
1989
- 1989-05-15 JP JP1120681A patent/JP2879572B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60179791A (ja) * | 1984-02-28 | 1985-09-13 | 富士ゼロックス株式会社 | グラフイツクデイスプレイ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2879572B2 (ja) | 1999-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4228430A (en) | CRT Display apparatus with changeable cursor indicia | |
| US4538144A (en) | Graphic display device having graphic generator for shading graphs | |
| EP0125768B1 (en) | Method and apparatus for generating phase locked digital clock signals | |
| US6628254B1 (en) | Display device and interface circuit for the display device | |
| EP0123381A1 (en) | Logic waveform display apparatus | |
| EP0258825B1 (en) | Display control apparatus with improved attribute function | |
| JPH02300791A (ja) | 表示装置 | |
| US4703230A (en) | Raster operation circuit | |
| JPS61113092A (ja) | コンピユ−タ・デイスプレイ・システム | |
| JPS6239892A (ja) | カラ−デイスプレイ装置 | |
| JPS60118888A (ja) | ビデオ表示発生装置用の水平平滑化スクローリングシステム及び方法 | |
| JPS6261156B2 (ja) | ||
| KR920008274B1 (ko) | 그래픽 시스템의 16/256 컬러 스위칭 장치 | |
| KR900002793B1 (ko) | Crt디스플레이의 그림과 문자비데오패턴 선택회로 | |
| JPS61157930A (ja) | 座標検出方式 | |
| JPS58121090A (ja) | デイスプレイの表示制御装置 | |
| JPH02220097A (ja) | イメージデータ表示方式 | |
| JPS61292679A (ja) | グラフイツク表示装置 | |
| JPS5866991A (ja) | カ−ソル表示制御方式 | |
| JPS5836787B2 (ja) | 表示アドレス発生装置 | |
| JPH0268672A (ja) | 画像処理プロセッサのアドレス発生部 | |
| JPS6078481A (ja) | キヤラクタ表示装置 | |
| JPS5891494A (ja) | デイスプレイ装置の表示制御方法 | |
| JPH04204795A (ja) | 表示制御装置 | |
| JPS63269192A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 11 |