JPH04204795A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH04204795A JPH04204795A JP2337420A JP33742090A JPH04204795A JP H04204795 A JPH04204795 A JP H04204795A JP 2337420 A JP2337420 A JP 2337420A JP 33742090 A JP33742090 A JP 33742090A JP H04204795 A JPH04204795 A JP H04204795A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- display
- display start
- start position
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000003786 synthesis reaction Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 28
- 235000011511 Diospyros Nutrition 0.000 description 2
- 235000009508 confectionery Nutrition 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 241000270730 Alligator mississippiensis Species 0.000 description 1
- 206010011878 Deafness Diseases 0.000 description 1
- 241000723267 Diospyros Species 0.000 description 1
- 244000236655 Diospyros kaki Species 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はＴＶ寺の画面にキャラクタ等ケ表示させる画
面表示装置に関するものである。
面表示装置に関するものである。
第７図ｆ’！従来の表示制御装置のブロック図である。
図において、ｌは入力回路、２はに丞相ＲＡＭ、３はキ
ャラクタＲＯＭ、５はレジスタ回路、６は表示開始位圃
検出回路、７は出力回路％ ８はシフトレジスタ回路で
ある。
ャラクタＲＯＭ、５はレジスタ回路、６は表示開始位圃
検出回路、７は出力回路％ ８はシフトレジスタ回路で
ある。
第８図は従来の表示制御装置の水平方向表示開始位置検
出回路のブロック図、第９図に従来の表示制ａ！Ｉ装置
の垂直方向表示開始位置検出回路のブロック図で、図に
おいて％ ＩＯＣ，１０（１はカウンタ回路、１１ａ％
ｌｌｂは比較器、２２θ、２２ｆはラッチ回路である
。
出回路のブロック図、第９図に従来の表示制ａ！Ｉ装置
の垂直方向表示開始位置検出回路のブロック図で、図に
おいて％ ＩＯＣ，１０（１はカウンタ回路、１１ａ％
ｌｌｂは比較器、２２θ、２２ｆはラッチ回路である
。
第１Ｏ−はラッチ回路Ω回路図を示し、図において、２
Ｌａ、２１ｂはＮＡＮＤ回路である。
Ｌａ、２１ｂはＮＡＮＤ回路である。
第１１図は比較器の回路図を示し、図において、１７ａ
〜１７８はＥＸ−ＯＲ１！ｉｌ路、Ｉ８はＮ０Ｒ１路
、１９はインバータ回路である。
〜１７８はＥＸ−ＯＲ１！ｉｌ路、Ｉ８はＮ０Ｒ１路
、１９はインバータ回路である。
第１２図は従来のカウンタ回路のブロック図を示し５図
において、２０ａ〜２０θは直接リセット付きのＴフリ
ップフロップである。
において、２０ａ〜２０θは直接リセット付きのＴフリ
ップフロップである。
第１３図は従来の表示制飢装置の水平方向の表示開始位
置信８を説明するタブごングチャートである。
置信８を説明するタブごングチャートである。
次に動作について説明する。
外部よりｔ示形態（倍角表示や表示開始位置等）を、ｆ
ｌＪ御するデータを記憶するレジスタ回路５あるいは表
示するヤラクタＲＯＭ８に記憶しているキャラクタのパ
ターンデータの読み出し順番を記憶している表示用ＲＡ
Ｍ２へデータ全入力回路ｌを介して書き込む。これとは
別に、外部からのＨ信号あるいはＶ信号に同期して表示
開始位置検出回路６が動作し初め、レジスタ回路５に＆
！憶している表示開始位置のデータにより％表示開始許
可信号を許可状態にし表示用ＲＡＭ２ｋｇみ出Ｔｏこの
読み出したデータは、キャラクタＲＯＭ３のパターンデ
ータｔｍ足していて、パターンデータのパラレルデータ
をシフトレジスタ回路８が、シリアルデータに変換して
出力回路７奮介して外部に出力′Ｔる。この時レジスタ
回路５のデータで表丞形恣？決定する。
ｌＪ御するデータを記憶するレジスタ回路５あるいは表
示するヤラクタＲＯＭ８に記憶しているキャラクタのパ
ターンデータの読み出し順番を記憶している表示用ＲＡ
Ｍ２へデータ全入力回路ｌを介して書き込む。これとは
別に、外部からのＨ信号あるいはＶ信号に同期して表示
開始位置検出回路６が動作し初め、レジスタ回路５に＆
！憶している表示開始位置のデータにより％表示開始許
可信号を許可状態にし表示用ＲＡＭ２ｋｇみ出Ｔｏこの
読み出したデータは、キャラクタＲＯＭ３のパターンデ
ータｔｍ足していて、パターンデータのパラレルデータ
をシフトレジスタ回路８が、シリアルデータに変換して
出力回路７奮介して外部に出力′Ｔる。この時レジスタ
回路５のデータで表丞形恣？決定する。
外部からのＨ信号、Ｖ信けに同期する表示開始位置検出
回路６の前作について説明する。この［作は水平方向及
び垂直方向の２柿類の動作がある。まず垂直方向の動作
について説明する。
回路６の前作について説明する。この［作は水平方向及
び垂直方向の２柿類の動作がある。まず垂直方向の動作
について説明する。
この前作はＶ信号に入ってからＨｒｇ ’ｐｊＯ数をカ
ウンタ回路１０ｄでカウントし、カウンタ回路１０ｃｌ
の出力と、レジスタ回路５に記憶している垂直方向表示
開始位置のデータを比較器１１ｄで比較してラッチ回ｊ
＄２２ ｆｔセットして、垂直方向の表示開始許可信号
全許可状態にする。
ウンタ回路１０ｄでカウントし、カウンタ回路１０ｃｌ
の出力と、レジスタ回路５に記憶している垂直方向表示
開始位置のデータを比較器１１ｄで比較してラッチ回ｊ
＄２２ ｆｔセットして、垂直方向の表示開始許可信号
全許可状態にする。
この場合カウンタ回路１０ｄは、直接リセット付きのＴ
７リツプフロツブ２０ａ〜２０θを用いてインクリメン
ト型に購１戎していて、゛直接リセットには■侶りが入
力している。比較器１ｊｄはＥＸ−ＯＲ回路１？ａ〜１
７ｅで＋１ｍしていて、１’５ＥＸ−ＯＲ回路１７ ａ
〜１７８は、レジスタ回路５に記憶している垂直方向
表示開始位置のデータと、カウンタ回路１０ ｄ、の直
接リセット付きのＴフリップロッジ２０ａ〜２０θの出
力とを、ビットごとに入力しビット単位で比較し、ビッ
ト単位で同じであれば第１の１１．源レベル（以降″Ｌ
レベル”と記す）倉、違えば第２の電源レベル（以降″
Ｈレベル”と記す）倉出力し、谷ＥＸ−ＯＲ回路１７
ａ 〜１７ ｅの出力はＮＯＲ回路１８に入力され入力
大全てがＬレベルならば、すべてのデータの比較結果が
すべて同一と判定してＨレベル倉出力する。このＨレベ
ル２受けてインバータ回路１９で極性全反転し、Ｌレベ
ルを出力しラッチ回路２２ｆ倉セツトする。甘た次のＶ
信すにより、ラッチ回路２２ｆｔ−ｊリセットする。
７リツプフロツブ２０ａ〜２０θを用いてインクリメン
ト型に購１戎していて、゛直接リセットには■侶りが入
力している。比較器１ｊｄはＥＸ−ＯＲ回路１？ａ〜１
７ｅで＋１ｍしていて、１’５ＥＸ−ＯＲ回路１７ ａ
〜１７８は、レジスタ回路５に記憶している垂直方向
表示開始位置のデータと、カウンタ回路１０ ｄ、の直
接リセット付きのＴフリップロッジ２０ａ〜２０θの出
力とを、ビットごとに入力しビット単位で比較し、ビッ
ト単位で同じであれば第１の１１．源レベル（以降″Ｌ
レベル”と記す）倉、違えば第２の電源レベル（以降″
Ｈレベル”と記す）倉出力し、谷ＥＸ−ＯＲ回路１７
ａ 〜１７ ｅの出力はＮＯＲ回路１８に入力され入力
大全てがＬレベルならば、すべてのデータの比較結果が
すべて同一と判定してＨレベル倉出力する。このＨレベ
ル２受けてインバータ回路１９で極性全反転し、Ｌレベ
ルを出力しラッチ回路２２ｆ倉セツトする。甘た次のＶ
信すにより、ラッチ回路２２ｆｔ−ｊリセットする。
ついで水平方向の前作について説明する。この動作は基
本的に垂直方向での表示開始位置検出回路と同じで、■
信号の代わり［Ｈ信号音、Ｈ信号の代わりに表示用クロ
ックを用い、Ｈ信号からの表示用クロックの数をカウン
タ回路ＩＯＣでカウントし、カウンタ回路ｌＯＣの出力
と、レジスタ回路５に記憶している水平方向表示開始位
置のデータを北ｆｆ滞ｘｉｅで比較して。
本的に垂直方向での表示開始位置検出回路と同じで、■
信号の代わり［Ｈ信号音、Ｈ信号の代わりに表示用クロ
ックを用い、Ｈ信号からの表示用クロックの数をカウン
タ回路ＩＯＣでカウントし、カウンタ回路ｌＯＣの出力
と、レジスタ回路５に記憶している水平方向表示開始位
置のデータを北ｆｆ滞ｘｉｅで比較して。
ラッチ回路２２θをセットして、水平方向の表示開始許
可信号を許可状態にする。
可信号を許可状態にする。
８１工ばレジスタ回路５ＫＩ、ＬＨＬＨ（＝ ５ ）ｋ
セットすると、第１３図のタイミングチャートに示した
比較器１１Ｃの出力を得１表示開始許可信号を図の通り
出力する。
セットすると、第１３図のタイミングチャートに示した
比較器１１Ｃの出力を得１表示開始許可信号を図の通り
出力する。
従来の表示１」□□□装置は以上のように構成されてい
たので％表示しているり数のキャラクタの１つのキャラ
クタを認識しようとすると、あらかじめキャラクタとそ
のキャラクタをＭＲ可能なキャラクタを用意せねばなら
ない。これらのキャラクタを用意すると通常の２倍のキ
ャラクタが必要となり、１だ登録したキャラクタでの認
識しかでさない等の問題αがあった。
たので％表示しているり数のキャラクタの１つのキャラ
クタを認識しようとすると、あらかじめキャラクタとそ
のキャラクタをＭＲ可能なキャラクタを用意せねばなら
ない。これらのキャラクタを用意すると通常の２倍のキ
ャラクタが必要となり、１だ登録したキャラクタでの認
識しかでさない等の問題αがあった。
この発明は上記のような問題αを解決するためになさハ
、たもので、別に用意したキャラクタのパターンデータ
を任意の位置に表示して、１つのキャラクタを認識可能
とする表示制御装置を得ることを目的とする。
、たもので、別に用意したキャラクタのパターンデータ
を任意の位置に表示して、１つのキャラクタを認識可能
とする表示制御装置を得ることを目的とする。
水平および垂直方向の表示開始位置検出回路をそれぞれ
表示開始許可信号ｔ２通り出力して表示開始位置を２通
９つくり、それぞれの表示開始位置で１つけ従来の表示
開始位置で、他の１つけキャラクタＲＯＭ８とは別に用
意したＲＯＭ （サブキャラクタＲＯＭ）の表示開始位
置で、それぞれのキャラクタのパターンデータをシフト
レジスタ回路８へ入力する前に合成するようにしたもの
である。
表示開始許可信号ｔ２通り出力して表示開始位置を２通
９つくり、それぞれの表示開始位置で１つけ従来の表示
開始位置で、他の１つけキャラクタＲＯＭ８とは別に用
意したＲＯＭ （サブキャラクタＲＯＭ）の表示開始位
置で、それぞれのキャラクタのパターンデータをシフト
レジスタ回路８へ入力する前に合成するようにしたもの
である。
この発明にお０る表示ｆｉｊ、ｌ岬装置は、表示してい
る髪数のキャラクタ上に、別のキャラクタをどの位置に
でも自由に、表示することかでさ、史ＶＣａＩ数１１６
のキャラクタを用意すれば認識手段が複数個になる。
る髪数のキャラクタ上に、別のキャラクタをどの位置に
でも自由に、表示することかでさ、史ＶＣａＩ数１１６
のキャラクタを用意すれば認識手段が複数個になる。
以下、この発明の一実施例ケ図について説明する。
第１図はこの発明の一実施例による表示制御装置のブロ
ック図で、図において１ｖま入力回路、２は表示用ＲＡ
Ｍ、３はキャラクタＲＯＭ％４はサブキャラクタＲＯＭ
、５はレジスタ回路、６は表示開始位置検出回路、７は
出力回路、８はシフトレジスタ回路％ ９は合成［すｊ
路である。
ック図で、図において１ｖま入力回路、２は表示用ＲＡ
Ｍ、３はキャラクタＲＯＭ％４はサブキャラクタＲＯＭ
、５はレジスタ回路、６は表示開始位置検出回路、７は
出力回路、８はシフトレジスタ回路％ ９は合成［すｊ
路である。
第２図は第１図の表示制御装置の水平方向表示開始位置
検出回路のブロック図、第３図は第１図の表示制御の垂
直方向表示開始位置検出回路のブロック図である。図に
おいて、ｌｏａ。
検出回路のブロック図、第３図は第１図の表示制御の垂
直方向表示開始位置検出回路のブロック図である。図に
おいて、ｌｏａ。
ｉｏｂはカウンタ回路、ｉｉａ〜ｌｌｂは比較器％ ２
２ａ−２２６はラッチ回路である。
２ａ−２２６はラッチ回路である。
第４図１”を第２図第３図のカウンタ回路の回路図であ
る。図において、１２ａ〜１ｌｃｌ＃ｉ直接リセット付
き及び直接セット付きのＴフリップ７０ツブ、１８ａ〜
１ｌｌｄ及び１４ａ 〜１４ｄはＮ Ａ Ｎ Ｄ ＋ｒ
！１路％ １６はインバータ回路、１５はＮＡＮＤ回路
である。
る。図において、１２ａ〜１ｌｃｌ＃ｉ直接リセット付
き及び直接セット付きのＴフリップ７０ツブ、１８ａ〜
１ｌｌｄ及び１４ａ 〜１４ｄはＮ Ａ Ｎ Ｄ ＋ｒ
！１路％ １６はインバータ回路、１５はＮＡＮＤ回路
である。
第５図は第１図の表示Ｉｌｌ ＃装置の水平方向の表示
開始許可信号ｆｔ説明するタイミングチャートである。
開始許可信号ｆｔ説明するタイミングチャートである。
第６図１’ｌｔ第１図の表示制御装置のキャラクタの表
示例を示す説明図である。
示例を示す説明図である。
第１Ｏ図は従来の共用のラッチ回路の回路図、第１１図
は従来と共用の比較器の回路図で、図中符号は前記従来
のものと一一である。
は従来と共用の比較器の回路図で、図中符号は前記従来
のものと一一である。
次に一作について説明する。外部より表示形ｆｉｔ（倍
角表示や表示開始位置等）を制御するデータを記憶する
レジスタ回路５．あるいｒｉ表示するキャラクタＲＯＭ
３に記憶しているキャラクタのパターンデータの読み出
し順番を記憶している表示用ＲＡＭ２ヘデータを入力回
路ｌを介して書き込む。これとは別に、外部からの夏（
ＩＨ’ｊ −Ｖ ＩＭすに同期して表示開始位置検出回
路６が１（１４作し初め、レジスタ回路５ＶＣ記憶して
いる表示開始位置のデータにより、表示開始許可信号ケ
許可状態にし、サブキャラクタＲＯＭ４のパターンデー
タを読み出す。また、レジスタ回路５に記憶しているも
う１つの表示開始位置のデータにより、表示開始許可信
号を許υ［聾にし尺示用ＲＡＭＢを読み出す。肌み出し
た表示ＲＡＭ２のデータは、キャラクタＲＯＭ３のパタ
ーンデータｔｍ定していて、パターンデータのパラレル
データを読み出す。サブキャラクタＲＯＭ４とキャラク
タＲＯＭ３から、出力全ＯＲ回路で構成する合成回路９
で第６図の様に合成して、シフトレジスタ回路８ヘパラ
レルデータを出力し、シフトレジスタ回路８がシリアル
データに変換して出力回路７會介して外部に出力′ｆ７
ど】。
角表示や表示開始位置等）を制御するデータを記憶する
レジスタ回路５．あるいｒｉ表示するキャラクタＲＯＭ
３に記憶しているキャラクタのパターンデータの読み出
し順番を記憶している表示用ＲＡＭ２ヘデータを入力回
路ｌを介して書き込む。これとは別に、外部からの夏（
ＩＨ’ｊ −Ｖ ＩＭすに同期して表示開始位置検出回
路６が１（１４作し初め、レジスタ回路５ＶＣ記憶して
いる表示開始位置のデータにより、表示開始許可信号ケ
許可状態にし、サブキャラクタＲＯＭ４のパターンデー
タを読み出す。また、レジスタ回路５に記憶しているも
う１つの表示開始位置のデータにより、表示開始許可信
号を許υ［聾にし尺示用ＲＡＭＢを読み出す。肌み出し
た表示ＲＡＭ２のデータは、キャラクタＲＯＭ３のパタ
ーンデータｔｍ定していて、パターンデータのパラレル
データを読み出す。サブキャラクタＲＯＭ４とキャラク
タＲＯＭ３から、出力全ＯＲ回路で構成する合成回路９
で第６図の様に合成して、シフトレジスタ回路８ヘパラ
レルデータを出力し、シフトレジスタ回路８がシリアル
データに変換して出力回路７會介して外部に出力′ｆ７
ど】。
こＣ）内レジスタ回路５のゲータで表示形軛を決定ノー
る。またさらに、外部からのＨ信号、ｖ１８づ〔′コ同
期−Ｉ”る表７′ｆ（開始位置検出回路６の動作につい
て説明する。この動作は水平方向及び垂直〕目ｉｉｌの
２種類り）イυ作がある。捷す、垂直方向のｄＪ ｆ’
ｌ・Ｖこついて説明する。この動作は■信号に入る時に
、レジスタ回路５からの車Ｉ口方向表示開始１立首のデ
ータを中ツトし５、甘たＶ信号が入ってからＵ （＝寸
の数をカウンタ回路ｌＯｂでカウントし、カウンタ回路
１０ｂの出力と、レジスタ回路５に記憶している先にセ
ットした垂直方向表示開始位置のデ′−夕とは別の康直
方向表示開始位首のデータ′５ｒＯ比較器１１ｂで比較
してラッチ１１：Ｊ路２２θをセットして、垂直方向の
表示開始許可信号を許可状態にする。また、カウンタ回
ｌ＃ｔ９ｄの６直接リセット付き及び直接セット１＝ｉ
？ｌのＴフリツフ゛フロップ１２ａ〜１２ｄのデータ
が、すべてＨＬ、ベルの時ＮＡＮＤ回路１５會１．．
Ｖベル出力（７１、ランチ回１６２２ Ｃ’にセットし
−Ｃ，垂直方向の表示開始許可信号をγｆ町状態にする
。このように、垂直方向の表示開始許可信号ケ２つリリ
々１（出丁ことで、垂直力向に２柿類ｑ）表示位＋Ｉｔ
がイ静られる。このＹｊｉｌ、カウンタ回路１０ｂは１
■接リセット付き及びＩα接セット付＠ｖｒＴフリツブ
フロツフ１２ ａ〜Ｊ２ｄｉ用いて、インクリメント型
ニ構成しでいて、直接リセットにはＮＡＮＤ回路１３ａ
〜１３ｄが、直接セラ１−にはＮＡＮＤ回路１４ ａ
〜ｌ ４ ｃｌが入力している。ＬＯＡＤ信号がＬレ
ベルのＮ１間、レジスタ回路５よりの垂直方向表示開始
位置のヲ゛−夕がセットされる。Ｈレベルがセットさ！
する場合は、ＮＡＮＤ回’ｆｇ １４ ａ 〜Ｊ ４
ｄに１ルベルが出力し、ＮＡＮＤ回路１３ａ−１３ｄＶ
ｃＨｌ／ベルが出力する。工、レベルをセットする場合
は反対のレベルが出力゛［る。比Ｎ４ｘｘｂはＥＸ−Ｏ
Ｒ回路１７ａ−３７８″？？構成し２ていで、５ＥＸ−
ＯＲ回路１７ ａ −１７ｅは、レジスタ回路５ｒ記ｔ
ハしている垂直方向表示開始位置のテ゛−夕と、カウン
タ回路のｔｉ接リすット付き及Ｕ ｕａ ’＆セット付
きのＴフリソファ０ツブ１２ａ〜１２ｄの出力とをビッ
トごとに入力し、ビット単位で比較し、ビット単位で同
じであれば工、レベルを、違えばＨｌ／ベルを出力し各
ＥＸ−ＯＲ回％ ｌ ３ ａ −１３ｅの出力はＮ Ｏ
Ｒｌ！’ＩＩＪ路１Ｂに入力され、入力の全てがＬレベ
ルならば、すべてのデータの比較結果が”「べて回−と
判定してＨレベルを出力する。このＨレベルを受けて、
インバータ回路１９で極性を反転しＬレベルを出力し、
ランチ１川路２２ｄ（５セツトする。また次の７１ｇ号
により、ラッチ回路２２ｄはリセットする。ついで、水
平方向の動作ＶＣついて説明する。この１作は木本的に
垂直方向での表示開始位置検出回路と同じで、■信号の
代わりにＨ信号を、Ｈ信号の代わりに表示用クロックを
用い、カウンタ回路１０ａｉレジスタ回路５に記憶して
いる水平方向表示開始位置のテ′−夕で、セットしてカ
ウントしてゆき、出力がすべてＨレベルの時にラッチ回
１１３２２ ａｉ上セツト、水平方向の表示開始許可信
号を許可状態にする。
る。またさらに、外部からのＨ信号、ｖ１８づ〔′コ同
期−Ｉ”る表７′ｆ（開始位置検出回路６の動作につい
て説明する。この動作は水平方向及び垂直〕目ｉｉｌの
２種類り）イυ作がある。捷す、垂直方向のｄＪ ｆ’
ｌ・Ｖこついて説明する。この動作は■信号に入る時に
、レジスタ回路５からの車Ｉ口方向表示開始１立首のデ
ータを中ツトし５、甘たＶ信号が入ってからＵ （＝寸
の数をカウンタ回路ｌＯｂでカウントし、カウンタ回路
１０ｂの出力と、レジスタ回路５に記憶している先にセ
ットした垂直方向表示開始位置のデ′−夕とは別の康直
方向表示開始位首のデータ′５ｒＯ比較器１１ｂで比較
してラッチ１１：Ｊ路２２θをセットして、垂直方向の
表示開始許可信号を許可状態にする。また、カウンタ回
ｌ＃ｔ９ｄの６直接リセット付き及び直接セット１＝ｉ
？ｌのＴフリツフ゛フロップ１２ａ〜１２ｄのデータ
が、すべてＨＬ、ベルの時ＮＡＮＤ回路１５會１．．
Ｖベル出力（７１、ランチ回１６２２ Ｃ’にセットし
−Ｃ，垂直方向の表示開始許可信号をγｆ町状態にする
。このように、垂直方向の表示開始許可信号ケ２つリリ
々１（出丁ことで、垂直力向に２柿類ｑ）表示位＋Ｉｔ
がイ静られる。このＹｊｉｌ、カウンタ回路１０ｂは１
■接リセット付き及びＩα接セット付＠ｖｒＴフリツブ
フロツフ１２ ａ〜Ｊ２ｄｉ用いて、インクリメント型
ニ構成しでいて、直接リセットにはＮＡＮＤ回路１３ａ
〜１３ｄが、直接セラ１−にはＮＡＮＤ回路１４ ａ
〜ｌ ４ ｃｌが入力している。ＬＯＡＤ信号がＬレ
ベルのＮ１間、レジスタ回路５よりの垂直方向表示開始
位置のヲ゛−夕がセットされる。Ｈレベルがセットさ！
する場合は、ＮＡＮＤ回’ｆｇ １４ ａ 〜Ｊ ４
ｄに１ルベルが出力し、ＮＡＮＤ回路１３ａ−１３ｄＶ
ｃＨｌ／ベルが出力する。工、レベルをセットする場合
は反対のレベルが出力゛［る。比Ｎ４ｘｘｂはＥＸ−Ｏ
Ｒ回路１７ａ−３７８″？？構成し２ていで、５ＥＸ−
ＯＲ回路１７ ａ −１７ｅは、レジスタ回路５ｒ記ｔ
ハしている垂直方向表示開始位置のテ゛−夕と、カウン
タ回路のｔｉ接リすット付き及Ｕ ｕａ ’＆セット付
きのＴフリソファ０ツブ１２ａ〜１２ｄの出力とをビッ
トごとに入力し、ビット単位で比較し、ビット単位で同
じであれば工、レベルを、違えばＨｌ／ベルを出力し各
ＥＸ−ＯＲ回％ ｌ ３ ａ −１３ｅの出力はＮ Ｏ
Ｒｌ！’ＩＩＪ路１Ｂに入力され、入力の全てがＬレベ
ルならば、すべてのデータの比較結果が”「べて回−と
判定してＨレベルを出力する。このＨレベルを受けて、
インバータ回路１９で極性を反転しＬレベルを出力し、
ランチ１川路２２ｄ（５セツトする。また次の７１ｇ号
により、ラッチ回路２２ｄはリセットする。ついで、水
平方向の動作ＶＣついて説明する。この１作は木本的に
垂直方向での表示開始位置検出回路と同じで、■信号の
代わりにＨ信号を、Ｈ信号の代わりに表示用クロックを
用い、カウンタ回路１０ａｉレジスタ回路５に記憶して
いる水平方向表示開始位置のテ′−夕で、セットしてカ
ウントしてゆき、出力がすべてＨレベルの時にラッチ回
１１３２２ ａｉ上セツト、水平方向の表示開始許可信
号を許可状態にする。
また、Ｈ信りからの表仙用クロックの数をカウンタ回路
１０８でカウントし、カウンタ回路ＩＯａの出力と、レ
ジスタ回路５に記憶しているもう１つの水平方向表示開
始位置のデータ？比較５ｘｘａで比較して、ラッチ１す
［路１１ａｉセットしてもう１つ水平方向の表示開始許
可信号ケ許ロｌ状態にする。このタイミングを第５図で
説明すると、Ｈ信号で水平方向表示開始位置のデータ（
例えばＨＨＩｒＨ）をセットする。カウンタ回路ｌＯａ
はインクリメントとしてゆき、直接リセット付き及び直
接セット付きのＴフリップフロップ１２ａ−１２ｄの出
力がすべてＨレベルの時ＮＡＮＤ回路１５の出力けＬレ
ベルとなり、ラッチ回路２２ａ４セットする。また、こ
のままカウンタ回路１０ａはインクリメントしてゆき、
比較器１ ｉ ａでレジスタ回路５の出力と比較して同
じであれば、Ｌレベルを出力［。
１０８でカウントし、カウンタ回路ＩＯａの出力と、レ
ジスタ回路５に記憶しているもう１つの水平方向表示開
始位置のデータ？比較５ｘｘａで比較して、ラッチ１す
［路１１ａｉセットしてもう１つ水平方向の表示開始許
可信号ケ許ロｌ状態にする。このタイミングを第５図で
説明すると、Ｈ信号で水平方向表示開始位置のデータ（
例えばＨＨＩｒＨ）をセットする。カウンタ回路ｌＯａ
はインクリメントとしてゆき、直接リセット付き及び直
接セット付きのＴフリップフロップ１２ａ−１２ｄの出
力がすべてＨレベルの時ＮＡＮＤ回路１５の出力けＬレ
ベルとなり、ラッチ回路２２ａ４セットする。また、こ
のままカウンタ回路１０ａはインクリメントしてゆき、
比較器１ ｉ ａでレジスタ回路５の出力と比較して同
じであれば、Ｌレベルを出力［。
ラッチ回路２２ｂｌセツトする。
なお、上記実施例でＶｉ、Ｈ信号、およびｖｆＢ号全ｎ
１クティブとして説明したが、Ｈアタテイブの信号であ
っても極性を変えるのみでよい。またカウンタ回路はイ
ンクリメント型で説明したが、デクリメント型でもよく
カウントできるものであれば何を用いてもよい、更にＮ
ＡＮＤ回路？用いてラッチ回路全構１戊したが、Ｈレベ
ルか、あるいｌｄＬレベルかを記憶可能なものであれば
どのようなものでもよい。
１クティブとして説明したが、Ｈアタテイブの信号であ
っても極性を変えるのみでよい。またカウンタ回路はイ
ンクリメント型で説明したが、デクリメント型でもよく
カウントできるものであれば何を用いてもよい、更にＮ
ＡＮＤ回路？用いてラッチ回路全構１戊したが、Ｈレベ
ルか、あるいｌｄＬレベルかを記憶可能なものであれば
どのようなものでもよい。
以上のようにこの発明によれば１表示している複数のキ
ャラクタ上に、別のキャラクタをどの位置にでも自由ｉ
Ｃ表示することができ、表示している複数のキャラクタ
の１つを認識することができる。更［複数個のキャラク
タを用意すれば認識手段が複数個になるという効果があ
る。
ャラクタ上に、別のキャラクタをどの位置にでも自由ｉ
Ｃ表示することができ、表示している複数のキャラクタ
の１つを認識することができる。更［複数個のキャラク
タを用意すれば認識手段が複数個になるという効果があ
る。
第１図はこの発明の一実施例である表示制御装置のブロ
ック図、第２図は第１図の表示制御装置の水平方向表示
開始位置検出回路のブロック図、第３図は第１図の表示
制御装置の垂直方向表示開始位置検出回路のブロック図
、第４図は第２図第３図のカウンタ回路の回路図、第５
図１１第１図の表示制＃装置のタイミングチャート、第
６図は第１図の表示制御装置の表示例を示す図、第７図
は従来の表示制御装置のブロック図、第８図は第７図の
表示制御装置水平方向表示開始位置検出回路のブロック
図、第９図は第７図の表示制＃装置の垂直方向表示開始
位置検出回路のブロック図、第１０図は第８図第９図の
ランチ回路の回路図、第１１図１−１第８図第９図の比
較器のｌす１路図、第１２図は第８図第９のカウンタ回
路の回路図、第１３図は従来の水平方向の表示開始許可
信号全説明するタイミングチャートである。 図におめで、１は入力回路、２Ｉ′ｊ表示用ＲＡＭ、
３１１ｉキャラクタＲＯＭ、４はザブキャラクタＲＯＭ
、５はレジスタ回路、６は表示開始位置検出回路、７は
出力四路、８はシフトレジスタ１川路、９は合成（四路
、ｌＯａ〜１０ｂ仁１カウンタ回路、ｌ１ａ−Ｘｌｂは
比較器、１２ａ 〜！２ｄは直接リセット付き及び重接
セット付きのＴ７ リツ７” ７ ｏ ツブ、１３ａ
〜１８ｄ、１４ａ〜１４（１，’ ｌ ５，２１ａ、及
び２１ｂＦｉＮＡＮＤ回路、１６．及び１９はインノ（
−夕回路、１７ａ〜１７ｅはＥＸ−ＯＲ回路、１８はＮ
ＯＲ回路、２０ａ〜２０θは直接リセット付きのＴフリ
ップフロップ、２２ａ〜２２ｆはラッチ回路を示す。 なお、図中、同一符号は同一、又は相当部分を示す。
ック図、第２図は第１図の表示制御装置の水平方向表示
開始位置検出回路のブロック図、第３図は第１図の表示
制御装置の垂直方向表示開始位置検出回路のブロック図
、第４図は第２図第３図のカウンタ回路の回路図、第５
図１１第１図の表示制＃装置のタイミングチャート、第
６図は第１図の表示制御装置の表示例を示す図、第７図
は従来の表示制御装置のブロック図、第８図は第７図の
表示制御装置水平方向表示開始位置検出回路のブロック
図、第９図は第７図の表示制＃装置の垂直方向表示開始
位置検出回路のブロック図、第１０図は第８図第９図の
ランチ回路の回路図、第１１図１−１第８図第９図の比
較器のｌす１路図、第１２図は第８図第９のカウンタ回
路の回路図、第１３図は従来の水平方向の表示開始許可
信号全説明するタイミングチャートである。 図におめで、１は入力回路、２Ｉ′ｊ表示用ＲＡＭ、
３１１ｉキャラクタＲＯＭ、４はザブキャラクタＲＯＭ
、５はレジスタ回路、６は表示開始位置検出回路、７は
出力四路、８はシフトレジスタ１川路、９は合成（四路
、ｌＯａ〜１０ｂ仁１カウンタ回路、ｌ１ａ−Ｘｌｂは
比較器、１２ａ 〜！２ｄは直接リセット付き及び重接
セット付きのＴ７ リツ７” ７ ｏ ツブ、１３ａ
〜１８ｄ、１４ａ〜１４（１，’ ｌ ５，２１ａ、及
び２１ｂＦｉＮＡＮＤ回路、１６．及び１９はインノ（
−夕回路、１７ａ〜１７ｅはＥＸ−ＯＲ回路、１８はＮ
ＯＲ回路、２０ａ〜２０θは直接リセット付きのＴフリ
ップフロップ、２２ａ〜２２ｆはラッチ回路を示す。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 複数個の画素を１ドットとして使用して複数ドットで１
キャラクタを構成して１個あるいは複数個のキャラクタ
を表示する表示制御装置において、 キャラクタのパターンデータを記憶しているキャラクタ
ＲＯＭと、 このキャラクタＲＯＭとは別に矢印や十字等の位置を表
現可能なキャラクタのパターンデータを記憶しているサ
ブキャラクタＲＯＭと、上記キャラクタＲＯＭを読み出
す順番を記憶する表示用ＲＡＭと、上記キャラクタＲＯ
Ｍと上記サブキャラクタＲＯＭの出力を論理的に合成す
る合成回路と、この合成回路の出力を入力に持ち並列（
パラレル）信号を直列（シリアル）信号に変換するシフ
トレジスタ回路と、このシフトレジスタ回路の直列出力
を表示器に対して出力する出力回路と、上記サブキャラ
クタＲＯＭと上記表示用ＲＡＭに別々のタイミングで読
み出し許可する表示開始位置検出回路と、上記出力回路
に表示の形態を指示あるいは上記表示開始位置検出回路
に表示開始位置を指示するレジスタ回路と、このレジス
タ回路及び表示用ＲＡＭにデータを書き込む入力回路を
備えたことを特徴とする表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2337420A JPH04204795A (ja) | 1990-11-30 | 1990-11-30 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2337420A JPH04204795A (ja) | 1990-11-30 | 1990-11-30 | 表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04204795A true JPH04204795A (ja) | 1992-07-27 |
Family
ID=18308466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2337420A Pending JPH04204795A (ja) | 1990-11-30 | 1990-11-30 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04204795A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008093708A (ja) * | 2006-10-12 | 2008-04-24 | Setsunan Univ | 双ロール式縦型鋳造装置及び複合材料シート製造方法 |
-
1990
- 1990-11-30 JP JP2337420A patent/JPH04204795A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008093708A (ja) * | 2006-10-12 | 2008-04-24 | Setsunan Univ | 双ロール式縦型鋳造装置及び複合材料シート製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8621306B2 (en) | Panel driving circuit that generates panel test pattern and panel test method thereof | |
| JPS60227296A (ja) | 表示制御方式 | |
| JP2579362B2 (ja) | 画面表示装置 | |
| JPH04204795A (ja) | 表示制御装置 | |
| JP2520872B2 (ja) | 画像表示装置 | |
| JPS62168280A (ja) | ベクトル描画装置 | |
| JPS62153893A (ja) | 文字図形表示装置 | |
| JP2923956B2 (ja) | 画像処理装置 | |
| JPH04194987A (ja) | 表示制御装置 | |
| SU1499397A1 (ru) | Устройство дл отображени информации на экране телевизионного индикатора | |
| JPS6125187A (ja) | Ｃｒｔ表示制御装置 | |
| JPS60205581A (ja) | 表示装置 | |
| SU1575230A1 (ru) | Устройство дл формировани изображени | |
| JPH02300791A (ja) | 表示装置 | |
| JPH02220097A (ja) | イメージデータ表示方式 | |
| JPS63303392A (ja) | ディスプレイ装置 | |
| SU1679536A1 (ru) | Устройство дл формировани знаков на экране телевизионного индикатора | |
| JPS6348485A (ja) | レ−ダの走査変換装置 | |
| JPH0453991A (ja) | 液晶ディスプレイ制御装置 | |
| JPS63229492A (ja) | カナ漢字混在表示方式 | |
| JPS60164796A (ja) | 画像表示装置 | |
| JPS5851268B2 (ja) | 文字表示装置 | |
| JPS63253396A (ja) | 表示装置 | |
| JPS644194B2 (ja) | ||
| JPS60159888A (ja) | 表示装置 |