JPH02298067A - コレクタクランプ回路 - Google Patents
コレクタクランプ回路Info
- Publication number
- JPH02298067A JPH02298067A JP1118879A JP11887989A JPH02298067A JP H02298067 A JPH02298067 A JP H02298067A JP 1118879 A JP1118879 A JP 1118879A JP 11887989 A JP11887989 A JP 11887989A JP H02298067 A JPH02298067 A JP H02298067A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- voltage
- transistor
- forward voltage
- schottky barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 claims abstract description 29
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 4
- 229910021339 platinum silicide Inorganic materials 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、パイボーラド、ランジスタの飽和を防止する
コレクタクランプ回路に関し、特に、ショットキバリア
ダイオードを用いたクランプ回路に関する。
コレクタクランプ回路に関し、特に、ショットキバリア
ダイオードを用いたクランプ回路に関する。
［従来の技術］
バイポーラトランジスタのコレクタ特性の例を第３図に
示す、これは、ベース電流ＩＢｌ〜ＸａＳをパラメータ
にして、コレクターエミッタ間電圧Ｖ１とコレクタ電流
Ｉｃとの関係を示したものである。同図においてＡで示
した動作領域は、トランジスタのスイッチング動作上飽
和領域と呼ばれ、この領域ではベース−コレクタ接合も
順方向にバイアスされ、ベースへの注入ｔＲが過剰とな
るので、トランジスタのオフ動作が著しく遅くなる。
示す、これは、ベース電流ＩＢｌ〜ＸａＳをパラメータ
にして、コレクターエミッタ間電圧Ｖ１とコレクタ電流
Ｉｃとの関係を示したものである。同図においてＡで示
した動作領域は、トランジスタのスイッチング動作上飽
和領域と呼ばれ、この領域ではベース−コレクタ接合も
順方向にバイアスされ、ベースへの注入ｔＲが過剰とな
るので、トランジスタのオフ動作が著しく遅くなる。
このような動作領域に至る最大のコレクターエミッタ間
電圧はコレクタ飽和電圧ｖａｔｓと呼ばれ、通常０．１
〜０．２■の範囲である。一方、バイポーラトランジス
タを現在広く使用されているＴＴＬ回路と呼ばれる論理
回路に用いようとする場合は、コレクターエミッタ間電
圧を０．４Ｖあるいは０．５■以下で使用する規定があ
り、前述の飽和によるスイッチング速度の低下を防ぎつ
つ当該規定を満足させるため、バイポーラトランジスタ
のコレクターエミッタ間電圧ＶＣＥを０．２〜０．４Ｖ
の間にクランプする手段を必要とする。上記の目的を達
成するものとして、第４図に示すような、ショットキバ
リアダイオードＤｓ’をトランジスタＱのベース−コレ
クタ間に挿入したコレクタクランプ回路が知られている
。この回路においては、トランジスタＱのベース−エミ
ッタ間順方向電圧ＶＢＢとショットキバリアダイオード
Ｄｓ′の順方向電圧ＶＳ’により、トランジスタＱのコ
レクターエミッタ間電圧Ｖａｔは、 Ｖ ｃｇ＝ Ｖ ａｇ−Ｖ ｓ ’
−−ｆｌｌにクランプされる。
電圧はコレクタ飽和電圧ｖａｔｓと呼ばれ、通常０．１
〜０．２■の範囲である。一方、バイポーラトランジス
タを現在広く使用されているＴＴＬ回路と呼ばれる論理
回路に用いようとする場合は、コレクターエミッタ間電
圧を０．４Ｖあるいは０．５■以下で使用する規定があ
り、前述の飽和によるスイッチング速度の低下を防ぎつ
つ当該規定を満足させるため、バイポーラトランジスタ
のコレクターエミッタ間電圧ＶＣＥを０．２〜０．４Ｖ
の間にクランプする手段を必要とする。上記の目的を達
成するものとして、第４図に示すような、ショットキバ
リアダイオードＤｓ’をトランジスタＱのベース−コレ
クタ間に挿入したコレクタクランプ回路が知られている
。この回路においては、トランジスタＱのベース−エミ
ッタ間順方向電圧ＶＢＢとショットキバリアダイオード
Ｄｓ′の順方向電圧ＶＳ’により、トランジスタＱのコ
レクターエミッタ間電圧Ｖａｔは、 Ｖ ｃｇ＝ Ｖ ａｇ−Ｖ ｓ ’
−−ｆｌｌにクランプされる。
通常、半導体集積回路では白金シリサイド（Ｐｔｓｉ＞
を用いてショットキバリアダイオードを形成しているが
、その場合、その順方向電圧は０．４〜０．５■である
。一方、トランジスタＱのベース−エミッタ閲順方向電
圧ｖＢ配は０．７〜０．８Ｖであるから、コレクターエ
ミッタ問電圧■Ｑｔは、（１）式より、０．２〜０．４
■となり、先に示したコレクタクランプの電圧条件を満
足する。
を用いてショットキバリアダイオードを形成しているが
、その場合、その順方向電圧は０．４〜０．５■である
。一方、トランジスタＱのベース−エミッタ閲順方向電
圧ｖＢ配は０．７〜０．８Ｖであるから、コレクターエ
ミッタ問電圧■Ｑｔは、（１）式より、０．２〜０．４
■となり、先に示したコレクタクランプの電圧条件を満
足する。
［発明が解決しようとする問題点］
ショットキバリアダイオードをクランプ用ダイオードと
して用いている集積回路において、シリサイドをショッ
トキバリア形成用以外の用途にも用いることがある。例
えば、最近広く用いられるようになったバイポーラトラ
ンジスタとＭ ＯＳ ＋−ランジスタとを同一基板上に
形成したいわゆるＢｉ−Ｍｏ８あるいはＢ ｉ−ＣＭＯ
８集積回路においては、ＭＯＳトランジスタの寄生抵抗
成分を低減させるためにソース・ドレイン電極またはゲ
ート電極形成材料としてシリサイドを用いることがある
。そして、この場合には、シリコンとの障壁が低いチタ
ンシリサイド（ＴｉＳｉ）を用いることが多い、したが
って、このようなり ｉ −ＣＭＯ８回路と先のＴＴＬ
回路とを同一基板上に製作したり、あるいはＢ ｉ−Ｃ
ＭＯ８回路の出力レベルをＴＴＬレベルに揃えたりする
には、適正なりランプ電圧を得るための白金シリサイド
層形成工程とＭｏ８）ランジスタの寄生抵抗低減のため
のチタンシリサイド層形成工程とを別に行う必要がある
。そのため、製造工数、時間が増加し製造コストが上昇
する。
して用いている集積回路において、シリサイドをショッ
トキバリア形成用以外の用途にも用いることがある。例
えば、最近広く用いられるようになったバイポーラトラ
ンジスタとＭ ＯＳ ＋−ランジスタとを同一基板上に
形成したいわゆるＢｉ−Ｍｏ８あるいはＢ ｉ−ＣＭＯ
８集積回路においては、ＭＯＳトランジスタの寄生抵抗
成分を低減させるためにソース・ドレイン電極またはゲ
ート電極形成材料としてシリサイドを用いることがある
。そして、この場合には、シリコンとの障壁が低いチタ
ンシリサイド（ＴｉＳｉ）を用いることが多い、したが
って、このようなり ｉ −ＣＭＯ８回路と先のＴＴＬ
回路とを同一基板上に製作したり、あるいはＢ ｉ−Ｃ
ＭＯ８回路の出力レベルをＴＴＬレベルに揃えたりする
には、適正なりランプ電圧を得るための白金シリサイド
層形成工程とＭｏ８）ランジスタの寄生抵抗低減のため
のチタンシリサイド層形成工程とを別に行う必要がある
。そのため、製造工数、時間が増加し製造コストが上昇
する。
ここで、チタンシリサイドによるショットキバリアダイ
オードでは、順方向電圧ＶＳとして、０．２〜０．３Ｖ
と低い値となるため、従来のクランプ回路では、得られ
る電圧は（１）式よりＯ５５〜０．６■となり、規定の
条件（０，２〜０．４Ｖ）を満足できない。
オードでは、順方向電圧ＶＳとして、０．２〜０．３Ｖ
と低い値となるため、従来のクランプ回路では、得られ
る電圧は（１）式よりＯ５５〜０．６■となり、規定の
条件（０，２〜０．４Ｖ）を満足できない。
逆に、ＭｏＳトランジスタに白金シリサイドを用いる場
合には寄生抵抗を十分に低下させることができない。
合には寄生抵抗を十分に低下させることができない。
［問題点を解決するための手段］
本発明のコレクタクランプ回路は、ＮＰＮ （またはＰ
ＮＰ）バイポーラトランジスタと、該トランジスタのベ
ースにカソード（またはアノード）が接続されたチタン
シリサイドを用いたショットキバリアダイオードと、前
記トランジスタのコレクタにカソード（またはアノード
）が接続されアノード（またはカソード〉が前記ショッ
トキバリアダイオードのアノード（またはカソード）に
接続されたＰＮ接合ダイオードとを具備している６０実
施例］ 次に、本発明の実施例について図面を参照して説明する
。
ＮＰ）バイポーラトランジスタと、該トランジスタのベ
ースにカソード（またはアノード）が接続されたチタン
シリサイドを用いたショットキバリアダイオードと、前
記トランジスタのコレクタにカソード（またはアノード
）が接続されアノード（またはカソード〉が前記ショッ
トキバリアダイオードのアノード（またはカソード）に
接続されたＰＮ接合ダイオードとを具備している６０実
施例］ 次に、本発明の実施例について図面を参照して説明する
。
第１図は、本発明の一実施例を示す回路図である。同図
に示されるように、ＮＰＮバイポーラトランジスタＱの
コレクタにＰＮ接合ダイオードＤｉのカソードを、また
、トランジスタＱのベースにチタンシリサイドを用いた
ショットキバリアダイオードＤｓのカソードを接続し、
そして、両ダイオードのアノードどうしを接続している
。
に示されるように、ＮＰＮバイポーラトランジスタＱの
コレクタにＰＮ接合ダイオードＤｉのカソードを、また
、トランジスタＱのベースにチタンシリサイドを用いた
ショットキバリアダイオードＤｓのカソードを接続し、
そして、両ダイオードのアノードどうしを接続している
。
この回路において、トランジスタＱのベース電流はショ
ットキバリアダイオードＤｓを通して流入する。このと
き、ショットキバリアダイオードＤｓのアノード電位は
、トランジスタＱのベース−エミッタ間順方向電圧ｖ１
１Ｅと１、ショットキバリアダイオードＤｉの順方向電
圧ＶＳとの和ＶＢＥ＋ｖｓとなる。一方、トランジスタ
Ｑのコｌ／クターエミッタ間電圧ＶＣＥは、ＰＮ接合ダ
イオードＤｉの順方向電圧ＶＰ分だけ先のアノード電位
より低くなるから、下式のよって与えられる。
ットキバリアダイオードＤｓを通して流入する。このと
き、ショットキバリアダイオードＤｓのアノード電位は
、トランジスタＱのベース−エミッタ間順方向電圧ｖ１
１Ｅと１、ショットキバリアダイオードＤｉの順方向電
圧ＶＳとの和ＶＢＥ＋ｖｓとなる。一方、トランジスタ
Ｑのコｌ／クターエミッタ間電圧ＶＣＥは、ＰＮ接合ダ
イオードＤｉの順方向電圧ＶＰ分だけ先のアノード電位
より低くなるから、下式のよって与えられる。
Ｖ 。ａ＝ Ｖ ａｔ＋ Ｖ Ｂ Ｖ ｐ
・・・・・−（２＋ここで、ＰＮ接合ダイオー
ドの順方向電圧■ＦとトランジスタＱのベース−エミッ
タ間電圧ＶＢＩとは、何れも同一材料による接合による
ものであるため、共に０．７〜０．８■となる。したが
って（２）式は、 ■ＣＢりＶＳ ・・・・・・（
２１′と簡略化できる。そして、ショットキバリアダイ
オードＤｓはチタンシリサイドによって形成されている
のでその順方向電圧■ｓは、前述の通り、０．２〜０．
３■である。したがって、（２１′式より、トランジス
タＱのコレクターエミッタ間電圧ＶｃＢは、０，２〜０
．３■にクランプされることになる。
・・・・・−（２＋ここで、ＰＮ接合ダイオー
ドの順方向電圧■ＦとトランジスタＱのベース−エミッ
タ間電圧ＶＢＩとは、何れも同一材料による接合による
ものであるため、共に０．７〜０．８■となる。したが
って（２）式は、 ■ＣＢりＶＳ ・・・・・・（
２１′と簡略化できる。そして、ショットキバリアダイ
オードＤｓはチタンシリサイドによって形成されている
のでその順方向電圧■ｓは、前述の通り、０．２〜０．
３■である。したがって、（２１′式より、トランジス
タＱのコレクターエミッタ間電圧ＶｃＢは、０，２〜０
．３■にクランプされることになる。
上記値は、先に示した飽和を防止するための条件：
■ｃ５≧０．１〜０．２Ｖ
と、ＴＴＬ回路における電圧規定：
ＶＣ冨≦０．４〜０．５■
の何れをも満足する。
第２ヌは、本発明の他の実施例を示す回路図である。こ
の実施例の回路では、抵抗ＲをトランジスタＱのベース
と接地間に接続することにより、ショットキバリアダイ
オードＤｓに流れる順方向電流を安定化させ、このこと
により順方向電圧Ｖ３の変化を抑制し、クランプ効果の
安定化を図っている。すなわち、第１図の回路では、シ
ョットキバリアダイオードＤｓを流れる電流は、トラン
ジスタＱのベース電流Ｉｎ−ＩＣ／β（ただし、ＸＣは
トランジスタＱのコレクタ電流、βはトランジスタＱの
エミッタ接地電流増幅率）のみであったため、コレクタ
電流ＩＣの変化、電流増幅率βのばらつきにより大きく
変動し、このために順方向電圧Ｖ、の変動が大きくなる
傾向がある。一方、本実施例では、ショットキバリアダ
イオードに、Ｖａｎ／Ｒの電流を追加することにより、
Ｖｓの変動が少なくなっている。この点を具体的数値例
を挙げてさらに説明する。
の実施例の回路では、抵抗ＲをトランジスタＱのベース
と接地間に接続することにより、ショットキバリアダイ
オードＤｓに流れる順方向電流を安定化させ、このこと
により順方向電圧Ｖ３の変化を抑制し、クランプ効果の
安定化を図っている。すなわち、第１図の回路では、シ
ョットキバリアダイオードＤｓを流れる電流は、トラン
ジスタＱのベース電流Ｉｎ−ＩＣ／β（ただし、ＸＣは
トランジスタＱのコレクタ電流、βはトランジスタＱの
エミッタ接地電流増幅率）のみであったため、コレクタ
電流ＩＣの変化、電流増幅率βのばらつきにより大きく
変動し、このために順方向電圧Ｖ、の変動が大きくなる
傾向がある。一方、本実施例では、ショットキバリアダ
イオードに、Ｖａｎ／Ｒの電流を追加することにより、
Ｖｓの変動が少なくなっている。この点を具体的数値例
を挙げてさらに説明する。
いま、トランジスタＱの順方向電圧Ｖ！１１＋を０゜７
■、ショットキバリアダイオードＤｓの順方向電圧ＶＳ
を０．３Ｖとし、さらに、順方向電流がＩ２からＩ、へ
変化したときのショットキバリアダイオードの順方向電
圧の変化ΔＶ８をΔＶｓ＝２６ｍＶＸ１ｎ（１１／Ｉ２
）とする。また、トランジスタＱの電流増幅率βの。
■、ショットキバリアダイオードＤｓの順方向電圧ＶＳ
を０．３Ｖとし、さらに、順方向電流がＩ２からＩ、へ
変化したときのショットキバリアダイオードの順方向電
圧の変化ΔＶ８をΔＶｓ＝２６ｍＶＸ１ｎ（１１／Ｉ２
）とする。また、トランジスタＱの電流増幅率βの。
ばらつきを５０〜１５０、コレクタ電流の変動、を０．
５〜２４ｍＡとする。
５〜２４ｍＡとする。
このとき、第１図の回路の場合、順方向電流の変化は、
■１＝ＩＣ／β＝２４ｍＡ１５０．
１２ ＝０．５ｍＡ／１５０
であるので、
ΔＶ ｓ ＝ ２６ ｍ Ｖ Ｘ ｌ ｎ （Ｉ １
／ Ｉ ２ ）り１２９ｍＶ となる。
／ Ｉ ２ ）り１２９ｍＶ となる。
一方、抵抗ＲをＩＫΩとすると第２図の回路では、抵抗
に流れる電流： Ｖａａ／ Ｒ＝ ０ 、７ Ｖ／ １
にΩ＝０．７ｍＡが常に加わるから、抵抗Ｒのばらつき
を±３０％として、 Ｉｆ ＝２４ｍＡ１５０＋０．７ｍＡＸ１．３．１２
＝０ 、 ５ｍＡ／ １５０ ＋０．７ｍＡＸＯ，７、 したがって、 ΔＶ ｓ −２６ｍ Ｖ Ｘ ｌ ｎ （Ｉ ｔ ／
Ｘ ２ ）り２７ｍＶ となる。クランプ電圧ＶｃＢは（２）′式より与えられ
るから第１図の回路では０．３〜０．４２９Ｖとなるが
、第２図の回路では、０．３〜０．３２７■と安定化が
図られている。
に流れる電流： Ｖａａ／ Ｒ＝ ０ 、７ Ｖ／ １
にΩ＝０．７ｍＡが常に加わるから、抵抗Ｒのばらつき
を±３０％として、 Ｉｆ ＝２４ｍＡ１５０＋０．７ｍＡＸ１．３．１２
＝０ 、 ５ｍＡ／ １５０ ＋０．７ｍＡＸＯ，７、 したがって、 ΔＶ ｓ −２６ｍ Ｖ Ｘ ｌ ｎ （Ｉ ｔ ／
Ｘ ２ ）り２７ｍＶ となる。クランプ電圧ＶｃＢは（２）′式より与えられ
るから第１図の回路では０．３〜０．４２９Ｖとなるが
、第２図の回路では、０．３〜０．３２７■と安定化が
図られている。
すなわち、第２図の実施例によれば、コレクタ電流が変
化しても、また、トランジスタの特性がばらついても、
クランプ電圧を常に求められている電圧範囲内に抑える
ことができる。
化しても、また、トランジスタの特性がばらついても、
クランプ電圧を常に求められている電圧範囲内に抑える
ことができる。
なお、以上の実施例では、ＮＰＮ）ランジスタについて
説明したが、本発明はＰＮＰトランジスタに関しても同
様に実施できる。ただし、その場合には各ダイオードの
接続方向は、実施例の場合とは逆になる。
説明したが、本発明はＰＮＰトランジスタに関しても同
様に実施できる。ただし、その場合には各ダイオードの
接続方向は、実施例の場合とは逆になる。
［発明の効果コ
以上説明したように、本発明は、チタンシリサイドを用
いた低い順方向電圧のショットキバリアダイオードとＰ
Ｎ接合ダイオードとを組み合わせてクランプ回路とする
ものであるので、本発明によれば、飽和防止条件とＴＴ
Ｌ回路の電圧規定とを同時に満足させることのできるク
ランプ電圧を得ることができる。よって、本発明によれ
ば、シリサイド層をショットキバリア形成用とそれ以外
の用途に用いている集積回路を製造する際、１回のシリ
サイド１形成工程によって両方の用途のものを形成でき
るので、工程を短縮しコストを低減させることができる
。
いた低い順方向電圧のショットキバリアダイオードとＰ
Ｎ接合ダイオードとを組み合わせてクランプ回路とする
ものであるので、本発明によれば、飽和防止条件とＴＴ
Ｌ回路の電圧規定とを同時に満足させることのできるク
ランプ電圧を得ることができる。よって、本発明によれ
ば、シリサイド層をショットキバリア形成用とそれ以外
の用途に用いている集積回路を製造する際、１回のシリ
サイド１形成工程によって両方の用途のものを形成でき
るので、工程を短縮しコストを低減させることができる
。
第１図、第２図は、それぞれ、本発明の実施例を示す回
路図、第３図は、トランジスタの特性曲線図、第４図は
、従来例を示す回路図である。 ＤＬ・・・ＰＮ接合ダイオード、 Ｄｓ・・・チタンシ
リサイドを用いたショットキバリアダイオード、Ｄｓ’
・・・白金シリサイドを用いたショットキバリアダイオ
ード、 Ｑ・・・バイポーラトランジスタ、Ｒ・・・抵
抗。
路図、第３図は、トランジスタの特性曲線図、第４図は
、従来例を示す回路図である。 ＤＬ・・・ＰＮ接合ダイオード、 Ｄｓ・・・チタンシ
リサイドを用いたショットキバリアダイオード、Ｄｓ’
・・・白金シリサイドを用いたショットキバリアダイオ
ード、 Ｑ・・・バイポーラトランジスタ、Ｒ・・・抵
抗。
Claims (1)
- （１）ＮＰＮまたはＰＮＰバイポーラトランジスタと、
Ｐ導電型のベース領域にカソードがまたはＮ導電型のベ
ース領域にアノードが接続されたチタンシリサイドを用
いたショットキバリアダイオードと、Ｎ導電型コレクタ
領域にカソードがまたはＰ導電型コレクタ領域にアノー
ドが接続されアノードまたはカソードが前記ショットキ
バリアダイオードのアノードまたはカソードに接続され
たＰＮ接合ダイオードとを具備することを特徴とするコ
レクタクランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1118879A JPH02298067A (ja) | 1989-05-12 | 1989-05-12 | コレクタクランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1118879A JPH02298067A (ja) | 1989-05-12 | 1989-05-12 | コレクタクランプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02298067A true JPH02298067A (ja) | 1990-12-10 |
Family
ID=14747390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1118879A Pending JPH02298067A (ja) | 1989-05-12 | 1989-05-12 | コレクタクランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02298067A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1128539A2 (en) * | 2000-02-28 | 2001-08-29 | Hitachi, Ltd. | Surge voltage suppressed power inverter using a voltage driven switching circuit |
| JP2009284370A (ja) * | 2008-05-26 | 2009-12-03 | Rohm Co Ltd | ゲート駆動装置 |
-
1989
- 1989-05-12 JP JP1118879A patent/JPH02298067A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1128539A2 (en) * | 2000-02-28 | 2001-08-29 | Hitachi, Ltd. | Surge voltage suppressed power inverter using a voltage driven switching circuit |
| EP1128539A3 (en) * | 2000-02-28 | 2003-07-23 | Hitachi, Ltd. | Surge voltage suppressed power inverter using a voltage driven switching circuit |
| JP2009284370A (ja) * | 2008-05-26 | 2009-12-03 | Rohm Co Ltd | ゲート駆動装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8159278B2 (en) | Method for clamping a semiconductor region at or near ground | |
| US4931718A (en) | CMOS voltage reference | |
| US5933046A (en) | Low-voltage analog switch having selective bulk biasing circuitry | |
| US4599521A (en) | Bias circuit with voltage and temperature compensation for an emitter coupled logic circuit | |
| KR960002391B1 (ko) | 전류전달회로 | |
| EP0411657B1 (en) | Constant voltage circuit | |
| JPH02298067A (ja) | コレクタクランプ回路 | |
| US11048285B2 (en) | Reference voltage generation circuit | |
| US4103220A (en) | Low dissipation voltage regulator | |
| JPS6235924A (ja) | 予め設定された関数により定められる阻害特性を有する集積ｐｎｐトランジスタ−の反飽和回路 | |
| US5990672A (en) | Generator circuit for a reference voltage that is independent of temperature variations | |
| KR900005231B1 (ko) | 반도체 집적회로장치 | |
| US4675548A (en) | Antisaturation circuit for TTL circuits having TTL input and output compatibility | |
| JP2560010B2 (ja) | 積層ｐｎｐトランジスタ−の反飽和回路 | |
| US6337503B1 (en) | Integrated power circuit with reduced parasitic current flow | |
| JP2657239B2 (ja) | コレクタ出力を伴う増幅器段 | |
| US4810962A (en) | Voltage regulator capable of sinking current | |
| KR960032715A (ko) | 피드백에 의해 트랜지스터의 동작전류를 안정화하기 위한 접적가능한 회로 | |
| US5012136A (en) | High speed ECL to CMOS translator having reduced power consumption | |
| JP2805893B2 (ja) | 半導体集積回路 | |
| JPH01137822A (ja) | 半導体集積回路 | |
| KR100317609B1 (ko) | 반도체소자 | |
| JP2585098B2 (ja) | バイポーラ論理素子のインターフェース | |
| KR870001121B1 (ko) | 능동회로소자로 구성된 트랜지스터-트랜지스터 논리회로 | |
| JPH06268509A (ja) | レベル変換回路 |