KR960002391B1

KR960002391B1 - 전류전달회로

Info

Publication number: KR960002391B1
Application number: KR1019910007489A
Authority: KR
Inventors: 히사오 구와하라
Original assignee: 가부시키가이샤 도시바; 아오이 죠이치
Priority date: 1990-05-10
Filing date: 1991-05-09
Publication date: 1996-02-16
Also published as: JPH082010B2; US5164658A; KR910021008A; JPH0416009A

Abstract

내용 없음.

Description

전류전달회로

제1도는 본 발명의 1실시예에 따른 전류전달회로를 조립해 넣은 바이폴라 모놀리딕 IC의 회로도.

제2도는 본 발명의 1실시예의 변형례에 따른 전류전달회로를 조립해 넣은 바이폴라 모놀리딕 IC의 회로도.

제3도는 본 발명의 1실시예의 다른 변형례에 따른 전류전달회로를 조립해 넣은 바이폴라 모놀리딕 IC의 회로도.

제4도는 시뮬레이션한 회로의 회로도.

제5도는 전원전압 의존성에 관한 시뮬레이션의 결과를 나타낸 도면.

제6도는 에미터접지 전류증폭률의 의존성에 관한 시뮬레이션의 결과를 나타낸 도면.

제7도는 종래의 전류미러회로의 회로도이다.

* 도면의 주요부분에 대한 부호의 설명

CM1 : 전류미러회로 I1 : 정류류원

L1 : 부하회로 Q1~Q4 : PNP형 트랜지스터

Q5~Q8 : NPN형 트랜지스터

[산업상의 이용분야]

본 발명은 전류전달회로(電流傳達回路)에 관한 것으로, 예컨대 전류미러회로(Current Mirror Circuit)와 같이 입력전류에 대응한 출력전류를 부하회로에 전달하는 전류전달회로에 관한 것이다.

[종래의 기술 및 그 문제점]

바이폴라 모놀리딕 IC(Bipolar Monolithic IC)에 있어서는, 바이어스회로나 신호전달회로로서 전류미러회로를 많이 이용하고 있다. 특히 동작전원전압이 1V 이하라고 하는 초저전압동작(超低電壓動作) IC의 경우, 제7도와 같은 간단한 전류미러회로를 이용한다.

제7도에 나타낸 전류미러회로(CM10)는 에미터를 동작전원전압 Vcc에 접속하고 베이스를 서로 공통으로 한 PNP형 트랜지스터(Q11, Q12)로 구성되어 있다. 이들 트랜지스터중 트랜지스터(Q11)는 베이스와 콜렉터를 단락시켜서 다이오드 접속으로 하고, 상기 콜렉터를 제1입출력단자(A)에 접속하고 있다. 또, 트랜지스터(Q12)에서는 그 콜렉터를 직접 제2입력출력단자(B)에 접속하고 있다.

상기 제1입출력단자(A)는 예컨대 입력단자로 가능하며, 입력전류원(I10)에 접속되어 있다. 또, 제2입출력단자(B)는 예컨대 출력단자로 기능하며, 부하회로(L10)에 접속되어 있다.

상기 부하회로(L10)에는, 일례로 전류미러회로의 부하회로로 통상 이용되는 NPN형 트랜지스터(Q13, Q14)로 구성된 전류미러회로를 채용하고 있다.

더욱이, 제7도에 나타낸 회로에서는, 동작전원전압 Vcc와 저전위전원전압 Vss의 사이에 직렬로 접속되는 트랜지스터가, 트랜지스터(Q12,Q13)의 2개밖에 존재하지 않기 때문에, 전압강하가 적어서 상기한 초저전압동작이 가능하다.

상술한 바와 같은 전류미러회로(CM10)의 동작은, 우선 입력전류원(I10)에서 얻어지는 전류(Iin)에 의해 PNP형 트랜지스터(Q11,Q12)의 베이스전위가 내려가고, 이로써 트랜지스터(Q11,Q12)가 도통된다. 이때, 양 트랜지스터(Q11,Q12)를 동일한 특성을 가진 것으로 하면, 베이스에 공급되는 전류는 양쪽에서 모두 동일하기 때문에, 생기는 전압 V_BE및 흐르는 전류 Ic는 이론상 모두 동일하게 된다. 결과적으로, 입력되는 전류 Iin과 출력되는 전류 Iout는 대략 동일한 값으로 된다.

그런데, PNP형 및 NPN형 트랜지스터를 동일한 기판상에 형성한 바이폴라 모놀리딕 IC에서는, 그 기판을 접지전위로 하고 싶은 것 등의 설계상 이유에 의해 p형 기판을 이용하고, 베이스~에미터접합 및 베이스~콜렉터접합을 횡방향으로 형성한 소위 래터럴형(Lateral Type)을 PNP형 트랜지스터에 채용하는 것이 일반적이다. 또, 이 경우에 NPN형 트랜지스터에는 베이스~에미터접합 및 베이스~콜렉터접합을 종방향으로 형성한 소위 버티컬형(Vertical Type)을 채용한다.

그렇지만, 래터럴형의 PNP형 트랜지스터는 동일한 기판상에 형성된 버티컬형의 NPN형 트랜지스터와 비교하여 에미터접지 전류증폭률 βp가 낮고, 또 클렉터~에미터간 전압 V_CE의 변동이 콜렉터전류 Ic에 영향을 미치는, 소위 "얼리 효과(Early's effect)"를 결정하는 얼리 전압 V_A도 낮다.

따라서, 버티컬형 트랜지스터로 구성된 전류미러회로에 있어서는 그렇게까지는 문제로 되지 않았던 입력전류 Iin과 출력전류 Iout의 오차 β나 전원전압의 변동에 의한 Iout의 변화율 Δ가, 래터럴형 트랜지스터로 구성된 전류미러회로에서는 보다 현저하게 나타나서 큰 문제로 된다.

우선, 제7도에 나타낸 전류미러회로(CM10)의 에미터접지 전류증폭률 βp의 의존성에 대해 고려해 본다.

트랜지스터(Q11,Q12)의 에미터접지 전류증폭률을 모두p 전류미러회로(CM10)의 입력전류를 Iin이라고 가정하여 출력전류 Iout를 구해 보면,

Iout=Iin/{1+(2/βp)}………………………………………(1)

로 된다. 단, (1)식에서는 계산을 간단하게 하기 위해 얼리 효과를 무시한다.

(1)식에 있어서, βp의 값을 20이라고 가정하면, Iout는 약 0.91·Iin으로 되고, 입력~출력간의 오차는,

ε=(Iout-Iin)/Iin

=-0.09

=-9%

로 되어, Iout는 Iin와 비교하여 약 9% 작은 값으로 된다.

다음에는 상기 전류미러회로(CM10)의 전원전압 의존성에 대해 고려해 본다.

전원전압을 Vcc, 트랜지스터(Q11,Q12)의 얼리 전압을 모두 V_A, 트랜지스터(Q11)의 에미터에 대한 콜렉터전압을 V_CE11, 트랜지스터(Q13)의 에미터에 대한 베이스전압을 V_BE13이라고 가정하여 출력전류 Iout를 구해 보면,

Iout=Iin(V_A+Vcc-V_BE13)/(V_A-V_CE11)……………………(2)

로 된다. 단, (2)식에서는 계산을 간략하게 하기 위해 에미터접지 전류증폭률 βp를 무시한다.

(2)식에 있어서, V_A의 값을 10V, V_BE13을 0.7V, V_CE11을 -0.7V라고 각각 가정하면, Vcc가 예컨대 1V인 때에 Iout(Vcc=1)는 약 0.96·Iin, Vcc가 예컨대 2V인 때에 Iout(Vcc=2)는 약 1.09·Iin으로 된다.

(2)식에 있어서, Vcc가 1V로부터 2V로 변화한 때의 상기 Iout의 변화율 Δ는,

Δ={Iout(Vcc=2)-Iout(Vcc=1)}/{Iout(Vcc=1)}

=0.14

=14%

로 되어, 예컨대 Vcc가 1V로부터 2V로 변화한 때에 Iout는 약 14% 변화한다.

이상에서 설명한 것처럼, 래터럴형 트랜지스터로 구성된 전류미러회로에서는, 그 래터럴형 트랜지스터의βp 및 V_A의 양쪽 모두가 낮기 때문에, Iin과 Iout의 오차 ε나 전원전압의 변동에 의한 Iout의 변화율 Δ가 크다고 하는 문제가 있었다. 따라서, 종래의 회로에서는 특히 저전압으로 동작하며 또한 정밀도가 높은 반도체집적회로를 제작하는 것이 불가능하였다.

본 발명은 상기한 문제점을 감안하여 이루어진 것으로, 전류미러회로와 같이 입력전류에 대응한 출력전류를 부하회로에 전달할 수 있고, 더욱이 저전압동작이 가능하며 또한 회로를 구성하는 트랜지스터가 래터럴형 트랜지스터이어도 출력전류와 입력전류의 오차 및 전원전압 변동에 의한 출력전류의 변화율을 극히 작게 할 수 있는 전류전달회로를 제공하고자 함에 그 목적이 있다.

[발명의 구성]

본 발명의 전류전달회로는, (1) 베이스를 입력단자에 접속하고 에미터를 제1전원전압 공급단자에 접속하며 콜렉터를 제2전원전압을 기준으로 한 전류입력단자에 접속한 제1트랜지스터와, 베이스를 상기 제1트랜지스터의 베이스와 공통으로 접속하고 에미터를 제1전원전압 공급단자에 접속하며 콜렉터를 출력단자에 접속한 제2트랜지스터, 콜렉터를 상기 전류입력단자에 공합되는 전류에 대응한 전류가 공급되는 제2전원전압을 기준으로 한 전류출력단자에 접속하고 에미터를 제1전원전압 공급단자에 접속하며 베이스를 그 콜렉터에 접속한 제3트랜지스터, 베이스를 상기 제3트랜지스터의 베이스에 접속하고 에미터를 제1전원전압 공급단자에 접속하며 콜렉터를 상기 제1트랜지스터의 베이스에 접속한 제4트랜지스터를 구비한 것을 특징으로 한다.

더욱이, 본 발명은 상기 (1)항에 기재된 전류전달회로에 있어서, (2) 콜렉터를 상기 전류입력단자에 접속하고 에미터를 제2전원전압 공급단자에 접속하며 베이스를 그 콜렉터에 접속한 상기 제1 내지 제4트랜지스터와는 반대도전형의 제5트랜지스터와, 베이스를 상기 제5트랜지스터의 베이스에 접속하고 에미터를 상기 제2전원전압 공급단자에 접속하며 콜렉터를 상기 전류출력단자에 접속한 상기 제1 내지 제4트랜지스터와는 반대도전형의 제6트랜지스터로 구성되는 전류미러회로를 구비한 것을 특징으로 한다.

또, 본 발명은, (3) 상기 제1트랜지스터의 에미터면적과 상기 제2트랜지스터의 에미터면적의 비율을 1 : N으로 하고, 상기 제4트랜지스터의 에미터면적과 상기 제3트랜지스터의 에미터면적의 비율을 1 : N으로 하며, 상기 전류입력단자에 공급되는 전류와 상기 전류출력단자에 공급되는 전류의 비율을 1 : N으로 한 것을 특징으로 한다.

또, 본 발명은, (4) 상기 제1 내지 제4트랜지스터의 에미터와 제1전원전압 공급단자의 사이에 각각 저항을 삽입한 것을 특징으로 한다.

또, 본 발명은, (5) 상기 제5 및 제6트랜지스터의 에미터와 제2전원전압 공급단자의 사이에 각각 저항을 삽입한 것을 특징으로 한다.

또, 본 발명은, (6) 상기 전류입력단자와 상기 제2전원전압 공급단자의 제1전압강하량과, 상기 출력단자와 상기 제2전원전압 공급단자간의 제2전압강하량이 서로 거의 같아지도록 조건을 설정하여 사용하는 것을 특징으로 한다.

[작용]

상기한 구성의 전류전달회로의 (1)항에 있어서는, 개략적으로 제1트랜지스터~전류입력단자~전류출력단자~제3트랜지스터~제4트랜지스터~제1트랜지스터라는 궤환경로가 형성되어 부궤환작용을 갖게 되므로, 입력~출력간 오차를 저감할 수 있다.

또, 전류전달회로의 (2)항에 있어서는, 제1전원전압 공급단자와 제2전원전압 공급단자간에서의 전압강하가 작은 구성으로 되어, 저전압으로 동작시킬 수 있다.

또, 전류전달회로의 (3)항에 있어서는, 예컨대 입력전류가 1인 경우, 이에 대해 출력전류가 N으로 되어, 입력전류와 출력전류를 1 : N의 비율을 가지고 전달할 수 있다.

또, 전류전달회로의 (4) 및 (5)항에 있어서는, 에미터저항이 삽입되므로, 상기 부궤환작용이 보다 강해져서 입력~출력간 오차를 보다 저감할 수 있다.

또, 전류전달회로의 (6)항에 있어서, 제1트랜지스터의 에미터에 대한 콜렉터전압과 제2트랜지스터의 에미터에 대한 콜렉터전압이 서로 같이져서 얼리 효과가 상쇄되므로, 전원전압이 변동해도 출력전류의 변화가 거의 생기지 않는다.

[실시예]

이하, 도면을 참조하여 본 발명을 1실시예에 의거 상세히 설명한다.

제1도는 본 발명의 실시예에 따른 전류전달회로를 조립해 넣은 바이폴라 모놀리딕 IC의 회로도이다.

동도면에 나타낸 것처럼 실시예에 따른 전류전달회로는, 에미터를 동작전원전압 Vcc에 접속하고 베이스를 서로 공통으로 한 PNP형 트랜지스터(Q1,Q2)와, 에미터를 Vcc에 접속하고 베이스를 서로 공통으로 하며 이 공통의 베이스를 트랜지스터(Q1)의 콜렉터에 노드(E)에서 접속한 PNP형 트랜지스터(Q3,Q4)로 구성되어 있다.

이들중 트랜지스터(Q1)는 그 콜렉터를 트랜지스터(Q3,Q4)의 베이스에 접속함과 더불어 제1입출력단자(A)에 접속하고 있다. 트랜지스터(Q2)는 베이스와 콜렉터를 단락시켜서 다이오드 접속으로 하고, 트랜지스터(Q1)와 더불어 전류미러회로로 구성을 이룬다. 더욱이, 그 콜렉터를 제2전류공급단자(D)에 직접 접속하고 있다. 트랜지스터(Q3,Q4)의 콜렉터는 제1전류공급단자(C) 및 제2입출력단자(B)에 각각 직접 접속되어 있다.

제1입출력단자(A)는, 예컨대 입력단자로서 기능하며 입력전류원(I1)에 접속되어 있다. 제2입출력단자(B)는, 예컨대 출력단자로서 기능하며 예컨대 부하회로(L1)에 접속되어 있다. 이하에서는 각각 입력단자(A), 출력단자(B)라고 부르기로 한다.

제1 및 제2전류공급단자(C,D)는, 예컨대 전류미러회로처럼 한쪽의 전류공급단자에 공급되는 전류에 대응한 전류를 다른쪽의 전류공급단자에 전달할 수 있는 회로에 접속되어 있다. 이러한 회로로서는, 에미터를 저전원전압 Vss에 접속한 NPN형 트랜지스터(Q5,Q6)로 구성되는 간단한 전류미러회로(CM1)가 저전압동작의 관점에서 바람직하다.

전류미러회로(CM1)를 구성하는 트랜지스터(Q5)는 베이스와 콜렉터를 단락시켜 다이오드 접속으로 되고, 그 콜렉터는 제1전류공급단자(C)에 접속되어 있다. 트랜지스터(Q6)의 콜렉터는 제2전류공급단자(D)에 직접 접속되어 있다. 또, 동도면에 나타낸 구성의 회로에서는, 제1전류공급단자(C)는 전류입력단자로서 기능하고, 제2전류공급단자(D)는 전류출력단자로서 기능하다. 이하에서는 각각 전류입력단자(C), 전류출력단자(D)라고 부르기로 한다.

한편, 부하회로(L1)에는 일례로 종래와 마찬가지로 NPN형 트랜지스터(Q7,Q8)로 구성된 전류미러회로를 채용하고 있다.

상술한 바와 같은 구성의 전류전달회로의 동작은, 우선 전류원(I1)에서 얻어지는 전류 Iin에 의해 트랜지스터(Q3,Q4)의 베이스 전위가 양쪽 모두 내려가고, 이로써 양 트랜지스터(Q3,Q4)가 도통된다.

이때, 도통된 트랜지스터(Q3)에 의해 전류입력단자(C)에 전류 Ic3가 공급되고, 이 단자(C)에 접속되는 트랜지스터(Q5,Q6)가 도통되어 전류미러회로(CM1)가 동작하기 시작한다. 이에 따라, 트랜지스터(Q6)의 콜렉터에 접속되는 전류출력단자(D)에 전류 Ic3와 동일한 전류 Ic2가 공급되어, 이 단자(D)에 접속되는 트랜지스터(Q1,Q2)가 도통된다. 이들 트랜지스터(Q1,Q2)는 전류미러회로 구성을 이루고 있는 바, 양 트랜지스터(Q1,Q2)가 동일한 특성을 갖는다고 가정하면, 트랜지스터(Q1)가 도통됨으로써 그 콜렉터에 접속되는 노드(E)에 전류 Ic2와 거의 같은 전류 Ic1이 흐르며 전류 Iin으로 궤환된다.

즉, 본 발명에 따른 전류전달회로는, 입력단자(A)~노드(E)~트랜지스터(Q3)~전류입력단자(C)~트랜지스터(Q5)~트랜지스터(Q6)~전류출력단자(D)~트랜지스터(Q2)~트랜지스터(Q1)~노드(E)라는 궤환경로를 가지고서 부궤환 작용을 한다.

또, 트랜지스터(Q3)와 동시에 도통되는 트랜지스터(Q4)는, 예컨대 양 트랜지스터(Q3,Q4)가 동일 특성을 가진다고 하면 전류 Ic3와 동일한 전류 Iout를 부하회로(L1)에 공급한다.

다음에는 상기한 회로구성에서의 전류전달회로의 에미터접지 전류증폭률(βp) 의존성에 대해 고려해본다.

트랜지스터(Q1~Q4)의 에미터접지 전류증폭률을 각각 βp, 전류전달회로의 입력전류를 Iin이라 가정하고 출력전류 Iout를 구해 보면,

Iout=Iin/[1+{4/(βp²+2βp)}]………………………………(3)

으로 된다. 단, (3)식에서는 계산을 간략하게 하기 위해 얼리 효과를 무시한다.

(3)식에 있어서, βp의 값을 종래와 마찬가지로 20(래터럴형 트랜지스터에서의 일반적인 값)이라 가정하면, Iout는 약 0.991·Iin으로 되고, 입력~출력간 오차ε는,

ε=(Iout-Iin)/Iin

=-0009

=-0.9%

로 되는 바, 오차 ε는 종래와 비교하여 약 한자릿수 정도 개선되어 매우 작은 것으로 된다.

다음으로, 상기한 회로구성의 전류전달회로의 전원전압 의존성에 대해 고려해본다.

트랜지스터(Q1)의 에미터에 대한 콜렉터전압 V_CE1과 트랜지스터(Q3)의 에미터에 대한 베이스전압 V_BE3는 공히 노드(E)에 접속되기 때문에 같다. 즉,

V_CE1=V_BE3

트랜지스터(Q2)의 에미터에 대한 콜렉터전압 V_CE2및 에미터에 대한 베이스전압 V_BE2는 베이스~콜렉터 공통접속이기 때문에 같다. 즉,

V_CE2=V_BE2

여기에서, 트랜지스터(Q2)와 트랜지스터(Q3)의 에미터전류는 거의 같기 때문에, V_BE2와 V_BE3는 모두 거의 같다. 즉,

V_BE2≒V_BE3

따라서,

V_CE1≒V_CE2

로 된다.

또, 트랜지스터(Q3)의 에미터에 대한 콜렉터전압 V_CE3는, 전원전압을 Vcc로 하고 트랜지스터(Q5)의 에미터에 대한 베이스전압을 V_BE5라고 가정한 경우에,

V_CE3=V_BE5-Vcc

로 된다.

마찬가지로, 트랜지스터(Q4)의 에미터에 대한 콜렉터전압 V_CE4는, 전원전압을 Vcc로 하고 트랜지스터(Q7)의 에미터에 대한 베이스전압을 V_BE7이라고 가정한 경우에,

V_CE4=V_BE7-Vcc

로 된다.

여기에서, 트랜지스터(Q5)는 전원전압 Vcc~저전위전원 Vss간에 트랜지스터(Q3)와 직렬로 접속되고, 마찬가지로 트랜지스터(Q7)은 전원전압 Vcc~저전위전원 Vss간에 트랜지스터(Q4)와 직렬로 접속된 것이다. 즉, 양 트랜지스터(Q5,Q7)는 Vcc~Vss간에서의 접속상태가 모두 동일하고, 게다가 이들에 직렬로 접속되는 트랜지스터(Q3,Q4)의 특성이 예컨대 동일하다고 가정하면, V_BE5와 V_BE7은 모두 거의 같다.

V_BE5≒ V_BE7

따라서

V_CE3≒V_CE4

로 된다.

즉, 정합되어야 할(쌍으로 되어야 할) 트랜지스터(Q1,Q2)의 콜렉터~에미터간 전압은 거의 같고, 마찬가지로 트랜지스터(Q3,Q4)의 콜렉터~에미터간 전압도 거의 같다. 이 때문에, 정합되어야 할 트랜지스터에 있어서 얼리 효과는 상쇄되어 전원전압의 변동에 의한 Iout의 변화율 Δ가 거의 생기지 않게 된다.

또, 최저동작전원전압은 동작전원전압 Vcc와 저전원전압 Vss간에 직렬로 삽입되는 트랜지스터가 Q3 및 Q5, Q4 및 Q7이라는 것처럼 2개밖에 존재하지 않기 때문에, 전압강하가 작아서 매우 낮은 전압으로 동작할 수 있다. 예컨대 베이스~에미터 접합전압 V_BE를 각각 0.7V(실리콘기판의 경우)라고 가정하고, 에미터~콜렉터 포화전압 V_CESAT를 각각 0.1V라고 가정하면, 최저동작전원전압 V_CCMIN은,

V_CCMIN≥V_BE+V_CESAT

≥0.8V

로 되어, 1V 이하의 초저전압동작이 가능하다.

이상과 같이 본 발명의 1실시예에 따른 전류전달회로는, 예컨대 1V 이하의 초저전압으로 동작시키는 것도 가능하고, 입력~출력간 오차ε도 작게 할 수 있다. 더욱이, 전원전압의 변동에 의한 Iout의 변화율 Δ를 거의 발생시키지 않고 사용하는 것도 가능하다.

또, 1실시예에 따른 전류전달회로에 있어서, 트랜지스터(Q1,Q2 ; Q3,Q4)의 특성의 정합성을 보다 양호하게 하기 위해, 제2도에 나타낸 것처럼 트랜지스터의 에미터와 동작전원전압 Vcc간에 저항(R1~R4)를 각각 접속하여 부궤환 작용이 보다 강해지도록 회로를 구성해도 좋다.

더욱이, 이때 전류미러회로(CM1)를 구성하는 트랜지스터(Q5,Q6)의 에미터와 저전원전압 Vss간에 저항(R5,R6)을 각각 접속하고, 부하회로(L1)를 구성하는 트랜지스터(Q7,Q8)의 에미터와 저전원전압 Vss간에 저항(R7,R8)을 각각 접속하면, 이들 회로에 있어서도 정합되어야 할 트랜지스터의 정합성이 더 양호하게 된다.

또, 정합되어야 할 트랜지스터(Q1,Q2 ; Q3,Q4)에 있어서, 제3도에 나타낸 것처럼 양 트랜지스터의 에미터면적의 비율을 예컨대 1 : N의 관계로 설정함으로써, 예컨대 입력전류 Iin과 출력전류 Iout의 비율을 1 : N으로 하여 전류를 전달할 수도 있다.

더욱이, 이때 예컨대 전류미러회로(CM1)를 구성하는 트랜지스터(Q5,Q6)에 있어서, 양 트랜지스터의 에미터면적의 비율도 1 : N으로 하여, 전류입력단자(C)에 공급되는 Ic3와 전류출력단자(D)에 공급되는 전류 Ic2의 비율을 1 : N으로 제어하는 것이 보다 바람직하다.

한편, 도면중 트랜지스터(Q1,Q3,Q5)의 에미터면적을 1로 했을때, 정합되어야 할 트랜지스터(Q2,Q4,Q6)의 에미터면적이 각각 N배로 되어 있다.

본 발명에 따른 전류전달회로는, 예컨대 상기 제2도 및 제3도에 나타낸 것처럼 그 주된 요지를 이탈하지 않는 범위내에서 여러가지로 변형하여 실시할 수 있다.

한편, 본 발명의 전류전달회로를 사용할 때에 트랜지스터(Q3,Q4)에 있어서 각각의 에미터에 대한 콜렉터전압 Q₃와 V_CE4가 각각 거의 같아지도록 조건을 설정하여 사용하는 것이 보다 바람직하다. 예컨대 전류입력단자(C)와 저전원전압 Vss간의 전압강하량과, 출력단자(B)와 저전원전압 Vss간의 전압강하량이 서로 거의 같아지도록 조건을 설정한다.

이 바람직한 사용조건의 일례로서는, 제1도~제3도에 나타낸 것처럼 트랜지스터(Q3)의 콜렉터와 저전원전압 Vss간에 접속되는 전류미러회로(CM1)의 트랜지스터(Q5)와 동일 칫수의 트랜지스터를, 트랜지스터(Q4)의 콜렉터와 저전원전압 Vss간에 접속되는 부하회로(L1)의 트랜지스터(Q7)로서 설치하는 것을 들 수 있다.

이와 같이, 콜렉터전압 V_CE3와 V_CE4를 거의 같게 설정하면, 전원전압 의존성, 즉 전원전압의 변동에 의한 Iout의 변화율 Δ에 관해 가장 양호한 효과를 얻을 수 있도록 하여 본 발명에 따른 전류전달회로를 사용하는 것이 가능하게 된다.

다음에는 본 발명에 따른 전류전달회로와 종래의 전류미러회로를 컴퓨터로 시뮬레이션한 결과를 제4도~제6도를 참조하여 설명한다.

제4도는 시뮬레이션한 회로의 회로도이다. 이 제4도에 있어서, 회로의 구성요소 및 그 접속상태에 대해서는 제1도~제3도, 제7도와 동일한 참조부호를 붙이고 설명은 생략한다.

제5도는 시뮬레이션한 회로에서의 전원전압(Vcc) 의존성에 관한 시뮬레이션 결과를 나타낸 도면으로서, 종축은 입력전류 Iin 또는 출력전류 Iout의 전류치를 나타내고, 횡축은 전원전압 Vcc의 전압치를 나타내고 있다.

한편, 각 트랜지스터의 특성의 설정은 다음과 같이 행했다.

PNP형 트랜지스터(Q1,Q2,Q3,Q4,Q11,Q12)의 에미터접지 전류증폭률 βp를 각각 30.

NPN형 트랜지스터(Q5,Q6,Q13)의 에미터접지 전류증폭률 βp를 각각 150.

I1 및 I10에서 생기게 하는 입력전류 Iin을 각각 50μA.

동도면에서 나타낸 것처럼, 입력전류 Iin은 선 I로 나타낸 것처럼 정전류원 I1 및 I10에서 생기므로, 전원전압 Vcc의 변동에 관계없이 50μA로 일정하다.

출력전류 Iout에 관해서는, 종래회로에서는 선 I1로 나타낸 것처럼 전원전압 Vcc의 상승에 따라 증가경향을 나타낸다. 그 증가경향은 약4[%/V]의 경사를 가진다.

그러나, 본 발명에 따른 회로는 선 III으로 나타낸 것처럼 전원전압 Vcc가 상승해도 Vcc=약 0.9~4.5V의 범위에서 입력전류 Iin의 50μA부근에서 거의 일정한 값을 취하는 경향을 나타낸다.

이와 같이, 본 발명에 따른 회로는 시뮬레이션으로부터도 전원전압 Vcc의 변동에 대한 출력전류 Iout의 변동(변화율)이 작아서 전원전압 의존성이 작다는 결과를 얻었다.

제6도는 시뮬레이션한 회로에서의 에미터접지 전류증폭률(βp) 의존성에 관한 시뮬레이션 결과를 나타낸 도면으로서, 종축은 입력전류 Iin 또는 출력전류 Iout의 전류치를 나타내고, 횡축은 PNP형 트랜지스터의 에미터접지 전류증폭률 βp의 증폭치를 나타내고 있다.

한편, 트랜지스터의 특성의 설정은 다음과 같이 행했다.

I1 및 I10에서 생기는 입력전류 Iin를 각각 50μA.

전원전압 Vcc의 전압치를 1.5V.

동도면에 나타낸 것처럼, 입력전류 Iin은 선 I로 나타낸 것처럼 정전류원 I1 및 I10에서 생기므로, 증폭률 βp의 변동에 관계없이 50μA로 일정하다.

출력전류 Iout에 관해서는, 종래회로에서는 선 II로 나타낸 것처럼 βp=20의 부분에서 Iin에 대해 약 -15%의 오차를 초래하고 있다.

그러나, 본 발명에 따른 회로는 선 III으로 나타낸 것처럼 βp=20의 부분에서 Iin에 대해 약 -2%의 오차에 그치고 있다.

이와 같이, 본 발명에 따른 회로는, 시뮬레이션으로부터도 증폭률p가 작아도 입력전류 Iin에 대한 출력전류 Iout의 오차가 작아서 에미터접지 전류증폭률 의존성이 작다는 결과를 얻었다.

한편, 본원 청구범위의 각 구성요건에 병기한 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예에 한정할 의도로 병기한 것은 아니다.

[발명의 효과]

이상에서 설명한 것처럼 본 발명에 의하면, 전류미러회로와 같이 입력전류에 대응한 출력전류를 부하회로에 전달할 수 있는 전류전달회로를 제공할 수 있고, 게다가 그 전류전달회로는 저전압동작이 가능하며 또한 회로를 구성하는 트랜지스터가 래터럴형 트랜지스터이어도 출력전류와 입력전류의 오차 및 전원전압 변동에 의한 출력전류의 변화율을 극히 작게 할 수 있는 전류전달회로를 제공할 수 있게 된다.

Claims

부하에 출력전류를 공급하기 위한 출력단자를 갖춘 전류전달회로에 있어서, 제1 및 제2전원(Vcc,Vss)과, 상기 제1전원(Vcc)에 접속된 에미터, 제1단자에 접속된 콜렉터 및 베이스를 갖춘 제1바이폴라 트랜지스터(Q1), 상기 제1전원에 접속된 에미터, 제2단자에 접속된 콜렉터 및 그 콜렉터와 상기 제1바이폴라 트랜지스터(Q1)의 베이스에 접속된 베이스를 갖춘 제2바이폴라 트랜지스터(Q2), 상기 제1전원에 접속된 에미터, 제3단자에 접속된 콜렉터 및 상기 제1바이폴라 트랜지스터(Q1)의 콜렉터와 상기 제1단자간의 노드에 접속된 베이스를 갖춘 제3바이폴라 트랜지스터(Q3), 상기 제1전원에 접속된 에미터, 상기 출력단자에 접속된 콜렉터 및 상기 제3바이폴라 트랜지스터(Q3)의 베이스에 접속된 베이스를 갖춘 제4바이폴라 트랜지스터(Q4), 상기 제1단자와 상기 제2전원(Vss) 사이에 접속된 전류원(I1) 및 상기 제3단자에 접속된 입력단자, 상기 제2단자에 접속된 출력단자 및 상기 제2전원에 접속된 전원단자를 갖춘 전류미러회로(CM1)를 구비한 것을 특징으로 하는 전류전달회로.
제1항에 있어서, 상기 전류미러회로는, 상기 제2전원에 접속된 에미터, 상기 제3단자에 접속된 콜렉터 및 그 콜렉터에 접속된 베이스를 갖춘 제5바이폴라 트랜지스터(Q5)와, 상기 제2전원에 접속된 에미터, 상기 제2단자에 접속된 콜렉터 및 상기 제5바이폴라 트랜지스터(Q5)의 베이스에 접속된 베이스를 갖춘 제6바이폴라 트랜지스터(Q6)를 구비한 것을 특징으로 하는 전류전달회로.
제1항에 있어서, 상기 제2바이폴라 트랜지스터(Q2)의 에미터 영역이 상기 제1바이폴라 트랜지스터(Q1)의 에미터 영역보다 N배 크고, 상기 제4바이폴라 트랜지스터(Q4)의 에미터 영역이 상기 제3바이폴라 트랜지스터(Q3)의 에미터 영역보다 N배 크며, 상기 제2단자에 공급되는 전류가 상기 제3단자에 공급되는 전류의 N배인 것을 특징으로 하는 전류전달회로.
제2항에 있어서, 상기 제2바이폴라 트랜지스터(Q2)의 에미터 영역이 상기 제1바이폴라 트랜지스터(Q1)의 에미터 영역보다 N배 크고, 상기 제4바이폴라 트랜지스터(Q4)의 에미터 영역이 상기 제3바이폴라 트랜지스터(Q3)의 에미터 영역보다 N배 크며, 상기 제6바이폴라 트랜지스터(Q6)의 에미터 영역이 상기 제5바이폴라 트랜지스터(Q5)의 에미터 영역보다 N배 큰 것을 특징으로 하는 전류전달회로.
제1항에 있어서, 상기 제1바이폴라 트랜지스터(Q1)의 에미터와 상기 제1전원간에 접속된 제1저항(R1)과, 상기 제2바이폴라 트랜지스터(Q2)의 에미터와 상기 제1전원간에 접속된 제2저항(R2), 상기 제3바이폴라 트랜지스터(Q3)의 에미터와 상기 제1전원간에 접속된 제3저항(R3), 상기 제4바이폴라 트랜지스터(Q4)의 에미터와 상기 제1전원간에 접속된 제4저항(R4)을 더 구비한 것을 특징으로 하는 전류전달회로.
제2항에 있어서, 상기 제1바이폴라 트랜지스터의 에미터와 상기 제1전원간에 접속된 제1저항과, 상기 제2바이폴라 트랜지스터의 에미터와 상기 제1전원간에 접속된 제2저항, 상기 제3바이폴라 트랜지스터의 에미터와 상기 제1전원간에 접속된 제3저항 및, 상기 제4바이폴라 트랜지스터의 에미터와 상기 제1전원간에 접속된 제4저항을 더 구비한 것을 특징으로 하는 전류전달회로.
제2항에 있어서, 상기 제5바이폴라 트랜지스터의 에미터와 상기 제2전원간에 접속된 제1저항(R5)과, 상기 제6바이폴라 트랜지스터의 에미터와 상기 제2전원간에 접속된 제2저항(R6)을 더 구비한 것을 특징으로 하는 전류전달회로.
제7항에 있어서, 상기 제1바이폴라 트랜지스터의 에미터와 상기 제1전원간에 접속된 제3저항(R1)과, 상기 제2바이폴라 트랜지스터의 에미터와 상기 제1전원간에 접속된 제4저항(R2), 상기 제3바이폴라 트랜지스터의 에미터와 상기 제1전원간에 접속된 5저항(R3) 및, 상기 제4바이폴라 트랜지스터의 에미터와 상기 제1전원간에 접속된 제6저항(R4)을 더 구비한 것을 특징으로 하는 전류전달회로.
제1항에 있어서, 상기 제3바이폴라 트랜지스터(Q3)의 콜렉터-에미터전압이 상기 제4바이폴라 트랜지스터(Q4)의 콜렉터-에미터전압과 같은 것을 특징으로 하는 전류전달회로.
제2항에 있어서, 상기 제3단자와 상기 제2전원간의 전압강하가 상기 출력단자와 상기 제2전원간의 전압강하와 같은 것을 특징으로 하는 전류전달회로.
제10항에 있어서, 상기 부하는, 상기 제2전원에 접속된 에미터, 상기 출력단자에 접속된 콜렉터 및 그 콜렉터에 접속된 베이스를 갖춘 제7바이폴라 트랜지스터(Q7)와, 상기 제2전원에 접속된 에미터, 콜렉터 및 상기 제7바이폴라 트랜지스터(Q7)의 베이스에 접속된 베이스를 갖춘 제8바이폴라 트랜지스터(Q8)를 구비한 것을 특징으로 하는 전류전달회로.
제1항에 있어서, 상기 제1, 제2, 제3 및 제4트랜지스터는 PNP형 트랜지스터인 것을 특징으로 하는 전류전달회로.
제12항에 있어서, 상기 제2전원과 상기 제7바이폴라 트랜지스터(Q7)의 에미터간에 접속된 제1저항(R7)과, 상기 제2전원과 상기 제8바이폴라 트랜지스터(Q8)의 에미터간에 접속된 제2저항(R8)을 더 구비한 것을 특징으로 하는 전류전달회로.
제1항에 있어서, 상기 제2전원은 저전위전원인 것을 특징으로 하는 전류전달회로.
부하에 출력전류를 공급하기 위한 출력단자를 갖춘 전류전달회로에 있어서, 제1 및 제2전원과, 입력단자, 출력단자 및 상기 제1전원에 접속된 전원단자를 갖춘 제1전류미러회로, 상기 제1전류미러회로의 출력단자와 상기 제2전원간에 접속된 전류원, 입력단자, 상기 제1전류미러회로의 입력단자에 접속된 출력단자 및 상기 제2전원에 접속된 전원단자를 갖춘 제2전류미러회로, 상기 제1전원에 접속된 제1전류단자, 상기 제2전류미러회로의 입력단자에 접속된 제2전류단자 및 상기 제1전류미러회로의 출력단자와 상기 전류원간의 노드에 접속된 제어단자를 갖춘 제1트랜지스터 및, 상기 제1전원에 접속된 제1전류단자, 상기 출력단자에 접속된 제2전류단자 및 상기 제1트랜지스터의 제어단자에 접속된 제어단자를 갖춘 제2트랜지스터를 구비한 것을 특징으로 하는 전류전달회로.
제15항에 있어서, 상기 제1트랜지스터는 바이폴라 트랜지스터이고, 상기 제2트랜지스터도 바이폴라 트랜지스터인 것을 특징으로 하는 전류전달회로.