JP2657239B2

JP2657239B2 - コレクタ出力を伴う増幅器段

Info

Publication number: JP2657239B2
Application number: JP63098034A
Authority: JP
Inventors: エドアルド・ボッチ; アルド・トラチーナ; ファブリツィオ・ステファニ
Original assignee: ETSUSE JI ETSUSE TOMUSON MIKUROERETSUTORONIKA SpA
Current assignee: ETSUSE JI ETSUSE TOMUSON MIKUROERETSUTORONIKA SpA
Priority date: 1987-04-21
Filing date: 1988-04-20
Publication date: 1997-09-24
Anticipated expiration: 2012-09-24
Also published as: JPS63281506A; FR2614483B1; US4878032A; IT1215434B; FR2614483A1; DE3812396A1; DE3812396C2; IT8720195A0

Description

【発明の詳細な説明】この発明は、コレクタ出力を伴う増幅器段に関する。

公知のように、コレクタ出力を伴う増幅器段におい
て、各トランジスタの電流利得が非常に低い値に落ちる
ので、増幅チェインに含まれるいかなるトランジスタも
高い飽和に達するのを妨げることが重要であろう。

この動作は、事実、トランジスタが飽和状態から線形
動作にスイッチする際に、増幅器のスイッチ速度の減少
を引き起こす。飽和から線形動作にスイッチするトラン
ジスタ出力の近傍領域において、増幅器が負に帰還され
ると、不所望の過渡が生じるかもしれない。

高い飽和におけるこのような動作は、たとえば、入力
におけるひどい不均衡の場合にも生じるかもしれない。
このため、たとえば、第１図に例として図示されてい
る、低いドロップアウトを伴う増幅器の概略図を検討し
てみよう（すなわち、そこにおいては得られる供給電圧
と最大ピークピーク出力電圧間の差は低い）。この図に
おいて、電流源I₁とI₂は、電圧／電流変換器段によって
一般に構成される、入力段を表わす。トランジスタQ₁−
Q₄および定電流源Q₇は、抵抗器R₁とともに、駆動回路を
表わし、一方、Q₅とQ₆は、２つの基準電位線V_ccと−V_cc
間に接続され、それらの間のＤ点において、負荷R_Lに接
続される増幅器の出力を規定する、２つの最終トランジ
スタを構成する。

この公知の回路において、電流I₁とI₂の不均衡が全段
の不均衡を引き起こす。特に、が生じれば、トランジスタQ₂は飽和され、同様にトラン
ジスタQ₂も飽和され、もし関係が証明されれば、Q₆は飽和される。

同じ態様で、もし電流I₂が電流I₁より十分に高けれ
ば、トランジスタQ₇とQ₅は飽和される。

示されたトランジスタの飽和レベルは、制御されず、
非常に高いかもしれず、すなわち、飽和されたトランジ
スタの電流利得は、前述の負の結果を伴って、非常に低
い値に落ちるかもしれない。

トランジスタの高い飽和を避けるために、ベース電流
の部分を除き、保護されたトランジスタの過度の飽和を
妨げるために、高い飽和を受けやすい各トランジスタの
ベースとコレクタの間に接続されるショットキダイオー
ドを提供することが、既に公知である。しかしながら、
このような解決さえ不都合である。なぜなら、低い電圧
で高い電流を導電できるように、最終トランジスタに接
続されるショットキダイオードは、非常に大きな領域を
必要とするかもしれず（それは高い集積レベルに伴う集
積化されたシステムの場合には望ましくない）、さらに
集積回路の前記ダイオードの集積が、非常に多くの数の
マスクを必要とし、それゆえ、製産により大きな複雑さ
と、全増幅器のより多いコストを伴うからである。

他の公知の解決は、保護されるべきトランジスタと入
力段に適切に接続される、トランジスタとダイオードを
含む構造を利用する。しかしながら、これらの解決さえ
も、多数の構成要素、それぞれ反飽和回路を伴う各トラ
ンジスタによって形成されるループの安定性の問題のた
めに、満足できない。

したがって、この発明の狙いはコレクタ出力を伴う増
幅器段を提供することであり、それはスイッチ速度と公
知の回路に存する不所望の過渡の問題を減じるために、
増幅器段に含まれるトランジスタの飽和の効果的な制御
を提供する。

この狙いの範囲内で、この発明の特定の目的は、簡単
で容易に集積可能な構造を有する増幅器段を提供するこ
とで、トランジスタの飽和を減じることを企図するそれ
らの部分は、限られた集積領域を必要とする。

この発明のさらに別の目的は、マスクや付加的なプロ
セス段階を必要とせずに、集積化される飽和制御部分を
有する、増幅器段を提供することである。

特に、この発明の目的は、非常に信頼できる態様で動
作し、高い安定性を有する増幅器段を提供することであ
る。

この狙い、述べられた目的および以下で明らかになる
であろうその他のことは、前掲の請求の範囲に規定され
るような、コレクタ出力を伴う増幅器段によって達成さ
れる。

この発明の特徴と利点は、添付図面に非制限的な例と
してのみ図示された、好ましいがそれに限られない実施
例の説明から明らかになるであろう。

以下、第２図ないし第４図にのみ言及が行なわれ、第
１図に対しては前の説明が参照される。ともかく、第１
図の公知の例と共通の、この発明に係る増幅器段の構成
要素は、一貫性のために同じ参照番号で示される。

したがって、第２図を参照すると、この発明に係る増
幅器段においては、入力段が、２つの電流源I₁とI₂によ
ってやはり示されている。第１図の公知の回路と同様
に、駆動部分は、正の電力源V_ccと負の電力源−V_cc間に
接続される、２つの出力トランジスタQ₅とQ₆を駆動する
ための、トランジスタQ₁−Q₄とQ₇（この最後のものは定
電流源を構成する）を含む。その２つの出力トランジス
タは、ここでは抵抗器R_Lで表わされる、負荷に供給する
電力用の段の出力を表わすＤ点でそれらのコレクタに相
互に接続されている。先行技術にあるように、駆動回路
は、トランジスタQ₃とQ₄の２つのコレクタによって規定
される、２つの出力端子を有し、各々はそれを駆動する
ための出力トランジスタQ₅とQ₆のベースに接続されてい
る。

しかしながら、この発明によれば、Q₄とQ₃のコレクタ
によって規定される駆動出力と、出力トランジスタのベ
ース間に、接続された出力トランジスタの高い飽和を妨
げるように、および駆動段の入力源の電流の高い不均衡
の効果を減じるようにされている、２つの飽和制御回路
が設けられている。詳細に言うと、駆動出力と各出力ト
ランジスタ間に接続されている、抵抗器R_BとR_Aと、ベー
スで各駆動出力に接続され、エミッタとコレクタ端子
で、増幅器段の出力Ｄとその入力Ａ間に、より正確に言
うと、電流源I₁とI₂間の中間点に接続されている、トラ
ンジスタQ_BとQ_Aを含む。

公知の段に既に現われていた、閉ループシステムの安
定性を確実にするための、コンデンサC_Cも設けられてお
り、ここではさらに、飽和制御回路の動作を安定化する
機能も有している。

以下に、この発明に係る増幅器段の動作が説明され
る。よりよく理解するために、以降、いくつかの量が規
定され、正確であればあるほど、最終トランジスタの飽
和レベルが低いといういくつかの例示的な仮定がなされ
る。特に、以下のことが規定される。

R_BEQXは、電流I_CMINとI_CMAX間に含まれるコレクタ電
流の所与の間隔の一般的なトランジスタQ_Xのベースエミ
ッタ接続の線形化された増分抵抗である。この間隔にお
いて、以下のようになる。

それゆえ、 V_BEQX（I_C）V_BEQX（Ｏ）＋I_C・R_BEQX （Ｉ）ここにおいて、V_BEQX（I_C）はコレクタ電流I_cにおけ
る一般的なトランジスタQ_Xのベースエミッタ電圧、 V_BEQX（Ｏ）は、点V_BEQX（I_CMAX）,I_CMAXを通る傾斜R
_BEQXを伴う、直線の横軸に対する切片（第３図参照）、 R_QX,_Satは、一般的なトランジスタQ_Xの飽和抵抗で、
そのため、以下のようになる。

V_CEQX・_SatR_QX,_Sat・I_C V_BEQBは、オン状態におけるトランジスタQ_Bのベース
エミッタ電圧、 V_CBQAは、逆バイアスされた状態におけるトランジス
タQ_Aのコレクタベース電圧である。

さらに、これら最後の２つの量が一定であると仮定
し、特に以下のようにみなす。

V_BEQB＝V_BEQ5（Ｏ）（II） V_BEQA＝V_BEQ6（Ｏ）まず、源I₁によって供給される電流が源I₂によって供
給される電流より小さいとする、すなわちI₁＜I₂。

このような条件で、トランジスタQ₁,Q₂,Q₃,Q₆はオフ
であり、一方、トランジスタQ₄,Q₅はオンである。した
がって、出力点Ｄの電圧V_Dは、正の供給電圧V_ccに達す
る傾向がある。

Ｄ点における電圧が上がると、トランジスタQ_Bのベー
スエミッタ間の電圧も上がる。それゆえ、電圧V_D−V_Bが
0.6Vに近い値をとると、トランジスタQ_Bのベースエミッ
タ接合は直接にバイアスされ、すなわち、エミッタコレ
クタ間に電流を導き始める。Q_Bのコレクタ電流は、それ
から入力点Ａに供給され、Q₁のベースに流れ込み、それ
の完全なスイッチオフを妨げる。実際に、トランジスタ
Q_Bによって供給される電流は、２つの源によって供給さ
れる電流間の不均衡を減じ、トランジスタQ₁とQ₂の完全
なスイッチオフを妨げる。

V_BEQ5＝V_BEQ5（Ｏ）＋R_BEQ5・I_CQ5であるので、関係（Ｉ）を参照し、仮定（II）を導入すると、次のよ
うに書ける。

V_BEQ5＝V_BEQB＋R_BEQ5・I_CQ5 （III）システムの均衡は以下のときに生じる。

R_Q5,_Sat・I_CQ5＝V_BEQ5＋R_B・I_bQ5−V_BEQB＝R_BEQ5I_CQ5 ＋R_B・I_bQ5 であり、これより、 R_Q5,_Sat・β_Q5＝R_BEQ5β_Q5＋R_B および、すなわち、最終トランジスタQ₅が、構成要素R_Bの抵抗
値の関数であり、等式（IV）によって与えられる利得で
飽和されると、この抵抗を適切に選ぶことにより、最終
トランジスタの飽和レベルを前もってプリセットするこ
とが可能となり、プリセットされたものより低い利得を
伴って、それが高い飽和レベルに達するのを妨げる。

代わりに、源I₁によって供給される電流が、源I₂によ
って供給される電流より大きいと、すなわちI₁＞I₂であ
ると、源I₁の過度の電流は、トランジスタQ₂とトランジ
スタQ₆を飽和する傾向があり、出力Ｄが負の電力源に向
かって降下するようにされる。

電圧差V_C−V_Dがほぼ0.6Vに達し、直接にトランジスタ
Q_Aのベースコレクタ接合をバイアスすると、トランジス
タQ_Aは逆バイアス状態でオンにスイッチし、電流をエミ
ッタからコレクタに導く。Q_Aから引出される電流は、実
際、源I₁によって供給される過度の電流から引かれ、Q₁
のベースに向かい、トランジスタQ₂が高い飽和状態に達
するのを妨げる。

システムの均衡は以下のときに達成される。

R_Q6,_Sat・I_CQ6＝V_BEQ6＋R_A・I_Q6−V_BCQA これより、前のようにして以下を得る。

それゆえ、この場合も、最終トランジスタQ₆の電流利
得は、ベース接続抵抗の値により、そのため、電流利
得、それゆえ、トランジスタQ₆の飽和レベルを設定する
ことにより、回路を設計することが可能となる。

さらに、回路の設計において、トランジスタQ₇によっ
て供給されるコレクタ電流を適切に選ぶことにより、増
幅器段の通常動作中に、飽和制御回路を動作して、トラ
ンジスタQ₂とQ₇の飽和を妨げることが可能になるという
事実が強調される。

第４図は、この発明に係るさらなる増幅器段を図示す
る。前記回路は、第２図のものと本質的に同様である
が、さらに、いくつかの応用に適した構成要素を含み、
そこにおいて、Ｃ点の電位がＡ点より大きく、トランジ
スタQ_Aのベースエミッタ接続を直接にバイアスし、その
ためトランジスタQ_Aは不所望の態様でトランジスタQ₁の
ベースを駆動してもよい。トランジスタQ_Aが直接動作領
域でオンにスイッチするのを妨げるために、第４図にお
いては、ドイオードQ_Cが加えられ、それはトランジスタ
Q_AのエミッタとＡ点間に置かれ、トランジスタQ_Aが電流
をコレクタからエミッタへ、Ａ点に向かって流すのを妨
げる機能を有している。第４図の回路は、さらにアノー
ドでＡ点に接続され、カソードでトランジスタQ₁のベー
スに接続されている、第２のダイオードQ_Eを含む。前記
ダイオードは、ベースエミッタ降下によってＡ点の電位
を増し、Q_Aの飽和された動作を妨げる。

第４図の回路において、さらに、抵抗器R_CとR_Dが挿入
され、それらは一方で、トランジスタQ_Bのエミッタ、ト
ランジスタQ_Aのコレクタにそれぞれ接続され、他方で、
増幅器段の出力に接続されている。前記抵抗器は、それ
ぞれ接続されたトランジスタの電圧電流利得、を減じるために必要かもしれず、それによって、出力ト
ランジスタの飽和利得制御ループの安定性を改善する。

前述の説明より明らかなように、この発明は企図され
た狙いと目的を完全に達成する。事実、飽和制御回路の
ために、一方で、初めに説明したように、全増幅器段の
不均衡を引き起こす、入力電流相互間の不均衡を減じ、
他方で、飽和利得の値をバランスのとれた状態にプリセ
ットし、最終トランジスタがプリセット利得とともに動
作することを強制し、かつ、それらがそれ以上飽和する
ことを妨げることが可能である。飽和レベルは、さら
に、R_AとR_Bの抵抗に作用することによって、要件に従っ
て前もってプリセットされ得る。

さらに、飽和制御回路の集積は、製作または集積にお
いても困難を伴わず、領域の大きさは小さい。

さらに、回路は信頼性をもって動作し、高い安定性を
有する。

このように考え出されたこの発明は、すべてこの発明
の概念の範囲内である、様々な修正と変化を許す。特
に、トランジスタQ_AとQ_Bが逆に、エミッタとコレクタを
相互に交換して接続されてもよいという事実が強調され
る。この主題について、コレクタが出力に、エミッタが
段の入力に接続される、トランジスタQ_Aの図示された配
置は、電流源に関係なく、トランジスタの正しい動作を
確実にするのに便利であるように思えるという事実が強
調される。事実、集積化されたNPNトランジスタのベー
スエミッタ接合の低い逆破壊電圧（約７ボルト）のため
に、トランジスタQ_Aはエミッタで出力の方に接続され、
そのとき電圧V_D−V_Fは、この破壊電圧を超え、誤動作が
生じるかもしれない。

それに反して、ベースコレクタ接合の逆破壊電圧は、
常に供給電圧より高いように設計され、このような問題
を避ける。

図示されるように接続される、トランジスタQ_Aの低い
電流利得は、回路において問題を生じない。事実、それ
は駆動回路と段の最終回路の情報をとる、低電流回路
（入力回路）に作用し、それらはより高い電流レベルで
動作する。

しかしながら、所望であれば、もし供給電圧がトラン
ジスタQ_Aのベースエミッタ逆破壊電圧より低いと、トラ
ンジスタQ_Aは、逆方向にも接続される、すなわち、エミ
ッタで段の出力に、コレクタでその入力に接続されても
よい。この場合、第４図に示される、利得削減抵抗器を
提供することが便利であるかもしれない。

これは、トランジスタQ_Bにも同じことが言え、それは
エミッタで入力にコレクタで出力に接続されてもよい。
この場合も、逆および低利得動作が得られ、しかしなが
ら、上記で説明されたように問題は生じない。Q₆とQ₅の
ベースの抵抗器R_AとR_Bの集積も、この発明の範囲内であ
る。

最後に、すべての詳細な点は他の技術的に均等な構成
要素に取って代わられてもよい。

【図面の簡単な説明】

第１図は先行技術に係る、コレクタ出力を伴う増幅器段
の簡単化した図面である。第２図は、この発明に係る増幅器段の概略回路図であ
る。第３図はトランジスタのベースエミッタ電圧へのコレク
タ電流の依存を図示する。第４図は、この発明に係る増幅器段の別の回路図であ
る。図において、Q_A,Q_B,Q₁ないしQ₇はトランジスタ手段、
R_A,R_B,R_C,R_D,R₁は抵抗手段、I₁,I₂は電流源である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者ファブリツィオ・ステファニイタリア共和国、（プロヴィンス・オブ・バレーセ）、21010カルダーノ・アル・カンポ、ヴィア・アペンニーニ、16

Claims

(57)【特許請求の範囲】

【請求項１】１対の基準電圧線（Vcc,−Vcc）の間に直
列に接続され、それぞれ入力電流を供給する１対の入力
電流源（I₁,I₂）と、前記１対の基準電圧線の間に直列に接続され、中間出力
端子（Ｄ）を規定する１対の出力トランジスタ（Q₅,
Q₆）と、能動素子（Q₁−Q₄,Q₇）および受動素子（R₁）を含み、
前記入力電流源と前記出力トランジスタとの間に配置さ
れた駆動回路（Q₁−Q₄,Q₇,R₁）とを含む、コレクタ出力
を伴う増幅器段において、各々が前記出力トランジスタのそれぞれの飽和を制御す
る１対の制御回路（Q_A−Q_C,Q_E,R_A−R_D）を含み、前記制御回路の各々が、前記駆動回路（Q₁−Q₄,Q₇,R₁）と前記各出力トランジス
タ（Q₆,Q₅）との間に配置され、前記各出力トランジス
タの平衡飽和利得をプリセットするための抵抗手段
（R_A,R_B）と、前記駆動回路に接続されたベース端子と、前記各出力ト
ランジスタ（Q₆,Q₇）と前記入力電流源（I₁,I₂）との間
に接続されたコレクタ端子およびエミッタ端子とを有
し、前記入力電流源によって供給される前記入力電流相
互間の不均衡を低減するために負帰還をかけるトランジ
スタ手段（Q_A,Q_B）とを含むことを特徴とするコレクタ
出力を伴う増幅器段。
【請求項２】各飽和制御回路（Q_A−Q_C,Q_E,R_A−R_D）の前
記抵抗手段が、前記駆動回路（Q₁−Q₄,Q₇,R₁）の出力端
子（B,C）に接続された第１の端子と前記各出力トラン
ジスタ（Q₆,Q₅）の前記ベース端子に接続された第２の
端子とを有する抵抗器（R_A,R_B）を含むことを特徴とす
る請求項１記載の増幅器段。
【請求項３】前記トランジスタ手段（Q_A,Q_B）の少なく
とも１つ（Q_B,Q_A）が、前記駆動回路（Q₁−Q₄,Q₇,R₁）
の出力端子（B,C）に接続された前記ベース端子と前記
出力端子（Ｄ）に接続された前記エミッタ端子と前記電
流源（I₁,I₂）の間の中間接続点（Ａ）に接続された前
記コレクタ端子とを有することを特徴とする請求項１記
載の増幅器段。
【請求項４】前記１対の電流源が、正および負の基準電
圧線（V_cc,−V_cc）の間に直列に接続され、中間接続点
（Ａ）を規定する第１および第２の電流源（I₁,I₂）を
含み、前記駆動回路（Q₁−Q₄,Q₇,R₁）が、前記中間接続点に接
続された入力端子と、第１および第２の駆動出力端子
（B,C）とを含み、前記１対の出力トランジスタが、前記第１の駆動出力端
子（Ｂ）に接続されたベース端子と、前記正の基準電圧
線（V_cc）に接続されたエミッタ端子と、前記出力端子
（Ｄ）に接続されたコレクタ端子とを有する第１の出力
トランジスタ（Q₅）と、前記第２の駆動出力端子（Ｃ）に接続されたベース端子
と、前記出力端子（Ｄ）に接続されたコレクタ端子と、
前記負の基準電圧線（−V_cc）に接続されたエミッタ端
子とを有する第２の出力トランジスタ（Q₆）を含み、前記１対の制御回路が、第１および第２の飽和制御回路
（Q_B,R_B,Q_A,R_A）を含み、前記第１の飽和制御回路（Q_B,R_B）のトランジスタ手段
（Q_B）が、前記第１の駆動出力端子（Ｂ）に接続された
ベース端子と、前記出力端子（Ｄ）に接続されたエミッ
タ端子と、前記中間接続点（Ａ）に接続されたコレクタ
端子とを有する第１の制御トランジスタ（Q_B）を含み、前記第２の飽和制御回路（Q_A,R_A）のトランジスタ手段
（Q_A）が、前記第２の駆動出力端子（Ｃ）に接続された
ベース端子と、前記出力端子（Ｄ）に接続されたコレク
タ端子と、前記中間接続点（Ａ）に接続されたエミッタ
端子とを有する第２の制御トランジスタ（Q_A）を含むこ
とを特徴とする請求項１から３のいずれかに記載の増幅
器段。
【請求項５】前記中間接続点（Ａ）に接続されたアノー
ド端子と、前記第２の制御トランジスタ（Q_A）の前記エ
ミッタ端子に接続されたカソード端子とを有するダイオ
ード（Q_C）をさらに含むことを特徴とする請求項４記載
の増幅器段。
【請求項６】前記中間接続点（Ａ）に接続されたアノー
ド端子と、前記駆動回路の前記入力端子に接続されたカ
ソード端子とを有するダイオード（Q_E）をさらに含むこ
とを特徴とする請求項４または５記載の増幅器段。
【請求項７】１対の抵抗器（R_C,R_D）をさらに含み、そ
の各抵抗器が前記トランジスタ手段（Q_B,Q_A）の各々と
前記出力端子（Ｄ）との間に配置されたことを特徴とす
る請求項１記載の増幅器段。