JPH02297954A - 集積回路のシールド構造 - Google Patents
集積回路のシールド構造Info
- Publication number
- JPH02297954A JPH02297954A JP1117909A JP11790989A JPH02297954A JP H02297954 A JPH02297954 A JP H02297954A JP 1117909 A JP1117909 A JP 1117909A JP 11790989 A JP11790989 A JP 11790989A JP H02297954 A JPH02297954 A JP H02297954A
- Authority
- JP
- Japan
- Prior art keywords
- shield plate
- integrated circuit
- package
- chip
- shield
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052802 copper Inorganic materials 0.000 abstract description 3
- 239000010949 copper Substances 0.000 abstract description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 18
- 230000000694 effects Effects 0.000 description 7
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、集積回路パッケージ内のチップ部分に対し
て外部から入ってくるノイズを遮蔽し、妨害を受けない
ようにする集積回路のシールド構造に関するものである
。
て外部から入ってくるノイズを遮蔽し、妨害を受けない
ようにする集積回路のシールド構造に関するものである
。
電気回路等がノイズによる妨害を受け、そのノイズを受
ける要素が電気回路の集積回路である場合、集積回路を
遮蔽する方法として、集積回路のパッケージと電気回路
の基板との間に、例えば株式会社ノイズ研究所発行のノ
イズキャンセラＮＢＲ−００５−２８０カタログ（８９
０２−１０ＴＤ■）に示されたようなシールド板（フェ
ライトを含む）を挿入するか、あるいは集積回路のパッ
ケージの上からシールド板を貼り付けてノイズ対策して
いた。
ける要素が電気回路の集積回路である場合、集積回路を
遮蔽する方法として、集積回路のパッケージと電気回路
の基板との間に、例えば株式会社ノイズ研究所発行のノ
イズキャンセラＮＢＲ−００５−２８０カタログ（８９
０２−１０ＴＤ■）に示されたようなシールド板（フェ
ライトを含む）を挿入するか、あるいは集積回路のパッ
ケージの上からシールド板を貼り付けてノイズ対策して
いた。
このような集積回路のシールド構造を示す断面図を第６
図２第７図に示す。
図２第７図に示す。
この従来のシールド構造は、第６図に示すように、集積
回路パッケージ（１）内のチップ（３）とプリント基板
（６）との間にシールド板７を挾み込んだ構造である。
回路パッケージ（１）内のチップ（３）とプリント基板
（６）との間にシールド板７を挾み込んだ構造である。
シールド板（７）はプリント基板（６）に貼り付けてあ
ってもよいし、また、集積回路パッケージ（１）のピン
（５）で止める構造であってもよい。なお、上記いずれ
の場合でも、シールド板（７）とプリント基板（６）間
、あるいはシールド板（７）と集積回路パッケージ（１
）のビン（５）間が導通しないよう絶縁物（図示せず）
を介在させる必要がある。なお、（４）はリード線であ
る。
ってもよいし、また、集積回路パッケージ（１）のピン
（５）で止める構造であってもよい。なお、上記いずれ
の場合でも、シールド板（７）とプリント基板（６）間
、あるいはシールド板（７）と集積回路パッケージ（１
）のビン（５）間が導通しないよう絶縁物（図示せず）
を介在させる必要がある。なお、（４）はリード線であ
る。
また第７図は、集積回路パッケージ（１）上部Ｉこシー
ルド板（７）を貼、た構造を示す。
ルド板（７）を貼、た構造を示す。
このように構成された従来のシールド構造においては、
第７図に示すように、プリント基板（６） ｉｌｌから
集積回路側へのノイズに対してシールド板（７）がある
ことによりそのノイズの遮蔽ができる。つまり、チップ
（３）やリード線（４月ζ誘導を受けたノイズが混入せ
ず、妨害を受けなくなり、ノイズ対策を施したことにな
る。
第７図に示すように、プリント基板（６） ｉｌｌから
集積回路側へのノイズに対してシールド板（７）がある
ことによりそのノイズの遮蔽ができる。つまり、チップ
（３）やリード線（４月ζ誘導を受けたノイズが混入せ
ず、妨害を受けなくなり、ノイズ対策を施したことにな
る。
第８図のシールド構造においては、集積回路に対し、プ
リント基板（６）と反対方向からのノイズに対してシー
ルド板（７）があることにより、ノイズの遮蔽ができる
。即ちパッケージ（１）上部にシールド板（７）がある
ことにより、チップ（３）やリード線（４）に誘導を受
けなくなり、ノイズに対して遮蔽ができ、ノイズ対策を
施したことになる。
リント基板（６）と反対方向からのノイズに対してシー
ルド板（７）があることにより、ノイズの遮蔽ができる
。即ちパッケージ（１）上部にシールド板（７）がある
ことにより、チップ（３）やリード線（４）に誘導を受
けなくなり、ノイズに対して遮蔽ができ、ノイズ対策を
施したことになる。
シールド板（７）がプリント基板（６）内のアース、あ
るいはシャーシ等のアースに直接接続されていなくても
ノイズを遮蔽できる原理は、次の通りである。即ちシー
ルド板（７）はアースとの間に浮遊容量を有し、高周波
的に接続された状態と同じようになっているためである
。
るいはシャーシ等のアースに直接接続されていなくても
ノイズを遮蔽できる原理は、次の通りである。即ちシー
ルド板（７）はアースとの間に浮遊容量を有し、高周波
的に接続された状態と同じようになっているためである
。
このような従来のシールド構造は、高爵−波的ノイズ問
題が起きてから集積回路パッケージの下あるいは上にシ
ールド板を張る必要があり、後から対策するにしても集
積回路パッケージを取り倒す等の手間がかかるなどの問
題点があった。さらに、まれに低周波的ノイズが発生す
ることがあり、この場合は必要によってシールド板を直
接、アースに接続しなければならないため、さらに手間
がかかるなどの問題点があった。
題が起きてから集積回路パッケージの下あるいは上にシ
ールド板を張る必要があり、後から対策するにしても集
積回路パッケージを取り倒す等の手間がかかるなどの問
題点があった。さらに、まれに低周波的ノイズが発生す
ることがあり、この場合は必要によってシールド板を直
接、アースに接続しなければならないため、さらに手間
がかかるなどの問題点があった。
この発明は、上記の問題点を解消するためになされたも
ので、手間がかからず、容易にノイズによる妨害が防止
できる集積回路のシールド構造を得ることを目的とする
。
ので、手間がかからず、容易にノイズによる妨害が防止
できる集積回路のシールド構造を得ることを目的とする
。
この発明に係る集積回路のシールド構造は、導電性のシ
ールド板を集積回路パンケージに内蔵し、このシールド
板の一部をパッケージから露出させたものである。
ールド板を集積回路パンケージに内蔵し、このシールド
板の一部をパッケージから露出させたものである。
この発明においては、集積回路パッケージ内のシールド
板が高周波的なノイズを遮蔽し、ノイズの妨害を受けな
くするとともに、必要に応じて集積回路パッケージから
露出したシールド板の一部をアース等に接続することに
より、低周波的なノイズを遮蔽でき、ノイズの妨害を受
けなくする。
板が高周波的なノイズを遮蔽し、ノイズの妨害を受けな
くするとともに、必要に応じて集積回路パッケージから
露出したシールド板の一部をアース等に接続することに
より、低周波的なノイズを遮蔽でき、ノイズの妨害を受
けなくする。
以下、この発明の一実施例を図について説明する。第１
図において、（１）は集積回路のパッケージで、このパ
ッケージ（りには絶縁台（２）が内蔵されている。絶縁
台（２ンの上には集積回路の主要部であるチップ（３）
が載っている。電気的に導通させるためチップ（３）か
らリード線（４）が引出され、ビン（５）と接続されて
いる。ビン（５）はプリント基板（６）の穴に差し込ま
れ電気回路と接続されることになる。そして、厚さｏ、
ａｍの銅製のシールド板（７）が、チップ（３）の上方
に、パッケージ（１）に内蔵される形で設置されている
。
図において、（１）は集積回路のパッケージで、このパ
ッケージ（りには絶縁台（２）が内蔵されている。絶縁
台（２ンの上には集積回路の主要部であるチップ（３）
が載っている。電気的に導通させるためチップ（３）か
らリード線（４）が引出され、ビン（５）と接続されて
いる。ビン（５）はプリント基板（６）の穴に差し込ま
れ電気回路と接続されることになる。そして、厚さｏ、
ａｍの銅製のシールド板（７）が、チップ（３）の上方
に、パッケージ（１）に内蔵される形で設置されている
。
第２図はこのようなシールド構造を有する集積回路の部
分的な斜視図であり、この図に示されているようにシー
ルド板（７）の一部が露出するようにパッケージ（１）
部分が削り取られ、引出台（８）となっている。即ち、
必要に応じてこの引出台（８）から接続線（９）を通し
てビン（５）に接続されるようになっている。引出台（
８）と接続線（９）間およびビン（５）と接続線（９）
間はハンダ（図示せず）等で接続されるものとする。
分的な斜視図であり、この図に示されているようにシー
ルド板（７）の一部が露出するようにパッケージ（１）
部分が削り取られ、引出台（８）となっている。即ち、
必要に応じてこの引出台（８）から接続線（９）を通し
てビン（５）に接続されるようになっている。引出台（
８）と接続線（９）間およびビン（５）と接続線（９）
間はハンダ（図示せず）等で接続されるものとする。
第３図（イ）、（ロ）、（ハ）は、集積回路のパッケー
ジ（１）全体の構造を示す平面図、正面図および側面図
である。
ジ（１）全体の構造を示す平面図、正面図および側面図
である。
次にと述したこの実施例の動作を図面を参照して説明す
る。上記のように構成された実施例の集積回路のシール
ド構造においては、第１図で構成を示したように、プリ
ント基板（６）側やシャーシ側のアースとシールド板（
７）によりチップ（３）およびリード線（４）は、挾み
込まれた構造となっており、シールド板（７）とアース
が高周波的に浮遊容量でつながっているので、チップ（
３）やリード線（４）には他から入ってくる高周波ノイ
ズが誘導されず、ノイズがチップ（３）部やリード線（
４）に混入せず、誤動作が防止される。
る。上記のように構成された実施例の集積回路のシール
ド構造においては、第１図で構成を示したように、プリ
ント基板（６）側やシャーシ側のアースとシールド板（
７）によりチップ（３）およびリード線（４）は、挾み
込まれた構造となっており、シールド板（７）とアース
が高周波的に浮遊容量でつながっているので、チップ（
３）やリード線（４）には他から入ってくる高周波ノイ
ズが誘導されず、ノイズがチップ（３）部やリード線（
４）に混入せず、誤動作が防止される。
もし、妨害の原因が低周波ノイズの場合、第２図のよう
にシールド板（７）が露出してなる引出台（８）とビン
（５）間を接続線（９）で接続することにより、シール
ド板（７）とアースが低周波的に接続された構造となる
ため、上記と同様Ｉこチップ（３）やリード線（４）に
低周波ノイズが混入せず誤動作に対して強くなる。
にシールド板（７）が露出してなる引出台（８）とビン
（５）間を接続線（９）で接続することにより、シール
ド板（７）とアースが低周波的に接続された構造となる
ため、上記と同様Ｉこチップ（３）やリード線（４）に
低周波ノイズが混入せず誤動作に対して強くなる。
このように、この発明のシールド構造は、集積回路のパ
ッケージ内に予めシールド板（７）が設けられているの
で、チップ（３）等に近接してシールド板（７）が設け
られ、ノイズによる妨害を未然に効果的に防ぐことがで
きる。
ッケージ内に予めシールド板（７）が設けられているの
で、チップ（３）等に近接してシールド板（７）が設け
られ、ノイズによる妨害を未然に効果的に防ぐことがで
きる。
第４図ないし第６図はこの発明の他の実施例を示すもの
で、シールド板をパッケージ（υ内のチップ（３）の上
下に設けた場合を示す。即ち第４図、第６図に示すよう
にチップ（３）の上と下にそれぞれ上部シールド板Ｑｔ
Ｊと下部シールド板Ｑｖが設けられており、これらの一
部が、第５図、第６図に示されるようにパッケージ（１
）の外に露出して上部引出台（２）、下部引出台α４を
形成している。このように構成すれば、チップ部（３）
、リード線（４）は上部シールド板ａＯを下部シールド
板ｑｖに挾みこまれ、より効果的なノイズ遮蔽がなされ
、さらに上部および下部引出台ｔ、ｌａ、Ｑ３１を接続
線ａΦ、αりによりビン（５）に接続すれば低周波ノイ
ズも効果的に遮蔽される。
で、シールド板をパッケージ（υ内のチップ（３）の上
下に設けた場合を示す。即ち第４図、第６図に示すよう
にチップ（３）の上と下にそれぞれ上部シールド板Ｑｔ
Ｊと下部シールド板Ｑｖが設けられており、これらの一
部が、第５図、第６図に示されるようにパッケージ（１
）の外に露出して上部引出台（２）、下部引出台α４を
形成している。このように構成すれば、チップ部（３）
、リード線（４）は上部シールド板ａＯを下部シールド
板ｑｖに挾みこまれ、より効果的なノイズ遮蔽がなされ
、さらに上部および下部引出台ｔ、ｌａ、Ｑ３１を接続
線ａΦ、αりによりビン（５）に接続すれば低周波ノイ
ズも効果的に遮蔽される。
なお、上記実施例の集積回路のシールド構造は、集積回
路の形状がＤ Ｉ Ｐ （Ｄｕａｌ １ｎｌｉｎｅ
Ｐａｃｋａｇｅ）タイプのものについて説明したが、Ｓ
ｔ Ｐ （ＳｉｎｇｌｅＩｎｌｉｎｅ Ｐａｃｋａ
ｇｅ ）タイプヤハイブリットＩ Ｃ’等であってもよ
く、上記実施例と同様の効果を奏する。
路の形状がＤ Ｉ Ｐ （Ｄｕａｌ １ｎｌｉｎｅ
Ｐａｃｋａｇｅ）タイプのものについて説明したが、Ｓ
ｔ Ｐ （ＳｉｎｇｌｅＩｎｌｉｎｅ Ｐａｃｋａ
ｇｅ ）タイプヤハイブリットＩ Ｃ’等であってもよ
く、上記実施例と同様の効果を奏する。
またシールド板の材質を銅としたが、アルミや鉄等、導
？ヒ性のある金属であればよく、上記実施例と同様の効
果を奏する。またシールド板の厚さを０．８−として説
明したが、シールド板は厚い方が遮蔽効果が良くなり、
また０、８−よりも薄くしても、上記実施例と同様の効
果を’ｂＧする。また、シールド板の大きさは、集積回
路の外観の大きさとほぼ同じ大きさとしたが、それより
も小さくしても、上記実施例と同様の効果を奏する。
？ヒ性のある金属であればよく、上記実施例と同様の効
果を奏する。またシールド板の厚さを０．８−として説
明したが、シールド板は厚い方が遮蔽効果が良くなり、
また０、８−よりも薄くしても、上記実施例と同様の効
果を’ｂＧする。また、シールド板の大きさは、集積回
路の外観の大きさとほぼ同じ大きさとしたが、それより
も小さくしても、上記実施例と同様の効果を奏する。
以とのように、この発明によれば、シールド板を集積回
路パッケージに内蔵し、このシールド板の一部をパッケ
ージから露出させたので、このシールド板により高周波
のノイズがチップ等に混入することが防止されるととも
に、露出した一部によりこのシールド板をアース等に容
易に接続でき低周波ノイズの混入をも防止でき、ノイズ
に強い集積回路が得られるという効果がある。
路パッケージに内蔵し、このシールド板の一部をパッケ
ージから露出させたので、このシールド板により高周波
のノイズがチップ等に混入することが防止されるととも
に、露出した一部によりこのシールド板をアース等に容
易に接続でき低周波ノイズの混入をも防止でき、ノイズ
に強い集積回路が得られるという効果がある。
第１図はこの発明の一実施例による集積回路のシールド
構造を示す断面図、第２表はこの実施例の集積回路の部
分斜視図、第３図（イ）はこの実施例の集積回路の外観
を示す平面図、第３図（ロ）はその正面図、第３図ぐ→
はその側断面図、第４図はこの発明の他の実施例による
集積回路のシールド構造を示す断面図、第５図はその集
積回路の部分斜視図、第６図（イ）はその集積回路の平
面図、第６図（に）はその正面図、第６図（／→はその
側断面図、第７図。 第８図は従来の集積回路のシールド構造を示す断面図で
ある。 図において、（１）はパッケージ、（２）は絶縁台、（
３）はチップ、（４）はリード線、（５）はビン、（６
）はプリント基板、（７）はシールド板、（８）は引出
台、（９）は接続線、ＣＬＯは上部シールド板、Ｃ１，
υは下部シールド板、（６）は上部引出台、ａ４は下部
引出台、αｌＱ５は接続線である。 なお、各図中、同一符号は同一、または相当部分を示す
。
構造を示す断面図、第２表はこの実施例の集積回路の部
分斜視図、第３図（イ）はこの実施例の集積回路の外観
を示す平面図、第３図（ロ）はその正面図、第３図ぐ→
はその側断面図、第４図はこの発明の他の実施例による
集積回路のシールド構造を示す断面図、第５図はその集
積回路の部分斜視図、第６図（イ）はその集積回路の平
面図、第６図（に）はその正面図、第６図（／→はその
側断面図、第７図。 第８図は従来の集積回路のシールド構造を示す断面図で
ある。 図において、（１）はパッケージ、（２）は絶縁台、（
３）はチップ、（４）はリード線、（５）はビン、（６
）はプリント基板、（７）はシールド板、（８）は引出
台、（９）は接続線、ＣＬＯは上部シールド板、Ｃ１，
υは下部シールド板、（６）は上部引出台、ａ４は下部
引出台、αｌＱ５は接続線である。 なお、各図中、同一符号は同一、または相当部分を示す
。
Claims (1)
- 半導体集積回路パッケージ内にチップと近接させた導
電性のシールド板を配置し、このシールド板の一部をパ
ッケージから露出させたことを特徴とする集積回路のシ
ールド構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1117909A JP2778107B2 (ja) | 1989-02-14 | 1989-05-11 | 集積回路のシールド構造 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-34341 | 1989-02-14 | ||
| JP3434189 | 1989-02-14 | ||
| JP1117909A JP2778107B2 (ja) | 1989-02-14 | 1989-05-11 | 集積回路のシールド構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02297954A true JPH02297954A (ja) | 1990-12-10 |
| JP2778107B2 JP2778107B2 (ja) | 1998-07-23 |
Family
ID=26373129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1117909A Expired - Fee Related JP2778107B2 (ja) | 1989-02-14 | 1989-05-11 | 集積回路のシールド構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2778107B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04312963A (ja) * | 1991-02-21 | 1992-11-04 | Mitsui Petrochem Ind Ltd | 耐湿性の改良された半導体装置およびその製造方法 |
| US6048754A (en) * | 1990-07-21 | 2000-04-11 | Mitsui Chemicals, Inc. | Method of manufacturing a semiconductor device with an airtight space formed internally within a hollow package |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59151446U (ja) * | 1983-03-30 | 1984-10-11 | 株式会社東芝 | 半導体装置 |
| JPS63114095U (ja) * | 1987-01-19 | 1988-07-22 |
-
1989
- 1989-05-11 JP JP1117909A patent/JP2778107B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59151446U (ja) * | 1983-03-30 | 1984-10-11 | 株式会社東芝 | 半導体装置 |
| JPS63114095U (ja) * | 1987-01-19 | 1988-07-22 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6048754A (en) * | 1990-07-21 | 2000-04-11 | Mitsui Chemicals, Inc. | Method of manufacturing a semiconductor device with an airtight space formed internally within a hollow package |
| JPH04312963A (ja) * | 1991-02-21 | 1992-11-04 | Mitsui Petrochem Ind Ltd | 耐湿性の改良された半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2778107B2 (ja) | 1998-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6242690B1 (en) | Gasket system for EMI isolation | |
| US5612660A (en) | Inductance element | |
| EP0438056B1 (en) | High-Frequency circuit package | |
| US5266054A (en) | Sealed and filtered header receptacle | |
| US6365960B1 (en) | Integrated circuit package with EMI shield | |
| CN110073488A (zh) | 模块 | |
| JPH08250884A (ja) | 電磁干渉防止装置 | |
| JPH0480950A (ja) | 半導体集積回路装置 | |
| US5644101A (en) | Printed circuit board shield assembly | |
| CN107305884A (zh) | 具有虚拟接地能力的板级屏蔽件 | |
| CN101646334A (zh) | 屏蔽装置 | |
| CA1138525A (en) | Radio frequency interference suppression apparatus | |
| US10225924B2 (en) | Electronic component | |
| JPH02297954A (ja) | 集積回路のシールド構造 | |
| US6479886B1 (en) | Integrated circuit package with EMI shield | |
| JPH08204377A (ja) | 遮蔽体 | |
| JP4086963B2 (ja) | パワーモジュール | |
| JPS63300597A (ja) | シ−ルドケ−ス構造 | |
| JPH01278052A (ja) | 樹脂封止半導体装置 | |
| JPH0115160B2 (ja) | ||
| JPS607741A (ja) | 混成集積回路装置 | |
| JPH02288083A (ja) | Ｉｃソケット | |
| JPH0541596Y2 (ja) | ||
| JPH021913Y2 (ja) | ||
| JPH09307061A (ja) | 集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |