JPH0229695A - 画像表示用半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、デイスプレィ上に図形等のパターンを表示す
るための画像表示用半導体集積回路に関するものである
。

従来の技術 第３図（ａ）　、　（ｂ）は従来の画像表示用半導体集
積回路の構成と動作タイミングの一例を示したものであ
る。

第３図（ａ）で、制御用マイクロコンピュータ１７およ
び画像表示制御回路１８は、アドレスデータ１９と表示
用コントロールデータ２０に従って、フレームバッファ
メモリー２１の表示アドレス２２と表示コントロール信
号（ＣＴＲ）２３を出力する。画像表示制御回路１８か
ら出力されるＣＴＲ２３を入力する並列−直列データ変
換回路２４は、基準クロック（ＣＬＯＣＫ）２５により
、フレームバッファメモリー２１から出力される表示デ
ータ２６を直列データに変換し、画像信号として出力信
号２７を出力する。なお、垂直同期信号（ＶＳＹＮＣ）
２８、水平同期信号（Ｈ８ＹＮＣ）２９は画像表示制御
回路１８へ入力されるものである。

第３図（ａ）のように構成された画像表示用半導体集積
回路について第３図（ｂ）の動作タイミング図にもとす
いて、その動作を説明する。

制御用マイクロコンピュータ１７によって表示命令およ
び表示する画像の種類をアドレス１９およびデータ２０
が、画像表示制御回路１８に書き込まれると、画像表示
制御回路１８は、ＶＳＹＮＣ２８およびＨ３ＹＮＣ２９
によって画面上の位置を計数し、表示可能な区間におい
てＣＴＲ２３を出力し、制御用マイクロコンピュータ１
７によって指定された画像のデータが記憶されているフ
レームバッファメモリー２１にそのデータのある表示ア
ドレス２２を出力する。アドレス指定されたフレームバ
ッファメモリー２１は、表示データ２６を出力する。こ
の表示データ２６は第３図（ｂ）に示されるＤＯ−ＤＯ
の並列データを並列−直列データ変換回路２４によって
第３図（ｂ）のように直列に変換して、順序よく出力す
る。

この際、出力信号２７のデータはそのまま表示画１面を
縦横に区切った枡目（ドツトと呼ぶ）に対応し、データ
が“１”か“０”かによって画面上に画像を表示してい
る。ここで表示アドレス２２゜ＣＴＲ２３、表示データ
２６および出力信号２７はＣＬＯＣＫ２５に同期して出
力されており、このＣＬＯＣＫ２５は表示画面の１ドツ
トの表示される時間に比例している。

発明が解決しようとする課題 上記の従来の方式によると、表示画像の発生に要する記
憶容量は、水平方向分解能と１画面の水平走査数の積す
なわち枡目の数によって決まり、表示画像の複雑さにか
かわらず記憶容量は変わらないことになり、単純な画像
のみを表示する半導体集積回路の場合、発生する表示画
像が単純である割に記憶容量が軽減できず、さらに表示
に要する回路も複雑であり、容易に簡略化できないこと
から、実装面積の増大等の問題が存在した。

本発明は、上記従来の問題点を解決するもので、単純な
表示画像を表示する場合に、記憶容量および表示回路構
成を軽減した画像表示用半導体集積回路を提供すること
を目的とする。

課題を解決するための手段 この目的を達成するために、本発明の画像表示用半導体
集積回路は、表示画像の表示位置を決めるカウンターと
、表示する画像の水平方向の長さの黒部または白部のデ
ータを記憶するデータメモリ一部と、これらを比較する
コンパレータ一部およびこの出力によって反転し白デー
タ、または黒データを出力するフリップフロップを備え
ている。

作用 本発明により、単純な画像を表示する場合、記憶装置は
画像の白データおよび黒データの水平方向の長さを記憶
するだけでよく、記憶容量が軽減でき、さらに表示に要
する回路も簡単な構成でよく、実装面積を小さくできる
。

実施例 以下、本発明の一実施例について図面を参照しながら説
明する。

第１図は、本発明の一実施例における画像表示用半導体
集積回路の構成を示したものである。第１図において、
１は表示制御用マイクロコンピュータ、２はマイクロコ
ンピュータ１の表示制御データ出力のうち１本を選択し
、選択終了信号１５と、選択したデータを出力するマル
チプレクサ−（以下ＭＰＸとする）、３はＭＰＸ２で選
択されたデータを水平同期信号６と選択終了信号１５に
よってラッチし記憶するデータメモリ４は水平表示位置
計数用クロック５によってカウントし、水平同期信号（
Ｈ８ＹＮＣ）６と、一致データ出力８によってリセット
される８ビツトカウンター７はデータメモリー３によっ
て指定されたデータと、８ビツトカウンター４の値を比
較し、一致データ８を出力するコンパレーター、９はコ
ンパレーター８の出力を反転させるＴ型フリップフロッ
プ（ＴＦＦ）、１１は制御用マイクロコンピュータ−１
に次のデータを要求する割込み信号、１２はコンパレー
ター出力をカウントする２ビツトカウンター　１３はこ
のカウンター１２の出力であり、この値によってＭｐｘ
２の選択制御をする、１４はデータラッチ信号を発生さ
せるＯＲゲートである。１６は垂直同期信号（ＶＳＹＮ
Ｃ）である。

次に第２図の（ａ）は表示画像の一例を示す。第２図の
（ｂ）　（ｃ）は第２図（ａ）のパターンを図中のＡ　
１−Ａ２線で切った時の第１図におけるＨ３ＹＮＣ６と
データ出力１０を示している。

第１図のように構成された画像表示用半導体集積回路に
ついて第２図（ａ）の画像を表示する場合を例に、その
動作を説明する。

第２図（ａ）のＡｔ−Ａ２区間を表示する場合、制御用
マイクロコンピュータ１は、Ａｌ−Ａ２区間の前の区間
Ｂ１−８２の終りにコンパレーター７から出力される割
込み信号１１によって、白部および黒部の長さｔｌ−ｔ
４をそれぞれ独立の出力端子から出力する。次にＭＰＸ
２において、はじめにｔｌのデータを選択しデータメモ
リー３に記憶させる。このデータと、８ビツトカウンタ
４との値を比較し、等しくなった時にコンパレーター７
は一致出力８を出力する。この時ＴＦＦ９は出力を反転
させ、白データを出力する。また、２ビツトカウンター
１２はカウントアツプし、ＭＰＸ２が次のデータｔ２を
選択するようにする。

さらにデータメモリー３はＭＰＸ２で選択されたｔ２の
データをラッチする。これをｔ４までくり返し、最後に
コンパレーター７が割込み信号１１を出力し、次の区間
のデータを出力する。これを一画面にわたって（り返し
た後、ＶＳＹＮＣｌ　５によって制御用マイクロコンピ
ュータ１は初期状態にもどる。

以上のように、本実施例によれば、表示データは白デー
タおよび黒データの水平方向の長さのみでよ（、これに
水平表示位置を数えるカウンターと、表示データを比較
するコンパレーターと、出力を反転させるＴＦＦを設け
ることによって表示を行なうことができ、表示データお
よび回路構成が簡略化されるので実装面積を小さくでき
る。

なお、本実施例では制御用マイクロコンピュータ−の出
力端子を４個としたため、白部および黒部の切り換えを
４回に制限しているが、これは制御用マイクロコンピュ
ータ−の出力端子数によって自在に変えられるものであ
り、また出力端子を１個にしてｔ１〜ｔ４のデータを制
御用マイクロコンピュータ−から順次送り出してもよい
ので、特に制限はない。

また、本実施例では、水平方向分解能は、水平位置計数
カウンターを８ビツトとしているため１／２５６となっ
ているが実施にあたっては、必要に、応じてカウンター
の段数を増減し、目的の分解能を得るようにする。

さらに、制御用マイクロコンピュータ−は、システムの
構成に応じて、同一チップ内にあっても、外部にあって
もよい。

発明の効果 以上のように本発明ｌこよれば、表示位置を決めるカウ
ンターと、表示する画像の白データまたは黒データの水
平方向の長さを記憶するデータメモリ一部と、これらを
比較し白出力と黒山力との切り換えを行なうコンパレー
タ一部およびＴＦＦを設けることにより、従来に比べ簡
単な回路構成および小容量の記憶容量で画像を表示する
ことができるために、実装面積が小さくできる優れた画
像表示用半導体集積回路を実現できるものである。

【図面の簡単な説明】

第１図は本発明の一実施例における画像表示用半導体集
積回路の構成図、第２図は表示画像の一例およびタイム
チャート、第３図は従来例における構成図およびタイム
チャートによる動作図である。 １・・・・・・制御用マイクロコンピュータ、２・・・
・・・ＭＰＸ、３・・・・・・データメモリ、４・・・
・・・８ビツトカウンタ、７・・・・・・コンパレータ
、９・・・・・・ＴＦＦ、１２・・・・・・カウンタ。 代理人の氏名　弁理士　粟野重孝　ほか１名第 図 第 図 （α）

Claims (1)

【特許請求の範囲】
1. 画像表示を行なうための水平同期信号によりリセットさ
   れ、かつこの信号に続く水平位置ぎめ用のクロック信号
   をカウントするカウンタ回路と、カウンタ回路の値と比
   較を行なうための数値を記憶し書換え可能な記憶回路と
   、この記憶回路およびカウンタ回路の値を比較し、一致
   信号を出力するコンパレータ回路と、コンパレータ回路
   の出力により出力が反転するフリップフロップ回路を具
   備し、このフリップフロップ回路の出力により、連続し
   た白や黒のパターンを画像表示することを特徴とする画
   像表示用半導体集積回路。