JPH02294733A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はマイクロ制御装置に関し、特に主記憶装置か
ら制御メモリにマイクロプログラムをロードし、ロード
したマイクロプログラムを実行するマイクロプログラム
装置に関する。

Ｕ従来の技術］ 従来、マイクロプログラム制御装置としては、以下に述
べるように２種類の方式が採用されていた． ｛１｝主記憶装置の一部分に格納された複数のマイクロ
プログラムの内から所望のマイクロプログラムをブロッ
ク単位で制御メモリにロードして、制御メモリにロード
したマイクロプログラムを実行する方式（以下方式〕−
という）。

なお、主記憶装置へのアクセスは実アドレスで行う必要
がある。したがって、この方式１では、マイクロプログ
ラムからみたアドレスであるマイクロ論理アドレスと主
記憶装置における実アドレスとの対応関係を示すアドレ
ス変換テーブルに基づいて実アドレスが求められ、この
ようにして求められた実アドレスに従ってマイクロプロ
グラムがロードされる。

（２ｌ　　全マイクロプログラムを格納し得る容量を有
する制御メモリを用いることによって、上記方式１と異
なり、主記憶装置から制御メモリにマイクロプログラム
をロードすることなく、制御メモリに格納されたマイク
ロプログラムを実行する方式（以下方式２という）。

［発明が解決しようとする課題コ 上述した方式１では、主記憶装置のマイクロプログラム
の容量が設計変更などにより増大した場合、アドレス変
換テーブルの容量を増大させるためハードウェア変更を
行わなければならない。このため、主記憶装置中の容量
の増大を考慮して大容量のアドレス変換テーブルをあら
かじめ提供しておくと、マイクロプログラムの容量が増
大しなかった場合には、全く使用されることのない記憶
領域がアドレス変換テーブル内に存在してしまうことに
なる．この結果、むだなハードウェアによるコスト高を
生じてしまうという欠点がある，一方、方式２では、ア
クセス頻度の大小に関わらず、全てのマイクロプログラ
ムを制御メモリに常駐させるので、大容量の制御メモリ
が必要となるため、ハードウエア量が多大なものとなる
。したがって、方式２でもコスト高が生じる欠点がある
。

［課題を解決するための手段］ この発明のマイクロプログラム制御装置は次の各手段を
有している． ａ）常駐すべきマイクロプログラムを保持するための固
定マイクロプログラム記憶領域および主記憶装置からロ
ードされたマイクロプログラムを保持するための可変マ
イクロプログラム記憶領域を有する第１制御メモリ、 ｂ）第１制御メモリをアクセスするマイクロ論理アドレ
スを保持する第１アドレスレジスタ、Ｃ）第１制御メモ
リにおける固定マイクロプログラム記憶領域と可変マイ
クロプログラム記憶領域との境界を示す判別マイクロ論
理アドレスを保持する判別アドレスレジスタ、 ｄ）第１アドレスレジスタに供給されたマイクロ論理ア
ドレスを判別アドレスレジスタに保持された判別マイク
ロ論理アドレスと比較してこのマイクロ論理アドレスが
固定マイクロプログラム記憶領域に該当するのか否かを
判別する領域判別手段、 ｅ》ロード動作制御プログラムを保持する第２制御メモ
リ、 ｆ）第２制御メモリをアクセスするマイクロアドレスを
保持する第２アドレスレジスタ、ｇ）マイクロアドレス
を第２アドレスレジスタに供給する選択器、 ｈ）第２アドレスレジスタに保持されたロード動作制御
プログラムに従って、第１アドレスレジスタに保持され
たマイクロ論理アドレスに対応した実アドレスを算出す
るとともに主記憶装置から第１制御メモリへのマイクロ
プログラムのロード動作を行うロード回路。

［作用］ 第１アドレスレジスタに供給されたマイクロ論理アドレ
スが固定マイクロプログラム記憶領域に該当しないと領
域判別手段によって判別された場合、選択器は、第２制
御メモリに保持されているロード動作制御プログラムの
起動マイクロアドレスを第２アドレスレジスタに供給す
るとともに第２制御メモリに保持されたロード動作制御
プログラムのシーケンスが終了するまでこのロード動作
制御プログラムの実行中のマイクロアドレスを第２アド
レスレジスタに供給する。一方、ロード回路は、第２制
御メモリに保持されたロード動作制御プログラムに従っ
て算出した実アドレスにより主記憶装置からマイクロプ
ログラムを読み出し、このマイクロプログラムを第１制
御メモリの可変マイクロプログラム記憶領域に書き込む
。この結果、主記憶装置から第１制御メモリの可変マイ
クロプログラム記憶領域にロードされたマイクロプログ
ラムが実行される。

［実施例］ 次にこの発明について図面を参照して説明する。

図はこの発明のマイクロプログラム制御装置の一実施例
を示すブロック図である。

１はマイクロプログラムを保持するための記憶領域とし
て１６３８４ワードの容量を有し、３１ビットの実アド
レスによってアクセスされる主記憶装置である。

２は１４ビットのマイクロ論理アドレスを保持する第１
アドレスレジスタである。

３は１ワードが１６バイトで構成された第１制御メモリ
であって、常駐させるべきマイクロプログラムを保持す
るための記憶領域（以下固定マイクロプログラム記憶領
域という）として７９３６ワードの容量を有し、これと
は別に主記憶装置１からロードされたマイクロプログラ
ムを保持するための記憶領域（以下可変マイクロプログ
ラム記憶領域）として２５６ワードの容量を有する。な
お、固定マイクロプログラム記憶領域としては、マイク
ロ論理アドレスｒｏｏｏＯＨ，〜ｒｌＥＦＦＨ，が、一
方、可変マイクロプログラム記憶領域としては、マイク
ロ論理アドレスｒｌＦＯｏＨ」〜ｒ　２　０　０　’Ｏ
　Ｈ　，が割り当てられている。ただしｒ｝｛Ｊは１６
進数を示すものである。この第１制御メモリ３は、第１
アドレスレジスタ２の保持する下位１３ビットからなる
マイクロ論理アドレスによってアクセスされる。

５は１ワード１６バイトで構成された第２制御メモリで
あって、２５６ワードの記憶容量を有し、主記憶装置１
から第１制御メモリ３へのマイクロプログラムのロード
動作を制御するためのマイクロプログラム（以下ロード
動作制御プログラムという）を保持している。この第２
制御メモリ５は、第２アドレスレジスタ４が保持する８
ビツトからなるマイクロアドレスによってアクセスされ
る。

なお、マイクロ論理アドレスは第１制御メモリ３をアク
セスする場合に使用するアドレスのことを指す。マイク
ロ論理アドレスを所定のアルゴリズムに従って処理する
ことによって、このマイクロ論理アドレスに対応ずる主
記憶装置１における実アドレスを求めることができる。

これに対して、マイクロアドレスは第２制御メモリ５を
アクセスする場合に使用するアドレスのことを指す。

以下、このような使い分けをして説明を行う。

６は命令語を入力して、この命令語に対応したマイクロ
プログラムのマイクロ論理アドレスと、このマイクロ論
理アドレスを第１アドレスレジスタ２に供給するよう制
御する指示とを出力するデコーダである． ７は第１制御メモリ３における固定マイクロプログラム
記憶領域（マイクロ論理アドレス「００００Ｈ」〜ｒｌ
ＥＦＦＨＪ）と、可変マイクロプログラム記憶領域（マ
イクロ論理アドレスｒｌＦ００ＨＪ〜ｒ２０００ＨＪ　
）との境界を示す判別マイクロ論理アドレスであるｒ　
Ｉ　Ｅ　Ｆ　Ｆ　Ｈ　，を保持する判別アドレスレジス
タである。

８は比較器であって、デコーダ６の出力である命令語に
対応したマイクロ論理アドレスが、判別アドレスレジス
タ７の保持するマイクロ論理アドレスｒｌＥＦＦＨＪ以
下である場合に「０」を出力し、ｒｌＦＯＯＨＪ以上で
ある場合に「１」を出力するようになっている。すなわ
ち、この比較器８は、命令語に対応してデコーダ６から
出力されたマイクロ論理アドレスが、第１制御メモリ３
の固定マイクロプログラム記憶領域に該当する場合に「
０」を出力し、該当しない場合に「１」を出力するよう
になっている。ここで、第１制御メモリ３の固定マイク
ロプログラム記憶領域に該当しない場合とは、デコーダ
６から出力されたマイクロ論理アドレスが第１制御メモ
リ３の可変マイクロプログラム記憶領域に該当する場合
、およびこの可変マイクロプログラム記憶領域よりも大
きなマイクロ論理アドレスに該当する場合をいう。

？はフリップフロップであって、比較器８の出力が「１
」になると、第２制御メモリ５に保持されたマイクロプ
ログラムによってリセットの指示を受けるまで上記「１
」を保持し続けるようになっている。

１０は第２制御メモリ５に保持されたロード動作制御プ
ログラムを起動させるための起動マイクロアドレスを保
持する起動アドレスレジスタである。

１１は比較器８の出力に従って所定のマイクロアドレス
を選択して第２アドレスレジスタ４に供給する選択器で
あり、比較器８の出力に応じて以下に示すように２種類
の動作を行う。

■　比較器８の出力がｒ■，であった場合、選択器１１
はロード動作制御プログラムの実行中のマイクロアドレ
スを保持する第２制御メモリ５の出力を選択して第２ア
ドレスレジスタ４に供給する。

■　比較器８の出力が「１」であった場合、選択器１１
はロード動作制御プログラムの起動マイクロアドレスを
保持する起動アドレスレジスタ１０の出力を選択して第
２アドレスレジスタ４に供給する． なお、第２制御メモリ５に保持されたロード動作制揶プ
ログラムの一連のシーケンスが実行されている間は、比
較器８の出力が「０」から「１」に変わっても、選択器
１１は切り替わらないようになっている。

１２は第１制御メモリ３から読み出されたマイクロプロ
グラムのマイクロ命令を保持する第１命令レジスタ、１
３は第２制御メモリ５から読み出されたマイクロプログ
ラムのマイクロ命令を保持する第２命令レジスタである
。

１４は第２ｉｉＩ１ｆ＃メモリ５に保持されたロード動
作制御プログラムに従って，すなわち、第２命令レジス
タ１３に供給され保持されるマイクロ命令に従って制御
され、主記憶装置１から第１制御メモリ３へのマイクロ
プログラムのロード動作を実行するロード回路である。

１５は受け取る指示に従ってマイクロ論理アドレスを選
択して第１アドレスレジスタ２に供給する選択器であり
、受け取る指示の種類に応じて以下に示す４種類の動作
を行う。なお、選択器１５の選択ブライオリティ（選択
優先順位）は下記■〜■の番号順となっている。

■　ロード回路１４から信号線１１．６を介して、主記
憶装置１から第１制御メモリ３にマイクロプログラムを
ロードするように指示を受けた場合、選択器１５はロー
ド回路１４から信号線１１７を介して供給されたマイク
ロ論理アドレスを選択する。

■　フリップフロッ７９の出力「１」を信号線１０６を
介して入力した場合、選択器１５は第１アドレスレジス
タ２の保持するマイクロ論理アドレスを選択する。

■　デコーダ６から信号線１０２を介して命令語に対応
するマイクロ論理アドレスを第１アドレスレジスタ２に
供給するように指示された場合、選択器１５はデコーダ
６の出力である命令語に対応したマイクロ論理アドレス
を選択する。

■　上記■〜■いずれの場合でもなければ、選択器１５
は、信号線１．１２−２を介して入力した、第１！ＩＪ
ｎメモリ３に保持されているマイクロプログラムの実行
中のマイクロ論理アドレスを選択する。

また、比較器８が「１」を出力すると、このｒ１，を受
け取った選択器１ｌは起動アドレスレジスタ】Ｏに保持
されているロード動作制御プログラムの起動マイクロア
ドレスを選択して第２アドレスレジスタ４に出力し、第
２アドレスレジスタ４がこの起動マイクロアドレスを第
２制御メモリ５に洪給ずることにより、第２制御メモリ
５に格納されているロード動作制御プログラムの実行が
開始される， このロード動作制御プログラムによって以下の制御動作
がなされる。

■　ロード動作制御プログラムにおける一連のシーケン
スの実行が終了するまで、選択器１１によってロード動
作制御プログラムの実行中のマイクロアドレスが選択さ
れる。

■　ロード動作制御プログラム実行中に第１命令レジス
タ１２に読み出されたマイクロ命令が実行？れないよう
にこのマイクロ命令が無効化されるように各部く図示せ
ず）に指示がなされる。

■　所定アルゴリズムに従って、第１アドレスレジスタ
２の保持するマイクロ論理アドレスからこのマイクロ論
理アドレスに対応する主記憶装置１．上の実アドレスが
求められ、主記憶装置１からこの実アドレスに対応する
マイクロプログラムが読み出される。

■　ロード回路１５によって、主記憶装置１から第１制
御メモリ３の記憶領域における可変マイクロプログラム
記憶領域（マイクロ論理アドレスｒｌＦＯＯＨＪ〜［２
０００ＨＪ　）にマイクロプログラムがロードさｈ書き
込みがなされる。

■　フリップフロップ９がリセットされてその出力がｒ
■，になる。

次に動作について説明する。

（１）ロード動作制御プログラム非実行時信号線１００
にある命令語が供給されることにより、デコーダ６は信
号線１０１にマイクロ論理アドレスｒ０２００Ｈ，を出
力するとともに信号線１０２に「１」を出力したとする
。この時点で、第２制御メモリ５（こ保持されているロ
ード動作制御プログラムは、ウェイｌ−（ＷＡＩＴ）状
態でありロード動作の制御を実行していない場合につい
て考える。なお、このウェイト状態とは、プログラムが
あるマイクロアドレスでループしている状態をいう。し
たがって、ウェイト状態ではループ動作を実行するため
のマイクロアドレスを第２υＩ御メモリ５に指示してや
る必要がある． 判別アドレスレジスタ７に保持されているマイクロ論理
アドレスはｒｌＥＦＦＨＪである．比較器８は、信号線
１０３から入力された上記マイクロ論理アドレスｒｌＥ
ＦＦＨＪに比較してデコーダ６から信号線１０１を介し
て入力されたマイクロ論理アドレスｒ０２００Ｈ，の方
が小さいので、信号線１０５に「０」を出力をする。

信号線１０５から「０」を入力した選択器１１は、第２
制御メモリ５から信号線１０９−２を介して供給される
ウェイト状態を指示するマイクロアドレスを選択し、こ
のウェイト状態を指示するマイクロアドレスを信号線１
０７を介して第２アドレスレジスタ４に供給する。この
結果、上記ウェイト状態を指示するマイクロアドレスは
第２アドレスレジスタ４から信号線】０８を介して第２
制御メモリ５に供給されるので、この第２制御メモリ５
に保持されているロード動作制御プログラムはウェイト
状態を維持する。

また、選択器１５に対して指示を与える信号線の内で信
号線１０２だけが「１」　（アクティブ）となっている
．すなわち、遇択器１５はデコーダ６から命令語に対応
するマイクロ論理アドレスを第１アドレスＩ／ジスタ２
に供給するように指示されているので、デコーダ６から
信号線１０１を介して供給されるマイクロ論理アドレス
ｒ０２００Ｈ」を選択し、このマイクロ論理アドレスｒ
０２００Ｈ　Ｊを信号線１１０を介して第１アドレスレ
ジスタ２に供給する。この第１アドレスレジスタ２から
信号線１１１−１を介してマイクロ論理アドレス「０２
００ＨＪを供給された第１制御メモリ３は、このマイク
ロ論理アドレスｒ０２００Ｈ，に対応するマイクロ命令
を信号線１１２に出力する。このマイクロ命令は第１命
令レジスタ１２に保持され、信号線１１３を介して各部
（図示せず）に出力されて実行される。

信号線１１２−２には次に第１制御メモリ３から読み出
されるべきマイクロ命令のマイクロ論理アドレスｒ０２
０１ＨＪが出力される。選択器１５は、第１制御メモリ
３から信号線＋１２−１を介して入力された指示に従っ
て、第１制御メモリ３から信号線１１２−２を介して供
給されたマイクロ論理アドレスｒ０２０ＬＨ．を信号線
１１０を介して第１アドレスレジスタ２に出力する。こ
の結果、第１アドレスレジスタ２はこのマイクロ論理ア
ドレスｒ０２０１ＨＪを保持することになる。そして、
信号線１００を介してデコーダ６に供給された命令語に
対応するマイクロプログラムの一連のシーケンスが終了
するまで上述と同様の動作が繰り返してなされる。

｛２ロード動作制御プログラム実行時 信号線１００に命令語が供給されることにより、デコー
ダ６は信号線１０１にマイクロ論理アドレスｒ２５００
ＨＪを出力ずるとともに、信号線１０２に「１」を出力
したとする。この時点で、第２制御メモリ５に保持され
ているロード動作制御プログラムは、ウェイト状態であ
りまだロード動作制御を実行していない場合について考
える。

判別アドレスレジスタ７に保持されているマイクロ論理
アドレスはｒｌＥＦＦＨ，である。比較器８は、信号線
１０３から入力された上記マイクロ論理アドレス１−Ｉ
ＥＦＦＨ」に比較してデコーダ６から信号線１０１を介
して入力されたマイクロ論理アドレスｒ２５００ＨＪの
方が大きいので、信号線１０５に「１」を出力する。

信号線１０５から「１」を入力した選択器１１は、起動
アドレスレジスタ１０から信号線１０４を介して供給さ
れる起動マイクロアドレスを選択し、この起動マイクロ
アドレスを信号線１０７を介して第２アドレスレジスタ
４に供給する。この結果、上記起動マイクロアドレスは
第２アドレスレジスタ４から信号線１０８を介して第２
制御メモリ５に供給されるので、この第２制御メモリ５
に保持されているロード動作制御プログラムの先頭のマ
イクロ命令が読み出され、ロード動作制御プログラムが
実行される。

なお、この時点で信号線１０５は「１」になっているが
、動作順序の関係上フリップフロップ９はまだセットさ
れていないので５その出力信号線１０６は「０」である
。したがって、選択器１５に対して指示を与える信号線
の内で信号線１０２だけが「１」　（アクティブ）とな
っている．すなわち、選択器１５はデコーダ６から命令
語に対応するマイクロ論理アドレスを第１アドレスレジ
スタ２に供給するように指示されているので、デコーダ
６から信号線１０１を介して供給されるマイクロ論理ア
ドレスｒ２５００Ｈ，を選択し、このマイクロ論理アド
レスｒ２５００ＨＪを信号線１１０を介して第１アドレ
スレジスタ２に供給する。

この第１アドレスレジスタ２から信号線１１１を介して
マイクロ論理アドレスｒ２５００Ｈ，を供給されたロー
ド回路１４は、第２制御メモリ５に保持されているロー
ド動作制御プログラムに従って動作する． ロード回路１４は、マイクロ論理アドレス「２５００Ｈ
，に対応するマイクロ命令が格納されている主記憶装置
１上での実アドレスを求め、この実アドレスによって主
記憶装置１からマイクロ論理アドレスｒ２５００ＨＪを
起動マイクロ論理アドレスとして持つマイクロプログラ
ムに対応したマイクロ命令を読み出す。

次に、ロード回路１４は、上記主記憶装置１から読み出
したマイクロ命令を第１制御メモリ３における可変マイ
クロプログラム記憶領域（マイクロ論理アドレスｒｌＦ
ＯＯＨ，〜ｒ２０００Ｈ」）に書き込む。全マイクロ命
令の書き込みが終了すると、ロード回路１４は、信号線
１１６，１．１７を介して選択器１５に指示を与えてマ
イクロ論理アドレスｒｌＦＯＯＨＪを信号線１１０を介
して第１アドレスレジスタ２に供給させる。

第２制御メモリ５に保持されたロード動作制御プログラ
ムが実行中されている間、第２命令レジスタ１３に保持
されたマイクロ命令に応じた動作がなされる，すなわち
、この第２命令レジスタ１３から信号線１１５を介して
各部（図示せず）に無効化を指示する信号が送出される
ことによって、第１−命令レジスタ１２に保持されてい
るマイクロ命令に応じて信号線１１３から上記各部に送
出される信号は無効化され続けることになる。

また、ロード動作制御プログラム終了時にも上記と同様
に第２命令レジスタ１３に保持されたマイクロ命令に応
じた動作がなされる，すなわち、第２命令レジスタ１３
から信号線１２０を介して出力された信号によってフリ
ップフロッ１９が「Ｏ」にされて初期状態にセットされ
る．以上の過程が終了すると、第１　，！ＩＩ御メモリ
３の出力信号線１１２にはマイクロ論理アドレス［２５
００ＨＪに対応するマイクロ命令が読み出され、実行さ
れることとなり、以後はこのマイクロプログラムのシー
ケンスが実行されることになる。

［発明の効果］ 以上説明したようにこの発明のマイクロプログラム制御
装置は、マイクロ論理アドレスを主記憶装置上の実アド
レスに変更し、この主記憶装置から第１制御メモリの可
変マイクロプログラム記憶領域へのマイクロプログラム
のロード動作を第２制御メモリに保持されているロード
動作制御プログラムを用いて制御して実行することによ
り、第１制御メモリにロードするマイクロプログラムの
容量に依存しないハードウェアを提供できる。したがっ
て、設計変更などによって第１制御メモリにロードする
マイクロプログラムの容量が増大した場合、従来と違っ
て新たなハードウェアを追加したり、現在のハードウエ
アを変更したりする必要がなく、マイクロプログラムを
変更するだけで対処できるという効果を有ずる。

また、アクセス頻度の小さいマイクロプログラムは、第
１制御メモリの固定マイクロプログラム記憶領域に常駐
させておく必要がないので、アクセスする必要が生じた
ときに第１制御メモリの可変マイクロプログラム記憶領
域にロードすればよい。したがって、全マイクロプログ
ラムを格納できる大容量の制御メモリを設けて全マイク
ロプログラムを常駐させる方式に比較すると、性能的に
は大差なく、しかも制御メモリなどのハードウェアの物
量が格段に少ないマイクロプログラム制御装置を提供で
きる効果がある。

【図面の簡単な説明】

図はこの発明のマイクロプログラム制御装置の一実施例
を示すブロック図である。 ２−　第１アドレスレジスタ、３・・・第１制御メモリ
、４・・・第２アドレスレジスタ、５・・・第２制御メ
モリ、７・・判別アドレスレジスタ、８・・・比較器（
領域判別手段）、１４・・・ロード回路、１５・・・選
択器。

Claims (1)

1. 【特許請求の範囲】 入力した命令語に対応するマイクロプログラムを実行す
   るマイクロプログラム制御装置において、 常駐すべきマイクロプログラムを保持するための固定マ
   イクロプログラム記憶領域および主記憶装置からロード
   されたマイクロプログラムを保持するための可変マイク
   ロプログラム記憶領域を有した第１制御メモリと、第１
   制御メモリをアクセスするマイクロ論理アドレスを保持
   した第１アドレスレジスタと、第１制御メモリにおける
   固定マイクロプログラム記憶領域と可変マイクロプログ
   ラム記憶領域との境界を示す判別マイクロ論理アドレス
   を保持する判別アドレスレジスタと、第１アドレスレジ
   スタに供給されたマイクロ論理アドレスを判別アドレス
   レジスタに保持された判別マイクロ論理アドレスと比較
   してこのマイクロ論理アドレスが固定マイクロプログラ
   ム記憶領域に該当するのか否かを判別する領域判別手段
   と、ロード動作制御プログラムを保持する第２制御メモ
   リと、第２制御メモリをアクセスするマイクロアドレス
   を保持した第２アドレスレジスタと、マイクロアドレス
   を第２アドレスレジスタに供給する選択器と、第２アド
   レスレジスタに保持されたロード動作制御プログラムに
   従って、第１アドレスレジスタに保持されたマイクロ論
   理アドレスに対応した実アドレスを算出するとともに主
   記憶装置から第１制御メモリへのマイクロプログラムの
   ロード動作を行うロード回路とを設け、 第１アドレスレジスタに供給されたマイクロ論理アドレ
   スが固定マイクロプログラム記憶領域に該当しないと領
   域判別手段によって判別された場合、選択器は、第２制
   御メモリに保持されているロード動作制御プログラムの
   起動マイクロアドレスを第２アドレスレジスタに供給す
   るとともに第２制御メモリに保持されたロード動作制御
   プログラムのシーケンスが終了するまでこのロード動作
   制御プログラムの実行中のマイクロアドレスを第２アド
   レスレジスタに供給し、ロード回路は、第２制御メモリ
   に保持されたロード動作制御プログラムに従って主記憶
   装置から第１制御メモリの可変マイクロプログラム記憶
   領域にマイクロプログラムをロードすることを特徴とす
   るマイクロプログラム制御装置。