JPH0229023A - 電圧比較器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアナログ入力電圧を異なるタイミングでサンプ
リングし、現サンプリング値と１サンプル前のサンプリ
ング値との大小を比較し、その比較した結果を論理レベ
ルの信号で出力する電圧比較器に関する。

〔従来の技術〕

第１図は従来の電圧比較器を示す回路図であり、サンプ
ルホールド回路２と増幅回路４から構成されている。以
下第５図に示すタイミングチャートを参照して回路動作
を説明する。

クロックφ１がＴ！の期間（ｒＨＪ）においてサンプル
ホールド回路２のＮＭＯＳトランジスタ１１はオンし、
予めホールドコンデンサ１０にサンプリングされていた
アナログ入力端子ＶＩＮはホールドコンデンサ１０にホ
ールドされた状態でインピーダンス変換器３を介して結
合コンデンサ１２へ印加される。この電圧をＶｌとする
。同時にＮＭＯＳトランジスタ６もオンし、入力端子１
に入力されたアナログ入力電圧ＶＩＮは、ホールドコン
デンサ７に印加されサンプリングされる。この電圧をｖ
２とする。

ここでクロックφ１の半分の周期のクロックφ！がｔｌ
の期間（ｒ）（Ｊ　）において、増幅回路４のＮＭＯ８
）ランジスタ１４はオンし、反転増幅器１３の入出力端
は短絡される。この結果、結合コンデンサ１２の出力端
は、反転増幅器１３の入力電位と出力電位が等しくなる
ことと、反転増幅器１３の入出力特性との２つの要因に
よって決定される電位（バランス電位）ＶＢに設定され
る。増幅回路４における以上の動作をオートゼロモード
という。このオートゼロモードにおいて結合コンデンサ
１２は、インピーダンス変換器３を介して入力される前
述のアナログ入力電圧ｖ１とバランス電位ＶＢとによっ
て充電される。このため結合コンデンサ１２の入力端に
おいてはアナログ入力電圧ｖｌが保持される。

次に、クロックφｌがＴ２の期間（ｒＬＪ）において、
ＮＭＯＳトランジスタ９はオンし、入力端子１に入力さ
れたアナログ入力電圧ＶＩＮはコンデンサ１０に印加さ
れサンプリングされる。この電圧をＶ、とする。同時に
ＮＭＯ８）ランジスタ８もオンし、ホールドコンデンサ
Ｔにサンプリングされていたアナログ入力電圧ｖ２はホ
ールドコンデンサ７にホールドされた状態でインピーダ
ンス変換器３を介して結合コンデンサ１２へ印加される
。

つまり、前述したアナログ入力電圧Ｖ！を保持している
結合コンデンサ１２の入力端へ新たにアナログ電圧■２
が印加されることによってＶｌからｖ２への電圧変化が
生じることになる。

ここでクロックφ２がｔ２の期間（ｒＬＪ）において、
増幅回路４ＯＮＭＯ８）ランジスタ１４はオフするから
反転増幅器１３の入力端すなわち結合コンデンサ１２の
出力端はハイインピーダンス状態とな９、ここにおける
新たな電荷の流入、流出は阻止される。従って前述した
結合コンデンサ１２の入力端で発生したＶ、からｖ２へ
の電圧変化はそのまま結合コンデンサ１２の出力端へ伝
達され、反転増幅器１３によって増幅される。アナログ
入力電圧Ｖ！とｖ２の大小関係がＶｌ＜Ｖｌの場合は「
Ｌ」の論理レベル信号が出力端子５よシ出力される。逆
に、アナログ入力電圧ｖ１　とｖ３の大小関係がＶｌ＞
Ｖ、の場合はｒＨＪの論理レベル信号が出力端子５より
出力される。増幅回路４における以上の動作を比較モー
ドという。

さらにクロックφ２がｔＢの期間ＣｒＨＪ　）において
、増幅回路４はオートゼロモードとな夛、ホールドコン
デンサＴにホールドされているアナログ入力電圧ｖ２は
インピーダンス変換器３を介して結合コンデンサ１２の
入力側へ印加され保持される。

そしてクロックφｌがＴ３の期間（ｒＨＪ）において、
ＮＭＯＳトランジスタ１１がオンし、ホールドコンデン
サ１０にホールドされていたアナログ入力電圧ｖ３はイ
ンピーダンス変換器３を介して結合コンデンサ１２の入
力側へ印加される。

クロックφ２がｔ４の期間（ｒＬＪ）において、増幅回
路４は比較モードとなりアナログ電圧ｖ２とｖ３の大小
関係が判定されＶｚくＶｚの場合はｒＬＪの論理レベル
信号が、Ｖｚ＞Ｖｓ　の場合は「Ｈ」の論理レベル信号
が出力端子５より出力される。

サンプルホールド回路２と増幅回路４は、以上の動作を
繰り返し、入力端子１から入力されるアナログ入力電圧
ＶＩＮをクロックφ！の半クロツク毎のタイミングでサ
ンプリングし、クロックφ雪の１クロツク毎のタイミン
グで、現サンプリング値と１サンプル前のサンプリング
値の大小を比較し、判定した結果を論理レベル信号とし
て出力端子５よシ出力する。

〔発明が解決しようとする課題〕

従来の電圧比較器は以上のように構成されており、サン
プルホールド回路２において２つのホールドコンデンサ
７．１０が必要であり、サンプルホールド回路２と増幅
回路４において２種類のクロックφｌ、φ鵞が必要であ
った。このために回路構成が複雑となる問題があった。

また、サンプルホールド回路２のホールドコンデンサ７
．１０はそれにホールドされる電圧の低下特性をある水
準に保つ必要があるのでその容量値を所定の値よシ下げ
ることができず、この電圧比較器をＩＣチップで製作す
る場合、ホールドコンデンサの面積はある程度以上の大
きさが必要となるため、このＩＣチップの面積は大きく
なり、製作コストが高価になるという問題があった。

本発明は上記のような課題を解決するためになされたも
ので、回路構成が単純でチップ面積も小さく安価に製作
できる電圧比較器を得ることを目的とする。

〔課題を解決するための手段〕

本発明の電圧比較器は、任意に変動するアナログ電圧あ
るいはそのアナログ電圧をサンプルホールドして得られ
るアナログ電圧が印加される入力端子と、入力端子にそ
の入力端が接続されたサンプルホールド回路と、サンプ
ルホールド回路の入力端と出力端の間に並列に接続され
サンプルホールド回路がサンプル状態にある期間にオン
しサンプルホールド回路がホールド状態にある期間にオ
フする第１のスイッチ手段と、一端がサンプルホールド
回路の出力端に接続された結合コンデンサと、結合コン
デンサの他端にその入力端が接続された反転増幅器と、
反転増幅器の入力端と出力端の間に並列に接続され第１
のスイッチ手段がオンの期間にオフし第１のスイッチ手
段がオフの期間にオンする第２のスイッチ手段と、反転
増幅器の出力端が接続された出力端子とからなっている
。

また、本発明の電圧比較器は、任意に変動するアナログ
電圧あるいはそのアナログ電圧をサンプルホールドし°
Ｃ得られるアナログ電圧が印加される入力端子と、入力
端子にその一端が接続され所定期間オンし所定期間オフ
する第１のスイッチ手段と、第１のスイッチ手段の他端
がその一端に接続された結合コンデンサと、結合コンデ
ンサの他端にその入力端が接続された反転増幅器と、反
転増幅器の入力端と出力端の間に並列に接続され第１の
スイッチ手段がオンの期間にオフし第１のスイッチ手段
がオフの期間にオンする第２のスイッチ手段と、反転増
幅器の出力端が接続された出力端子とからなっている。

また、本発明の電圧比較器は、任意に変動するアナログ
電圧あるいはそのアナログ電圧をサンプルホールドして
得られるアナログ電圧が印加される入力端子と、この入
力端子がその一端に接続された結合コンデンサと、結合
コンデンサの他端にその入力端が接続された反転増幅器
と、反転増幅器の入力端と出力端の間に並列に接続され
所定期間オンし所定期間オフするスイッチ手段と、反転
増幅器の出力端が接続された出力端子とからなつている
。

〔作用〕

本発明の電圧比較器においては、１つのサンプルホール
ド回路によってアナログ入力電圧がサンプリング及びホ
ールドされ、そのホールドされた電圧は結合コンデンサ
によって保持され、第１のスイッチ手段がオンすること
によって新たなアナログ入力電圧が結合コンデンサにさ
らに印加され、結合コンデンサに印加された新たなアナ
ログ入力電圧と１サンプル前に結合コンデンサによって
保持されているアナログ入力電圧との大小比較が行なか
れ、その結果は論理レベルの信号で出力される。

また、本発明の電圧比較器においては、第１のスイッチ
手段と結合コンデンサによってアナログ入力電圧がサン
プリング及びホールドされ、第１のスイッチ手段がオン
することによって新たなアナログ入力電圧が結合コンデ
ンサにさらに印加され、結合コンデンサに印加された新
たなアナログ入力電圧と１サンプル前に結合コンデンサ
にょって保持されているアナログ入力電圧との大小比較
が行なわれ、その結果は論理レベルの信号で出力される
。

また、本発明の電圧比較器においては、スイッチ手段が
オンしている期間に結合コンデンサによってアナログ入
力電圧がサンプリング及びホールドされ、スイッチ手段
がオフしている期間に新たなアナログ入力電圧が結合コ
ンデンサにさらに印加され、結合コンデンサに印加され
た新たなアナログ入力電圧と１サンプル前に結合コンデ
ンサによって保持されているアナログ入力電圧との大小
比較が行なわれ、その結果は論理レベルの信号で出力さ
れる。

〔実施例〕

第１図は本発明の電圧比較器の第１実施例を示す回路図
であｐ第１図と同一符号は同一部分または相当部分を示
す。

第１図において、２０はサンプルホールド回路でありス
イッチ手段２１，２４、ホールドコンデンサ２２及びイ
ンピーダンス変換器２３から構成されている。２５はス
イッチ手段でありサンプルホールド回路２０と並列に接
続されている。４は増幅回路であり結合コンデンサ１２
９反転増幅器１３及びスイッチ手段１５から構成されて
いる。

なお、スイッチ手段１５，２１，１４．２５はＮＭＯＳ
トランジスタ等に相当するスイッチ素子である。

次に本実施例の動作について説明する。クロックφ１が
「Ｌ」、φｌが「Ｈ」の期間、スイッチ手段２１はオフ
し、スイッチ手段２４はオンするためサンプルホールド
回路２０はホールド状態とな９、その直前に入力端子１
に印加されていたアナログ入力電圧ＶＩＮはホールドコ
ンデンサ２２にホールドされる。この電圧をホールド電
圧ｖｌとすると、ｖｌはインピーダンス変換器２３とオ
ン状態のスイッチ手段２４を介して結合コンデンサ１２
の入力側に印加される。そして増幅回路４はスイッチ手
段１５がオンのためオートゼロモードとなシ結合コンデ
ンサ１２の出力側にはバランス電圧ｖＢが印加される。

この結果結合コンデンサ１２はｖｌとｖ！＋によって充
電される。

次に、クロックφ１が「Ｈ」、φｘＺ＞ＥｒＬｊ１７）
期間、サンプルホールド回路２０においテ、スイッチ手
段２１はオン、スイッチ手段２４はオフとなるためサン
プルホールド回路２０はサンプル状態となりホールドコ
ンデンサ２２の一端には入力端子１から入力したアナロ
グ入力電圧ＶＩＮが印加され、サンプリングされる。こ
の電圧をサンプリング電圧ｖ２とすると、Ｖ！はオン状
態のスイッチ手段２５を介して結合コンデンサ１２の入
力側へも印加される。また、このとき増幅回路４はスイ
ッチ手段１５がオフしているため比較モードとなる。つ
まυ結合コンデンサ１２の入力側に印加される電圧はホ
ールド電圧ｖｌからサンプリング電圧ｖ２に変化する。

この変化は比較モードの増幅回路４によって増幅され、
ｖｌくｖ２ならば「Ｌ」が、ｖｌ＞ｖ、ならばｒＨＪが
出方端子５へ出力される。

そして再びクロックφｌが「Ｌ」、φ１が「Ｈ」となる
と、サンプルホールド回路２０はホールド状態となり前
回サンプリングされた電圧ｖ２はホールド電圧ｖ２とし
て結合コンデンサ１２へ印加され充電される。

さらにクロックφｌがｒＨＪ、φ１が「Ｌ」となると、
サンプルホールド回路２０はサンプル状態となり新たに
アナログ入力電圧ＶＩＮが印加されサンプリングされる
。この電圧をサンプリング電圧ｖ３とすると、ｖ３は比
較モードとなってｖする増幅回路４へ印加され、前回と
同様にｖｌとｖ３の電圧比較が行なわれ、ｖｌ（Ｖ３な
らばｒＬＪが、ｖｌ＞ｖ３ならばｒＨＪが出力端子５へ
出力される。

本実施例の電圧比較器は以上の動作を繰り返すことによ
って、クロックφ１及びφｌの１クロック分異なるタイ
ミングでサンプリングされた現サンプリング値と１サン
プル前のサンプリング値の大小を比較し、判定した結果
を論理レベル信号として出力端子５より出力する。

なお、本実施例では増幅回路を１段として構成したが、
これに限るものではなく反転増幅器あるいは本実施例で
示した増幅回路を本実施例における増幅回路の出力端に
１段以上接続して構成してもよい。

第２図は本発明の電圧比較器の第２実施例を示す回路図
である。第１図と同一符号は同一部分または相当部分を
示す。

第２図において、クロックφｌがｒＬＪ、φ１がｒＨＪ
の期間、スイッチ手段１５はオンし増幅回路４はオート
ゼロモードにな９結合コンデンサ１２の出力側にはバラ
ンス電圧ＶＢが印加される。

このとき、スイッチ手段２５はオフしその直前に入力端
子１に印加されていたアナログ入力電圧ＶＩＮが結合コ
ンデンサに印加される。この電圧をｖｌとする。ここで
結合コンデンサ１２０入力端はハイインピーダンス状態
となりアナログ入力電圧Ｖ、は保持された状態になる。

次に、クロックφ１が「Ｈ」、φｌがｒＬＪの期間、ス
イッチ手段１５はオフし増幅回路４は比較モードになる
。このときスイッチ手段２５はオンするため入力端子１
に入力されたアナログ入力電圧ＶＩＮは結合コンデンサ
１２の入力端へ印加される。この電圧をｖｌとすると、
増幅回路４の入力端の電位はｖｌからｖｌへと変化し、
比較モードの増幅回路４によって増幅される。このとき
ｖｌ＜　Ｖ　ｚならばｒＬＪが、ｖ　１）　Ｖ、　すら
ばｒｌ（Ｊが出力端子５へ出力される。

次に再びクロックφ１が「Ｌ」、φ１がｒＨＪの期間に
なると、増幅回路４は、その入力端にアナログ入力電圧
ｖ２を印加された状態でスイッチ手段１５がオンし、オ
ートゼロモードとなる。

そしてクロックφｌが「Ｈ」、φｌが「Ｌ」の期間にな
ると、増幅回路４は、その入力端に新たにアナログ入力
電圧ＶＩＮを印加された状態でスイッチ手段１５がオフ
し、比較モードとなる。この電圧をｖ３とすると、前述
と同様の比較がｖｌとｖ３との間で行なわれ、Ｖ、（Ｖ
３ならばｒＬｊが、Ｖ２　＞Ｖｓならば「Ｈ」が出力端
子５へ出力される。

本実施例の電圧比較器は、以上のような動作を繰り返す
ことによって、クロックφｌ及びφ１の■クロック分異
なるタイミングでサンプリングされた現サンプリング値
と１サンプル前のサンプリング値の大小を比較し、判定
した結果を論理レベル信号として出力端子５より出力す
る。

第３図は本発明の電圧比較器の第３実施例を示す回路図
である。第１図と同一符号は同一部分または相当部分を
示す。

第３図において、φ１が「Ｈ」の期間、スイッチ手段１
５はオンし増幅回路４はオートゼロモードになシ結合コ
ンデンサ１２の出力側にはバランス電圧ＶＢが印加され
る。したがって、オートゼロモードが終了する直前のア
ナログ入力電圧ＶＩＮｋ　Ｖ　ｔ　とすると、結合コン
デンサ１２はアナログ入力電圧Ｖ！とバランス電圧ＶＢ
　とによって充電される。

次に、φｌが「Ｌ」の期間、スイッチ手段１５はオフし
増幅回路４は比較モードになる。ここで比較モードが終
了する直前のアナログ入力電圧ＭＩＮをｖｌとすると、
増幅回路４の入力端の電位はｖＬからｖｌへと変化し、
この電圧変化が比較モードの増幅回路４によって増幅さ
れる。このときＶｌ＜Ｖ、ならばｒＬＪが、Ｖｔ＞Ｖｚ
ならばｒＨＪが出力端子５へ出力される。

本実施例の１圧比較器は、以上のような動作を繰り返す
ことによって、クロックφ１の半クロツク分異なるタイ
ミングでサンプリングされた現サンプリング値と１サン
プル前のサンプリング値の大小を比較し、判定した結果
を論理レベル信号として出力端子５よシ出力する。

なお、第２実施例および第３実施例において、増幅回路
４の増幅動作は位相の遅れを伴なうために、見掛は上比
較されるアナログ入力電圧’Ｉ’ＩＮと実際に比較され
るアナログ入力電圧ＶＩＮとの間には、時間差を生ずる
。このため、比較結果を高い精度で得たい場合に、アナ
ログ入力電圧ＶＩＮがランダムに変化するとき、あるい
はその周波数成分が高いときには、「Ｈ」を出力すべき
ところでｒＬＪを出力するなどの誤差を生じることがあ
る。

このような誤差をなくシ、アナログ入力電圧ＶＩＮの比
較結果を精度よく得るためには、さらにサンプルホール
ド回路を入力端子１の前段に設け、確定したアナログ入
力電圧ｖ！Ｎを入力すればよい。

また、比較結果をそれほど高い精度で得る必要がない場
合に、アナログ入力電圧ｖｒｙが単調増加あるいは単調
減少するときは、比較結果に誤差が生じる恐れはないか
ら、サンプルホールドせずにアナログ入力電圧ｖＩＮを
そのまま入力端子１に入力すればよい。

〔発明の効果〕 以上のように本発明の電圧比較器によれば、１つのスイ
ッチ手段が、並列に接続された１つのサンプルホールド
回路を介して、または、１つのスイッチ手段だけを介し
て、あるいは直接に、アナログ入力電圧を増幅回路へ入
力する回路構成にしたため、従来に比ベサンプルホール
ド回路用の部品の一部あるいは全部を省くことができ、
また、従来は２種類必要だったクロックを１種類に減ら
すことができるため、回路構成を単純化することが可能
となる。このため、本発明の電圧比較器を製作する場合
、そのチップ面積を小型化して製作コストを安価にする
ことができる。

【図面の簡単な説明】

第１−は本発明の第１実施例を示す回路図、第２図は本
発明の第２実施例を示す回路図、第３図は本発明の第３
実施例を示す回路図、第１図は従来例を示す回路図、第
５図は従来例のクロックを示すタイミングチャートであ
る。 １・・・・入力端子、４・・・・増幅回路、５・・・・
出力端子、１２・・・・結合コンデンサ、１３・―・・
反転増幅器、１５　、２５・・・・スイッチ手段、２０
・―・拳サンプルホールド回路。 第１図 品２図

Claims (3)

【特許請求の範囲】
1. （１）任意に変動するアナログ電圧あるいはそのアナロ
   グ電圧をサンプルホールドして得られるアナログ電圧が
   印加される入力端子と、 前記入力端子にその入力端が接続されたサンプルホール
   ド回路と、 前記サンプルホールド回路の入力端と出力端の間に並列
   に接続され前記サンプルホールド回路がサンプル状態に
   ある期間にオンし前記サンプルホールド回路がホールド
   状態にある期間にオフする第１のスイッチ手段と、 一端が前記サンプルホールド回路の出力端に接続された
   結合コンデンサと、 前記結合コンデンサの他端にその入力端が接続された反
   転増幅器と、 前記反転増幅器の入力端と出力端の間に並列に接続され
   前記第１のスイッチ手段がオンの期間にオフし前記第１
   のスイッチ手段がオフの期間にオンする第２のスイッチ
   手段と、 前記反転増幅器の出力端が接続された出力端子とからな
   る電圧比較器。
2. （２）任意に変動するアナログ電圧あるいはそのアナロ
   グ電圧をサンプルホールドして得られるアナログ電圧が
   印加される入力端子と、 前記入力端子にその一端が接続され所定期間オンし所定
   期間オフする第１のスイッチ手段と、前記第１のスイッ
   チ手段の他端がその一端に接続された結合コンデンサと
   、 前記結合コンデンサの他端にその入力端が接続された反
   転増幅器と、 前記反転増幅器の入力端と出力端の間に並列に接続され
   前記第１のスイッチ手段がオンの期間にオフし前記第１
   のスイッチ手段がオフの期間にオンする第２のスイッチ
   手段と、 前記反転増幅器の出力端が接続された出力端子とからな
   る電圧比較器。
3. （３）任意に変動するアナログ電圧あるいはそのアナロ
   グ電圧をサンプルホールドして得られるアナログ電圧が
   印加される入力端子と、 前記入力端子がその一端に接続された結合コンデンサと
   、 前記結合コンデンサの他端にその入力端が接続された反
   転増幅器と、 前記反転増幅器の入力端と出力端の間に並列に接続され
   所定期間オンし所定期間オフするスイッチ手段と、 前記反転増幅器の出力端が接続された出力端子とからな
   る電圧比較器。