JPH02284419A - テーパー付き貫通孔をエッチング形成する方法 - Google Patents
テーパー付き貫通孔をエッチング形成する方法Info
- Publication number
- JPH02284419A JPH02284419A JP2072247A JP7224790A JPH02284419A JP H02284419 A JPH02284419 A JP H02284419A JP 2072247 A JP2072247 A JP 2072247A JP 7224790 A JP7224790 A JP 7224790A JP H02284419 A JPH02284419 A JP H02284419A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- tapered
- resist
- diameter
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 52
- 238000005530 etching Methods 0.000 title claims description 28
- 239000000758 substrate Substances 0.000 claims description 63
- 239000002184 metal Substances 0.000 claims description 44
- 239000004065 semiconductor Substances 0.000 claims description 40
- 239000011248 coating agent Substances 0.000 claims description 29
- 238000000576 coating method Methods 0.000 claims description 29
- 239000000203 mixture Substances 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims 1
- 238000001020 plasma etching Methods 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 235000012431 wafers Nutrition 0.000 description 15
- WMIYKQLTONQJES-UHFFFAOYSA-N hexafluoroethane Chemical compound FC(F)(F)C(F)(F)F WMIYKQLTONQJES-UHFFFAOYSA-N 0.000 description 14
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 10
- 230000003628 erosive effect Effects 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 4
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- -1 C 'HF3 Chemical compound 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、テーパー（１き貫通孔を画定するためにコー
ティングした半導体基板をエツチングする方法及びコー
ティングがこの様なテーパー（＝Ｉき貫通孔を画定する
ためにエツチングされているコーティングした半導体基
板に関するものである。更に詳細には、本発明は、コー
ティングした半導体基板（例えば、集積回路製造プロセ
スにおいて使用される半導体ウェハ）のコーティングを
プラズマエツチングすることによりテーパー付き貫通孔
を画定する方法及びそのコーティングがこの様なテーパ
ー付き貫通孔を画定すべくプラズマエツチングされてい
るコーティングを有する半導体基板に関するものである
。
ティングした半導体基板をエツチングする方法及びコー
ティングがこの様なテーパー（＝Ｉき貫通孔を画定する
ためにエツチングされているコーティングした半導体基
板に関するものである。更に詳細には、本発明は、コー
ティングした半導体基板（例えば、集積回路製造プロセ
スにおいて使用される半導体ウェハ）のコーティングを
プラズマエツチングすることによりテーパー付き貫通孔
を画定する方法及びそのコーティングがこの様なテーパ
ー付き貫通孔を画定すべくプラズマエツチングされてい
るコーティングを有する半導体基板に関するものである
。
従来技術
従来の集積回路製造プロセスにおいては、その上に金属
パターンか（＝１着形成されており゛１′導体基板（典
型的にはシリコン）からなるウエノ＼を、最初に、酸化
物層でコーティングする。次いて、この酸化物層上に「
レジスト」として知られる層をコーティングする。該基
板の所定領域」二又は該基板上に付着形成した金属パタ
ーンの所定領域」二に直接的に導電性物質をイ＝Ｉ着形
成するために、この様な領域上の酸化物層及びレジスト
層を除去せねばならない。この様な除去によって形成さ
れる酸化物層及びレジスト層を介してのチャンネルは［
貫通孔、即ちビア（ｖ ｉ ａ） Ｊとして知られてい
る。この様な貫通孔を形成するために、種々の従来のエ
ッチンクプロセスが使用されている。
パターンか（＝１着形成されており゛１′導体基板（典
型的にはシリコン）からなるウエノ＼を、最初に、酸化
物層でコーティングする。次いて、この酸化物層上に「
レジスト」として知られる層をコーティングする。該基
板の所定領域」二又は該基板上に付着形成した金属パタ
ーンの所定領域」二に直接的に導電性物質をイ＝Ｉ着形
成するために、この様な領域上の酸化物層及びレジスト
層を除去せねばならない。この様な除去によって形成さ
れる酸化物層及びレジスト層を介してのチャンネルは［
貫通孔、即ちビア（ｖ ｉ ａ） Ｊとして知られてい
る。この様な貫通孔を形成するために、種々の従来のエ
ッチンクプロセスが使用されている。
例えば、従来の非等方性プラズマエッチプロセスは、レ
ジスト層及び酸化物層の面に対して実質的に垂直な側壁
を持った貫通孔（即ち、［テーパなし」貫通孔）を形成
する。この様なテーパーなし貫通孔は、コーティングし
たウェハを、典型的にはＣＨＦ３、Ｃ２Ｆ６、又はＣＨ
Ｆ ３ ／ Ｃ２Ｆ６混合物からなる酸化物エツチング
プラズマへ露呈させることによって、この様なプロセス
において形成される。これらのフルオロカーボンは、し
ばしば、酸化物エツチング物質として使用される。なぜ
ならば、これらのフルオロカーボンは、シリコン基板上
に被着形成されているレジスト層及び酸化物層を侵食す
る特性時間期間中に亘りシリコンを侵食することがない
という意味においてシリコンに対し「選択性」があるか
らである。
ジスト層及び酸化物層の面に対して実質的に垂直な側壁
を持った貫通孔（即ち、［テーパなし」貫通孔）を形成
する。この様なテーパーなし貫通孔は、コーティングし
たウェハを、典型的にはＣＨＦ３、Ｃ２Ｆ６、又はＣＨ
Ｆ ３ ／ Ｃ２Ｆ６混合物からなる酸化物エツチング
プラズマへ露呈させることによって、この様なプロセス
において形成される。これらのフルオロカーボンは、し
ばしば、酸化物エツチング物質として使用される。なぜ
ならば、これらのフルオロカーボンは、シリコン基板上
に被着形成されているレジスト層及び酸化物層を侵食す
る特性時間期間中に亘りシリコンを侵食することがない
という意味においてシリコンに対し「選択性」があるか
らである。
しかしながら、この様な従来のプロセスによって形成さ
れるテーパーなし貫通孔内に金属が付着形成される場合
に、その金属のカバレッジ即ち被覆性能は典型的に劣っ
たものである。この様な現象は、典型的な金属（＝Ｊ着
プロセスにおいては、金属カバレッジは、貫通孔開口を
介して貫通孔の内側へ到達する金属の量によって制限さ
れ且つ垂直（テーパーなし）貫通孔側壁」二に均一に金
属を分布させる能力によって制限されるということを認
識することによって説明することか可能である。
れるテーパーなし貫通孔内に金属が付着形成される場合
に、その金属のカバレッジ即ち被覆性能は典型的に劣っ
たものである。この様な現象は、典型的な金属（＝Ｊ着
プロセスにおいては、金属カバレッジは、貫通孔開口を
介して貫通孔の内側へ到達する金属の量によって制限さ
れ且つ垂直（テーパーなし）貫通孔側壁」二に均一に金
属を分布させる能力によって制限されるということを認
識することによって説明することか可能である。
本発明者らの知見によれば、ＴｉＷ／Ａρ／ＴｉＷのサ
ンドイッチ構造からなる金属膜を１，０ミクロンの深さ
を有し１．５ミクロンの直径を有する従来の円筒状の貫
通孔内に従来の態様でスパッタさせた場合、その結果貫
通孔側壁」二に得られる金属のカバレッジは、しばしば
、２０％以下のものである。
ンドイッチ構造からなる金属膜を１，０ミクロンの深さ
を有し１．５ミクロンの直径を有する従来の円筒状の貫
通孔内に従来の態様でスパッタさせた場合、その結果貫
通孔側壁」二に得られる金属のカバレッジは、しばしば
、２０％以下のものである。
側壁上の金属カバレッジを改良するために試みられた技
術の一つは、側壁がテーパー（＝Ｉき形状を持った貫通
孔を形成することである。この様なテーパー形状を有す
る貫通孔は、従来のレジスト侵食プラズマエッチプロセ
スを使用することによって形成することが可能である。
術の一つは、側壁がテーパー（＝Ｉき形状を持った貫通
孔を形成することである。この様なテーパー形状を有す
る貫通孔は、従来のレジスト侵食プラズマエッチプロセ
スを使用することによって形成することが可能である。
この様なレジストエッチプロセスにおいては、例えばＣ
ＨＦ３、Ｃ２Ｆ６又はＣＨＦ３／Ｃ２ａｒ、混合物など
のような酸化物エッチ物質と酸素との混合物からなるプ
ラズマへ露呈させることによって、レジストと酸化物層
とを同時的に侵食する（垂直エッチンク速度と横方向エ
ツチング速度とが一定の割合）。
ＨＦ３、Ｃ２Ｆ６又はＣＨＦ３／Ｃ２ａｒ、混合物など
のような酸化物エッチ物質と酸素との混合物からなるプ
ラズマへ露呈させることによって、レジストと酸化物層
とを同時的に侵食する（垂直エッチンク速度と横方向エ
ツチング速度とが一定の割合）。
酸化物エッチ物質と酸素との選択した混合物が与えられ
ると、このプロセスで形成される貫通孔側壁の傾斜は固
定されたものとなる。従って、レジスト又は酸化物層の
厚さ（又は、金属付着物の厚さ又は半導体基板上のその
他の地形的特徴）が変化すると、第１図を参照すると容
易に理解されるような態様で、この様なプロセスによっ
て形成される貫通孔の底部直径（臨界的寸法即ちｒＣＤ
Ｊとも呼称される）が変化する。
ると、このプロセスで形成される貫通孔側壁の傾斜は固
定されたものとなる。従って、レジスト又は酸化物層の
厚さ（又は、金属付着物の厚さ又は半導体基板上のその
他の地形的特徴）が変化すると、第１図を参照すると容
易に理解されるような態様で、この様なプロセスによっ
て形成される貫通孔の底部直径（臨界的寸法即ちｒＣＤ
Ｊとも呼称される）が変化する。
従来のレジスト侵食プラズマエッチプロセスによって形
成されるタイプの三つの貫通孔４１，４２．４３を第１
図に示しである。第１図は、酸化物層２０とレジスト３
０とでコーティングされている半導体基板１０の断面を
示している。金属部分１４は、基板１０上に付着形成さ
れており、且つ金属部分１５は基板１０上の地形的特徴
部１６上に付着形成されている。第１図の面は基板１０
と酸化物層２０との間の平坦な界面に対して垂直である
ので、貫通孔４１，４２．４３の各々の断面が第１図に
おいて示されている。貫通孔４１゜４２．４３は、截頭
円錐又は円錐形状とすることが可能であり、又は第１図
の面に対して垂直な長手方向軸に関して横方向に拡大さ
せることが可能である。貫通孔４１．．４２．４３は、
金属部分１５、金属部分１４、及び基板１０の表面上の
領域１７のそれぞれの上方の層２０及び３０を同一の期
間に亘ってレジストエツチングプラズマに露呈させるこ
とによって形成したものである。金属部分１４へ延在す
る貫通孔４１の臨界的司法（即ちｒｃＤＪ ）は、大き
さＡを有しており、それは金属部分１５へ延在する貫通
孔４２の臨界的寸法ＣＤ（大きさＢを持っている）より
も小さい。領域１７上方の酸化物２０の厚さは厚くなっ
ているので、領域１７上方の貫通孔４３は領域１７へ完
全に貫通して延在しておらす、従って貫通孔４３は基板
１０へ到達するためには更に付加的な時間に亘ってエツ
チングすることが必要である（即ち、「オーバーエッチ
」することが必要である）。しかしながら、貫通孔４３
が領域１７へ到達するような十分な時間期間に亘ってオ
ーバーエッチされるとすると、基板１０から最も遠い位
置の貫通孔４３のこの様にしてオーバーエッチしたもの
の部分の直径は（即ち、オーバーエッチした貫通孔４３
の「開口」の直径）は、貫通孔４１又は４２の開口直径
（長さＣ）よりも不所望な程度にかなりな大きなものと
なる。
成されるタイプの三つの貫通孔４１，４２．４３を第１
図に示しである。第１図は、酸化物層２０とレジスト３
０とでコーティングされている半導体基板１０の断面を
示している。金属部分１４は、基板１０上に付着形成さ
れており、且つ金属部分１５は基板１０上の地形的特徴
部１６上に付着形成されている。第１図の面は基板１０
と酸化物層２０との間の平坦な界面に対して垂直である
ので、貫通孔４１，４２．４３の各々の断面が第１図に
おいて示されている。貫通孔４１゜４２．４３は、截頭
円錐又は円錐形状とすることが可能であり、又は第１図
の面に対して垂直な長手方向軸に関して横方向に拡大さ
せることが可能である。貫通孔４１．．４２．４３は、
金属部分１５、金属部分１４、及び基板１０の表面上の
領域１７のそれぞれの上方の層２０及び３０を同一の期
間に亘ってレジストエツチングプラズマに露呈させるこ
とによって形成したものである。金属部分１４へ延在す
る貫通孔４１の臨界的司法（即ちｒｃＤＪ ）は、大き
さＡを有しており、それは金属部分１５へ延在する貫通
孔４２の臨界的寸法ＣＤ（大きさＢを持っている）より
も小さい。領域１７上方の酸化物２０の厚さは厚くなっ
ているので、領域１７上方の貫通孔４３は領域１７へ完
全に貫通して延在しておらす、従って貫通孔４３は基板
１０へ到達するためには更に付加的な時間に亘ってエツ
チングすることが必要である（即ち、「オーバーエッチ
」することが必要である）。しかしながら、貫通孔４３
が領域１７へ到達するような十分な時間期間に亘ってオ
ーバーエッチされるとすると、基板１０から最も遠い位
置の貫通孔４３のこの様にしてオーバーエッチしたもの
の部分の直径は（即ち、オーバーエッチした貫通孔４３
の「開口」の直径）は、貫通孔４１又は４２の開口直径
（長さＣ）よりも不所望な程度にかなりな大きなものと
なる。
一方、改良したメタルカバレッジは、従来のウェットエ
ッチプロセス又は逐次的なドライ及びウェットエッチプ
ロセスを使用することによって得ることが可能である。
ッチプロセス又は逐次的なドライ及びウェットエッチプ
ロセスを使用することによって得ることが可能である。
この様な種類のプロセスによって形成されるタイプの二
つの貫通孔を第２図に示しである。ウェットエツチング
において使用される液体化学液（典型的には酸）は、レ
ジストの未露光部分（点線で示したレジスト部分３４及
び３５）を侵食するが、例えばレジスト部分３１゜３２
．３３などのようなレジストの露光部分と反応すること
はない。従って、ウェットエツチングプロセスは、十分
に長い時間に亘って実施されると、例えば部分３１など
のように、露光レジスト部分の下側をエツチングしアン
ダーカットを発生する。より一般的には、ウェットエツ
チングは等方向エツチングプロセス（即ち、垂直方向及
び横方向のエツチング速度が実質的に同じ）であるので
、ウェットエツチングは、高いアスペクト比を持った貫
通孔をエツチングするのには不向きである。尚、「アス
ペクト比」とは、貫通孔の横方向寸法に対する貫通孔の
深さ（即ち、半導体基板の面に対し垂直な方向における
「垂直方向」の範囲）との比を表わしている。
つの貫通孔を第２図に示しである。ウェットエツチング
において使用される液体化学液（典型的には酸）は、レ
ジストの未露光部分（点線で示したレジスト部分３４及
び３５）を侵食するが、例えばレジスト部分３１゜３２
．３３などのようなレジストの露光部分と反応すること
はない。従って、ウェットエツチングプロセスは、十分
に長い時間に亘って実施されると、例えば部分３１など
のように、露光レジスト部分の下側をエツチングしアン
ダーカットを発生する。より一般的には、ウェットエツ
チングは等方向エツチングプロセス（即ち、垂直方向及
び横方向のエツチング速度が実質的に同じ）であるので
、ウェットエツチングは、高いアスペクト比を持った貫
通孔をエツチングするのには不向きである。尚、「アス
ペクト比」とは、貫通孔の横方向寸法に対する貫通孔の
深さ（即ち、半導体基板の面に対し垂直な方向における
「垂直方向」の範囲）との比を表わしている。
金属カバレッジが悪いということ及びＣＤ変動があると
いう上述した両方の問題を除去するような態様でプラズ
マエツチングプロセスによりどの様にして貫通孔を形成
するかということは本発明が出現するまで未知のことで
あった。更に、高いアスペクト比を持った貫通孔をエツ
チング形成する場合に、金属カバレッジが悪いという問
題及びＣＤ変動が発生するという問題の両方の問題をど
の様にして解消するかということは本発明が提案される
まで未知の問題であった。
いう上述した両方の問題を除去するような態様でプラズ
マエツチングプロセスによりどの様にして貫通孔を形成
するかということは本発明が出現するまで未知のことで
あった。更に、高いアスペクト比を持った貫通孔をエツ
チング形成する場合に、金属カバレッジが悪いという問
題及びＣＤ変動が発生するという問題の両方の問題をど
の様にして解消するかということは本発明が提案される
まで未知の問題であった。
目 的
本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、テーハー付き貫通孔
を画定するだめのコーティングした半導体基板をエツチ
ングする方法及びこの様なテーパー付き貫通導体を画定
するためにエツチングしたコーティングを具備するコー
ティングした半導体基板を提供することを目的とする。
した如き従来技術の欠点を解消し、テーハー付き貫通孔
を画定するだめのコーティングした半導体基板をエツチ
ングする方法及びこの様なテーパー付き貫通導体を画定
するためにエツチングしたコーティングを具備するコー
ティングした半導体基板を提供することを目的とする。
構成
本発明方法は、レジスト又は酸化物層の厚さに変動があ
り月つ半導体基板上の金属付着物又はその他の地形的特
徴部の厚さに変動があったとしても、−様な底部直径（
ｃＤ）を持ったテーパー付き貫通孔を形成するマルチス
テップのプラズマエツチング方法である。本発明の半導
体基板は、この様なチーパートｊき貫通孔を画定すべく
プラズマエツチングされているコーティングを有してい
る。
り月つ半導体基板上の金属付着物又はその他の地形的特
徴部の厚さに変動があったとしても、−様な底部直径（
ｃＤ）を持ったテーパー付き貫通孔を形成するマルチス
テップのプラズマエツチング方法である。本発明の半導
体基板は、この様なチーパートｊき貫通孔を画定すべく
プラズマエツチングされているコーティングを有してい
る。
本発明の一実施例においては、本発明方法の第一ステッ
プか非等方性酸化物プラズマエッチ操作であり、それは
レジストを介して貫通し月っ酸化物層内へ延在し且つＣ
Ｄに実質的に等しい直径を持ったテーパーなし貫通孔を
形成する。好適実施例においては、この操作において使
用されるプラズマは、例えばＣＨＦ３、Ｃ２Ｆ６又はＣ
ＨＦ３／Ｃ２Ｆ６混合物などのような公知のエッチャン
トではなく主にＣＦ４からなるプラズマを使用する。
プか非等方性酸化物プラズマエッチ操作であり、それは
レジストを介して貫通し月っ酸化物層内へ延在し且つＣ
Ｄに実質的に等しい直径を持ったテーパーなし貫通孔を
形成する。好適実施例においては、この操作において使
用されるプラズマは、例えばＣＨＦ３、Ｃ２Ｆ６又はＣ
ＨＦ３／Ｃ２Ｆ６混合物などのような公知のエッチャン
トではなく主にＣＦ４からなるプラズマを使用する。
本発明方法の一実施例においては三つのステップを有し
ており、それはレジストを介して延在し１且つＣＤより
も実質的に大きな開口直径を持った上部テーパーなし部
分を有し、且つ酸化物層内に延在し且つＣＤに実質的に
等しい直径を持った下部テーパーなし部分を有する「ス
テップ型」即ち「段差付き」貫通孔を形成する。この実
施例の第ニステップは、等方性レジストプラズマエッチ
操作であり、それはレジストを介して延在する上部貫通
孔部分の直径を増加させるが、酸化物層内に延在する下
部貫通孔部分を著しく拡大することはない。この実施例
の第三ステップは、非等方性酸化物プラズマエッチ操作
であり、それはＣＦ４プラズマを使用して、酸化物層内
に延在する下部貫１ つ 通孔部分を侵食し、且つそれは又貫通孔法さを所望の全
体的深さへ増加させる。好適には、第ニステップにおい
て使用するプラズマは、実質的に０２のみからなるプラ
ズマである。
ており、それはレジストを介して延在し１且つＣＤより
も実質的に大きな開口直径を持った上部テーパーなし部
分を有し、且つ酸化物層内に延在し且つＣＤに実質的に
等しい直径を持った下部テーパーなし部分を有する「ス
テップ型」即ち「段差付き」貫通孔を形成する。この実
施例の第ニステップは、等方性レジストプラズマエッチ
操作であり、それはレジストを介して延在する上部貫通
孔部分の直径を増加させるが、酸化物層内に延在する下
部貫通孔部分を著しく拡大することはない。この実施例
の第三ステップは、非等方性酸化物プラズマエッチ操作
であり、それはＣＦ４プラズマを使用して、酸化物層内
に延在する下部貫１ つ 通孔部分を侵食し、且つそれは又貫通孔法さを所望の全
体的深さへ増加させる。好適には、第ニステップにおい
て使用するプラズマは、実質的に０２のみからなるプラ
ズマである。
本発明方法の二つのステップからなる好適実施例は、上
部チーパート１き部分と下部テーパーなし部分とを持っ
た貫通孔を形成する方法である。この実施例の第ニステ
ップはレジスト侵食テーパ型ブラスマエッチ操作てあり
、それはレジストと酸化物層との両方を侵食するが、テ
ーパーなし下部部分と傾斜形状を持った上部部分とを有
する貫通孔を形成するように制御される。酸素（０２）
とＣＦ４との混合物を有するプラズマを、この第ニステ
ップの期間中に使用して、レジストと酸化物層とを同時
的にエツチングする。貫通孔の上部傾斜部分の傾斜は、
第ニステップで使用する酸素とＣＦ４との比を変化させ
ることによって制御することが可能であり、月つ該傾斜
部分が延在する深さはこの第ニステップの期間によって
決定される。
部チーパート１き部分と下部テーパーなし部分とを持っ
た貫通孔を形成する方法である。この実施例の第ニステ
ップはレジスト侵食テーパ型ブラスマエッチ操作てあり
、それはレジストと酸化物層との両方を侵食するが、テ
ーパーなし下部部分と傾斜形状を持った上部部分とを有
する貫通孔を形成するように制御される。酸素（０２）
とＣＦ４との混合物を有するプラズマを、この第ニステ
ップの期間中に使用して、レジストと酸化物層とを同時
的にエツチングする。貫通孔の上部傾斜部分の傾斜は、
第ニステップで使用する酸素とＣＦ４との比を変化させ
ることによって制御することが可能であり、月つ該傾斜
部分が延在する深さはこの第ニステップの期間によって
決定される。
実施例
以下、添トｊの図面を参考に、本発明の具体的実施の態
様について詳細に説明する。
様について詳細に説明する。
「テーパー付き貫通孔」という用語は、底部直径（ｃＤ
）がその開口直径よりも実質的に小さい貫通孔即ちビア
（ｖ ｉ ａ）のことを意味するものとして本明細書に
おいて使用されている。テーパ（＝Ｉき貫通孔の一例は
、截頭円錐形状の貫通孔、又はウェハ表面と平行な長子
軸を持っており４且つ截頭円錐形状の貫通孔と同じ傾斜
形状（即ち、長手軸に対して垂直な面内への投影）を持
った横方向に伸長した貫通孔である。別の例は、異なっ
た直径の二つ又はそれ以上の円筒部分を持った貫通孔、
又はウェハ表面に平行な長手軸を持っており且つ異なっ
た直径の二つ又はそれ以」二の円筒形状部分を持った貫
通孔と同一の形状（即ち、長手軸に垂直な面内への投影
）を持った伸長した貫通孔である。
）がその開口直径よりも実質的に小さい貫通孔即ちビア
（ｖ ｉ ａ）のことを意味するものとして本明細書に
おいて使用されている。テーパ（＝Ｉき貫通孔の一例は
、截頭円錐形状の貫通孔、又はウェハ表面と平行な長子
軸を持っており４且つ截頭円錐形状の貫通孔と同じ傾斜
形状（即ち、長手軸に対して垂直な面内への投影）を持
った横方向に伸長した貫通孔である。別の例は、異なっ
た直径の二つ又はそれ以上の円筒部分を持った貫通孔、
又はウェハ表面に平行な長手軸を持っており且つ異なっ
た直径の二つ又はそれ以」二の円筒形状部分を持った貫
通孔と同一の形状（即ち、長手軸に垂直な面内への投影
）を持った伸長した貫通孔である。
本発明方法の好適な二つのステップからなる実施例につ
いて第３図を参照して説明する。貫通孔１１０及び貫通
孔１１１は、この好適実施例の両方のステップを実施す
ることによって形成される完成された貫通孔の例を示し
ている。この好適実施例の第一ステップは、非等方性酸
化物プラズマエッチ操作であり、それは、例えば、第３
図の貫通孔１１２の如きテーパーなし貫通孔を形成する
。
いて第３図を参照して説明する。貫通孔１１０及び貫通
孔１１１は、この好適実施例の両方のステップを実施す
ることによって形成される完成された貫通孔の例を示し
ている。この好適実施例の第一ステップは、非等方性酸
化物プラズマエッチ操作であり、それは、例えば、第３
図の貫通孔１１２の如きテーパーなし貫通孔を形成する
。
好適には、この第一ステップは、貫通孔を通常のターゲ
ット深さ（例えば、酸化物層厚さの６０％）へ延在させ
るのに十分な通常の期間に亘って行なわれるように時間
制御される。ターゲット上方のレジスト及び酸化物層の
厚さは、ウェハ全体に亘って変化するのが通常であるの
で、この第一ステップの実施期間中又はその後に貫通孔
の特性（例えば、貫通孔底部における物質の厚さなど）
をモニタすることが望ましい。このモニタ操作が、この
第一ステップが貫通孔をターゲットへ延在させたことを
示すと、本発明のこの実施例の第ニステップが開始され
る。しかしながら、このモニタ動作が、ターゲットに到
達していない（通常のタゲットよりも一層深い）ことを
示すと、制御信号が発生されて、この第一ステップを通
常の期間よりも長い間継続させ（即ち、第一ステップを
繰返し行なうために制御信号が発生される）、通常のタ
ーゲットよりも一層深い位置へ到達させる。
ット深さ（例えば、酸化物層厚さの６０％）へ延在させ
るのに十分な通常の期間に亘って行なわれるように時間
制御される。ターゲット上方のレジスト及び酸化物層の
厚さは、ウェハ全体に亘って変化するのが通常であるの
で、この第一ステップの実施期間中又はその後に貫通孔
の特性（例えば、貫通孔底部における物質の厚さなど）
をモニタすることが望ましい。このモニタ操作が、この
第一ステップが貫通孔をターゲットへ延在させたことを
示すと、本発明のこの実施例の第ニステップが開始され
る。しかしながら、このモニタ動作が、ターゲットに到
達していない（通常のタゲットよりも一層深い）ことを
示すと、制御信号が発生されて、この第一ステップを通
常の期間よりも長い間継続させ（即ち、第一ステップを
繰返し行なうために制御信号が発生される）、通常のタ
ーゲットよりも一層深い位置へ到達させる。
好適には、第一ステップにおいて使用されるプラズマは
、例えばＣＨＦ３ 、Ｃ２Ｆ６又ハｃＨＦ３／Ｃ２Ｆ６
混合物などのような公知のエッチャントではなく主にＣ
Ｆ４から構成されるプラズマである。ＣＨＦ３ ／Ｃ２
Ｆ６混合物は、それがシリコンに対して「選択性」であ
るという（それが、酸化物層２０を侵食するよりもより
遅い速度で基板１０のシリコンを侵食するという意味に
おいて）利点を有しているが、木発明者らの知得したと
ころによれば、この様なＣＨＦ３ ／Ｃ２Ｆ６混合物を
使用することは、酸化物／ポリマー残留物を不所望に発
生し、それが本実施例の第一ステップ期間中に貫通孔内
に蓄積するという問題がある。この様な残留物は、本発
明実施例の第ニステップ期間中に貫通孔の側壁をマスク
１従って第ニステップを良好に実施することを阻止する
こととなる。ＣＦ４は他のエッチャントよりも重合反応
に対する影響か少ないので、酸化物／ポリマー残留物の
蓄積が発生する問題を解消するために、主にＣＦ４から
なるプラズマを使用することが望ましい。貫通孔ターゲ
ットが、基板自身ではなくシリコン基板上に付着形成さ
れている金属部分（例えば、部分１０１，１０２又は１
０３）である場合には、ＣＦ４は金属部分を侵食するこ
とはないので、ＣＦ４を使用すること（それは、ＣＦ４
がシリコンを侵食するよりも一層速い速度で酸化物を侵
食することがないという意味においてシリコンに対して
「選択性」を有するものではない）は欠点ではない。し
かしながら、貫通孔が直接的にシリコン基板において終
端することが意図される場合には、結果的にポリマー残
留物蓄積の問題が発生するにも拘らず、例えばＣＦ４な
どのような非選択性化学物質ではなく、シリコンに対し
て「選択性」であるエツチング用化学物質（例えば、Ｃ
’ＨＦ３ 、Ｃ２Ｆ６又はＣＨＦ３／Ｃ２Ｆ６混合物）
を使用することが望ましい場合がある。ＣＦ４はシリコ
ンに対して選択性ではないばかりが、実際上、それが酸
化物を侵食するよりも一層速い速度でシリコンを侵食す
る。従って、貫通孔ターゲットがシリコン基板である場
合には、ＣＦ４は、貫通孔エツチング用化学物質として
は適したものであるとはほとんど言えない。
、例えばＣＨＦ３ 、Ｃ２Ｆ６又ハｃＨＦ３／Ｃ２Ｆ６
混合物などのような公知のエッチャントではなく主にＣ
Ｆ４から構成されるプラズマである。ＣＨＦ３ ／Ｃ２
Ｆ６混合物は、それがシリコンに対して「選択性」であ
るという（それが、酸化物層２０を侵食するよりもより
遅い速度で基板１０のシリコンを侵食するという意味に
おいて）利点を有しているが、木発明者らの知得したと
ころによれば、この様なＣＨＦ３ ／Ｃ２Ｆ６混合物を
使用することは、酸化物／ポリマー残留物を不所望に発
生し、それが本実施例の第一ステップ期間中に貫通孔内
に蓄積するという問題がある。この様な残留物は、本発
明実施例の第ニステップ期間中に貫通孔の側壁をマスク
１従って第ニステップを良好に実施することを阻止する
こととなる。ＣＦ４は他のエッチャントよりも重合反応
に対する影響か少ないので、酸化物／ポリマー残留物の
蓄積が発生する問題を解消するために、主にＣＦ４から
なるプラズマを使用することが望ましい。貫通孔ターゲ
ットが、基板自身ではなくシリコン基板上に付着形成さ
れている金属部分（例えば、部分１０１，１０２又は１
０３）である場合には、ＣＦ４は金属部分を侵食するこ
とはないので、ＣＦ４を使用すること（それは、ＣＦ４
がシリコンを侵食するよりも一層速い速度で酸化物を侵
食することがないという意味においてシリコンに対して
「選択性」を有するものではない）は欠点ではない。し
かしながら、貫通孔が直接的にシリコン基板において終
端することが意図される場合には、結果的にポリマー残
留物蓄積の問題が発生するにも拘らず、例えばＣＦ４な
どのような非選択性化学物質ではなく、シリコンに対し
て「選択性」であるエツチング用化学物質（例えば、Ｃ
’ＨＦ３ 、Ｃ２Ｆ６又はＣＨＦ３／Ｃ２Ｆ６混合物）
を使用することが望ましい場合がある。ＣＦ４はシリコ
ンに対して選択性ではないばかりが、実際上、それが酸
化物を侵食するよりも一層速い速度でシリコンを侵食す
る。従って、貫通孔ターゲットがシリコン基板である場
合には、ＣＦ４は、貫通孔エツチング用化学物質として
は適したものであるとはほとんど言えない。
この好適実施例の第ニステップは、レジスト侵食テーパ
ー型プラズマエッチ操作である。貫通孔１１２上におい
てこの様な第ニステップを実施した場合に侵食されるレ
ジスト及び酸化物層物質の一例は、点線で示した部分１
１３である。この第ニステップにおいては、レジストと
酸化物層の両方が制御された態様で侵食され、レジスト
と酸化物層の一部をトラバースする傾斜した上部部分を
有すると共に、酸化物層の一部をトラバースするテーパ
ーなし下部部分とを有する貫通孔を形成する。この第ニ
ステップにおいて使用されるプラズマは、０２とＣＦ４
との混合物である。ＣＦ４を有する混合物（例えば６２
Ｆ６などのようなその他のフルオロカーボンを有する混
合物ではなく）は、ポリマー残留物の蓄積の問題（その
残留物は、この第ニステップの効率的な完了を禁止する
が、又は爾後の金属コーティング操作を阻１１−する場
合がある）を解消するために使用する。０２とＣＦ４と
の比は、１と等しいか又は１より大きいものであること
が望ましく、従ってその場合には、結果的に得られる傾
斜した貫通孔は、使用するエツチング装置の清浄度に拘
らず、ポリマー残留物が存在することはない。一つの好
適実施例においては、０２とＣＦ４との等量の「５０％
１５０％」の混合物を使用する。
ー型プラズマエッチ操作である。貫通孔１１２上におい
てこの様な第ニステップを実施した場合に侵食されるレ
ジスト及び酸化物層物質の一例は、点線で示した部分１
１３である。この第ニステップにおいては、レジストと
酸化物層の両方が制御された態様で侵食され、レジスト
と酸化物層の一部をトラバースする傾斜した上部部分を
有すると共に、酸化物層の一部をトラバースするテーパ
ーなし下部部分とを有する貫通孔を形成する。この第ニ
ステップにおいて使用されるプラズマは、０２とＣＦ４
との混合物である。ＣＦ４を有する混合物（例えば６２
Ｆ６などのようなその他のフルオロカーボンを有する混
合物ではなく）は、ポリマー残留物の蓄積の問題（その
残留物は、この第ニステップの効率的な完了を禁止する
が、又は爾後の金属コーティング操作を阻１１−する場
合がある）を解消するために使用する。０２とＣＦ４と
の比は、１と等しいか又は１より大きいものであること
が望ましく、従ってその場合には、結果的に得られる傾
斜した貫通孔は、使用するエツチング装置の清浄度に拘
らず、ポリマー残留物が存在することはない。一つの好
適実施例においては、０２とＣＦ４との等量の「５０％
１５０％」の混合物を使用する。
上部傾斜状貫通孔部分の傾斜は、この第ニステップにお
いて使用する酸素とＣＦ４との間の比を変化することに
よって制御することが可能である。
いて使用する酸素とＣＦ４との間の比を変化することに
よって制御することが可能である。
この傾斜状部分が延在する深さは、この第ニステップの
期間によって制御される。
期間によって制御される。
この好適実施例において形成される貫通孔の断面形状は
、二つの利点を有している。第一に、スパッタされる金
属粒子のより多くのものが、貫通孔］１２のようなテー
パーなし貫通孔の垂直側壁に到達するよりも」一部員通
孔部分の傾斜状側壁に到達するので、この形状は、貫通
孔の金属カバレッジを改良することを可能とする。テー
パーなし貫通孔の場合には、その上部が、垂直側壁を隠
蔽することとなる。
、二つの利点を有している。第一に、スパッタされる金
属粒子のより多くのものが、貫通孔］１２のようなテー
パーなし貫通孔の垂直側壁に到達するよりも」一部員通
孔部分の傾斜状側壁に到達するので、この形状は、貫通
孔の金属カバレッジを改良することを可能とする。テー
パーなし貫通孔の場合には、その上部が、垂直側壁を隠
蔽することとなる。
第二の利点は、（ａ）貫通孔がウェハを横断してエツチ
ングされる場合には著しいウェハの非一様性があり、月
つ（ｂ）貫通孔がエツチングされると第一ステップ及び
第ニステップの期間において実質的な変化があるにも拘
らず、貫通孔の底部直径（ｃＤ）は、著しく変化するこ
とがないということである。第一ステップ期間中に形成
されるテーパーなし貫通孔が所望のターゲットに到達す
ることを確保するために、第一ステップの期間を変化さ
せることが可能である。このターゲットは、典型的に、
第３図における部分１０１，１０２又は１０３などのよ
やな金属部分てあり、それらのレジスト表面以下の深さ
は、一般的に、異なっている（例えば、メタル部分１０
１がメタル部分１０２とは異なった深さにあるように）
。この期間の変化は、第一ステップ期間中の貫通孔の特
性（例えば、その底部における電気的抵抗）を継続的に
モニタし、且つ測定した特性が所定値に到達する時に第
一ステップを終了させることによって達成することが可
能である。第一ステップの期間における変動にも拘らず
、第一ステップにおいて形成されるテーパーなし貫通孔
の直径（従って、この様な貫通孔の底部直径）は、実質
的に−様である。従って、本発明のこの実施例を使用し
て、広範囲のアスペクト比を持っているが−様な底部直
径を有する貫通孔を形成することが可能である。
ングされる場合には著しいウェハの非一様性があり、月
つ（ｂ）貫通孔がエツチングされると第一ステップ及び
第ニステップの期間において実質的な変化があるにも拘
らず、貫通孔の底部直径（ｃＤ）は、著しく変化するこ
とがないということである。第一ステップ期間中に形成
されるテーパーなし貫通孔が所望のターゲットに到達す
ることを確保するために、第一ステップの期間を変化さ
せることが可能である。このターゲットは、典型的に、
第３図における部分１０１，１０２又は１０３などのよ
やな金属部分てあり、それらのレジスト表面以下の深さ
は、一般的に、異なっている（例えば、メタル部分１０
１がメタル部分１０２とは異なった深さにあるように）
。この期間の変化は、第一ステップ期間中の貫通孔の特
性（例えば、その底部における電気的抵抗）を継続的に
モニタし、且つ測定した特性が所定値に到達する時に第
一ステップを終了させることによって達成することが可
能である。第一ステップの期間における変動にも拘らず
、第一ステップにおいて形成されるテーパーなし貫通孔
の直径（従って、この様な貫通孔の底部直径）は、実質
的に−様である。従って、本発明のこの実施例を使用し
て、広範囲のアスペクト比を持っているが−様な底部直
径を有する貫通孔を形成することが可能である。
この第ニステップにおいて、０２とＣＦ４との比は、所
望の１第二ステップ侵食領域」傾斜（即ち、第３図の点
線１１３によって囲まれる「第ニステップ侵食領域」の
横方向（水平方向）範囲Ｈに対する深さＤの比）を得る
ために選択することが可能であり、且つこの第ニステッ
プ期間は、所望の傾斜状領域深さＤを得るために選択す
ることが可能である。従って、この第ニステップは、広
範囲の深さＤと傾斜Ｄ／Ｈとの組合わせに亘って、第ニ
ステップ期間中に貫通孔の底部直径が実質的に不変のま
まであるように制御することが可能である。例えば、第
３図の点線１１３内の酸化物２０の非常に薄い層のみが
この第ニステップ期間中に貫通孔１］２の下部部分の垂
直側壁から除去され（従って、貫通孔底部直径はこの第
ニステップ期間中に著しく変化することはない）、一方
この第ニステップ期間中に、レジスＩ−３０のより多く
の体積が貫通孔］−１２の上部側壁から除去される。
望の１第二ステップ侵食領域」傾斜（即ち、第３図の点
線１１３によって囲まれる「第ニステップ侵食領域」の
横方向（水平方向）範囲Ｈに対する深さＤの比）を得る
ために選択することが可能であり、且つこの第ニステッ
プ期間は、所望の傾斜状領域深さＤを得るために選択す
ることが可能である。従って、この第ニステップは、広
範囲の深さＤと傾斜Ｄ／Ｈとの組合わせに亘って、第ニ
ステップ期間中に貫通孔の底部直径が実質的に不変のま
まであるように制御することが可能である。例えば、第
３図の点線１１３内の酸化物２０の非常に薄い層のみが
この第ニステップ期間中に貫通孔１］２の下部部分の垂
直側壁から除去され（従って、貫通孔底部直径はこの第
ニステップ期間中に著しく変化することはない）、一方
この第ニステップ期間中に、レジスＩ−３０のより多く
の体積が貫通孔］−１２の上部側壁から除去される。
貫通孔１−１０のターゲット（メタル部分１０１）は貫
通孔１１１のターゲットよりも幅狭てあり（従って、貫
通孔１１０を形成するエツチング操作の第一ステップは
、貫通孔］１１を形成するよりも一層長い期間であった
と考えられる）、且つ貫通孔１１０の上部傾斜状部分の
深さり、は貫通孔１］１の上部傾斜状部分の深さＤ２よ
りも小さいが、貫通孔１］０及び貫通孔１１−３の両方
は、実質的に同一の底部直径ＣＤを有している。
通孔１１１のターゲットよりも幅狭てあり（従って、貫
通孔１１０を形成するエツチング操作の第一ステップは
、貫通孔］１１を形成するよりも一層長い期間であった
と考えられる）、且つ貫通孔１１０の上部傾斜状部分の
深さり、は貫通孔１］１の上部傾斜状部分の深さＤ２よ
りも小さいが、貫通孔１］０及び貫通孔１１−３の両方
は、実質的に同一の底部直径ＣＤを有している。
上述した好適実施例は、従来の酸化物エツチング装置（
例えば、市販されているモデルＧＣＡ６０６ユニツト）
又は２ステツプエツチング能力を持った別の従来のプラ
ズマエッチング装置を使用して実施することが可能であ
る。ＧＣＡ６０６エツチングユニツトを使用して本発明
のこの実施例を実施する場合に使用される典型的なパラ
メータは以下の如くである。第一ステップは、反応室圧
力が１２０ミリト−ルでガス流量が１００．００ＳＣＣ
ＭでＣＦ４を使用して第一ステップを実施し、第ニステ
ップは、反応室圧力が１５０ミリトールでガス流量が５
０．ＯＯ３ＣＣＭで０２及びＣＦ４のそれぞれのガスを
等量使用して実施する。
例えば、市販されているモデルＧＣＡ６０６ユニツト）
又は２ステツプエツチング能力を持った別の従来のプラ
ズマエッチング装置を使用して実施することが可能であ
る。ＧＣＡ６０６エツチングユニツトを使用して本発明
のこの実施例を実施する場合に使用される典型的なパラ
メータは以下の如くである。第一ステップは、反応室圧
力が１２０ミリト−ルでガス流量が１００．００ＳＣＣ
ＭでＣＦ４を使用して第一ステップを実施し、第ニステ
ップは、反応室圧力が１５０ミリトールでガス流量が５
０．ＯＯ３ＣＣＭで０２及びＣＦ４のそれぞれのガスを
等量使用して実施する。
第一ステップは、該ユニットに対するＲＦ主電力スイッ
チオフする第一サブステップ（１０秒の期間）と、プラ
ズマへ供給されるＲＦ主電力４３０ワツトである第二サ
ブステップ（１８秒の期間）に分割されている。第ニス
テップは、該ユニットに対するＲＦ主電力スイッチオフ
される第一ステップ（１０秒の期間）と、プラズマへ供
給されるＲＦ主電力３６０ワツトである第二サブステッ
プ（４８秒の期間）に分割されている。
チオフする第一サブステップ（１０秒の期間）と、プラ
ズマへ供給されるＲＦ主電力４３０ワツトである第二サ
ブステップ（１８秒の期間）に分割されている。第ニス
テップは、該ユニットに対するＲＦ主電力スイッチオフ
される第一ステップ（１０秒の期間）と、プラズマへ供
給されるＲＦ主電力３６０ワツトである第二サブステッ
プ（４８秒の期間）に分割されている。
本発明方法の別の三つのステップからなる実施例につい
て第４図及び第５図を参照して説明する。
て第４図及び第５図を参照して説明する。
第４図の貫通孔２１０及び２１１は、本発明のこの実施
例によって形成することが可能なタイプの典型的なステ
ップ型即ち段差付き貫通孔である。
例によって形成することが可能なタイプの典型的なステ
ップ型即ち段差付き貫通孔である。
貫通孔２１０及び２１１の各々は、レジスト３０の上表
面の下側に異なった深さＨｌ及びＨ２に位置したターゲ
ット２０１及び２０２へ延在しているが、同一の底部直
径ＣＤと開口直径Ｄ′とを有し・ている。従って、第４
図に示したタイプの段差付き貫通孔は、−様な底部直径
を有し広範なアスペクト比を有するように形成すること
が可能である。貫通孔２１０及び２１１の各々はテーパ
ー状（即ち、その底部直径よりも実質的に大きな開口直
径を有している）ので、同一の底部直径を持ったテーパ
ーなし貫通孔を使用して得られるものよりも、この様な
貫通孔を使用して一層完全な金属カバレッジ（５０％の
カバレッジよりも良好なカバレッジ）を達成することが
可能である。しかしながら、貫通孔２１０及び２１１で
得ることが可能な金属カバレッジは、一般的には、本発
明の好適実施例において形成されるテーパー状貫通孔（
例えば、貫通孔１１０及び１１１）でもって得られるも
の程完全なものでない。なぜならば、貫通孔２１０及び
２１１の各々は、レジスト３０と酸化物層２０との間の
界面における実質的に水平な「ステップ」乃至は「肩部
」乃至は段差によって分離されている垂直側壁を有して
いるからである。
面の下側に異なった深さＨｌ及びＨ２に位置したターゲ
ット２０１及び２０２へ延在しているが、同一の底部直
径ＣＤと開口直径Ｄ′とを有し・ている。従って、第４
図に示したタイプの段差付き貫通孔は、−様な底部直径
を有し広範なアスペクト比を有するように形成すること
が可能である。貫通孔２１０及び２１１の各々はテーパ
ー状（即ち、その底部直径よりも実質的に大きな開口直
径を有している）ので、同一の底部直径を持ったテーパ
ーなし貫通孔を使用して得られるものよりも、この様な
貫通孔を使用して一層完全な金属カバレッジ（５０％の
カバレッジよりも良好なカバレッジ）を達成することが
可能である。しかしながら、貫通孔２１０及び２１１で
得ることが可能な金属カバレッジは、一般的には、本発
明の好適実施例において形成されるテーパー状貫通孔（
例えば、貫通孔１１０及び１１１）でもって得られるも
の程完全なものでない。なぜならば、貫通孔２１０及び
２１１の各々は、レジスト３０と酸化物層２０との間の
界面における実質的に水平な「ステップ」乃至は「肩部
」乃至は段差によって分離されている垂直側壁を有して
いるからである。
第５図は、本発明の三つのステップからなる別の実施例
に基づいて形成される典型的な貫通孔を示しており、そ
れは本発明のこの実施例の三つのステップの各々の後に
表われる様相を示している。
に基づいて形成される典型的な貫通孔を示しており、そ
れは本発明のこの実施例の三つのステップの各々の後に
表われる様相を示している。
この実施例の第一ステップは、非等方性酸化物プラズマ
エッチ操作であり、それは、レジスト３０を介して酸化
物層２０内へ延在するテーパーなし貫通孔３００を形成
する。好適には、この操作において使用されるプラズマ
は、主にＣＦ４から構成されるものであるが、それは、
例えばＣＨＦ３、Ｃ２Ｆ６又はＣＨＦ３ ／Ｃ２Ｆ６混
合物などのようなフルオロカーボンから主に形成するこ
とが可能である。
エッチ操作であり、それは、レジスト３０を介して酸化
物層２０内へ延在するテーパーなし貫通孔３００を形成
する。好適には、この操作において使用されるプラズマ
は、主にＣＦ４から構成されるものであるが、それは、
例えばＣＨＦ３、Ｃ２Ｆ６又はＣＨＦ３ ／Ｃ２Ｆ６混
合物などのようなフルオロカーボンから主に形成するこ
とが可能である。
この第一ステップは、好適には、テーパーなし貫通孔が
通常のターゲット深さ又は通常のターゲット深さ上方の
選択した距離（例えば、酸化物層厚さの７０％）へ延在
するのに十分な通常期間に亘って時間制御される。第３
図に関して説明した実施例における如く、ターゲット上
方のレジスト及び酸化物層の厚さは、典型的に、ウェハ
全体に亘って変化するので、この第一ステップの期間中
又はその後に貫通孔の特性をモニタすることか望ましい
。モニタ操作が、第一ステップがテーパなし貫通孔をタ
ーゲットへ（又は、ターゲット上方の所望深さ）へ延在
させたことを表わすと、本発明のこの実施例の第ニステ
ップが開始される。
通常のターゲット深さ又は通常のターゲット深さ上方の
選択した距離（例えば、酸化物層厚さの７０％）へ延在
するのに十分な通常期間に亘って時間制御される。第３
図に関して説明した実施例における如く、ターゲット上
方のレジスト及び酸化物層の厚さは、典型的に、ウェハ
全体に亘って変化するので、この第一ステップの期間中
又はその後に貫通孔の特性をモニタすることか望ましい
。モニタ操作が、第一ステップがテーパなし貫通孔をタ
ーゲットへ（又は、ターゲット上方の所望深さ）へ延在
させたことを表わすと、本発明のこの実施例の第ニステ
ップが開始される。
しかしながら、このモニタ操作が、ターゲット（又はタ
ーゲット上方の所望位置）に到達していないことを表わ
す場合には、制御信号か発生されて、通常期間よりも長
い期間に亘って第一ステップを継続して行なわせる（即
ち、第一ステップを繰返し行なうために制御信号が発生
される）。
ーゲット上方の所望位置）に到達していないことを表わ
す場合には、制御信号か発生されて、通常期間よりも長
い期間に亘って第一ステップを継続して行なわせる（即
ち、第一ステップを繰返し行なうために制御信号が発生
される）。
第３図の実施例における如く、ターゲットが（基板上に
付着形成されている金属層ではなく）シリコン基板の領
域である場合には、シリコンに対して選択性のエツチン
グ化学物質（例えば、ＣＨＦ３、Ｃ２Ｆ６又はＣＨＦ、
／Ｃ２Ｆ６混合物）を使用することが望ましい。そうで
ない場合には、第３図の実施例における如く、エツチン
グ用化学物質としてＣＦ、を使用することにより、貫通
孔内のポリマー残留物の蓄積を除去することか望ましい
。
付着形成されている金属層ではなく）シリコン基板の領
域である場合には、シリコンに対して選択性のエツチン
グ化学物質（例えば、ＣＨＦ３、Ｃ２Ｆ６又はＣＨＦ、
／Ｃ２Ｆ６混合物）を使用することが望ましい。そうで
ない場合には、第３図の実施例における如く、エツチン
グ用化学物質としてＣＦ、を使用することにより、貫通
孔内のポリマー残留物の蓄積を除去することか望ましい
。
この実施例の第ニステップは、等方性レジストプラズマ
エッチ操作であり、それは、貫通孔の上部部分の周りの
レジストを侵食するが、貫通孔の下部部分を取巻く酸化
物を著しく侵食することはない。好適には、この第ニス
テップにおいて使用されるプラズマは、主に０２から構
成されるプラズマである。この第ニステップの結果は、
レジス１−３０を介して延在する上部テーパーなし部分
（より大きな直径Ｄ′を持っている）を有すると共に、
酸化物層２０内へ延在する下部テーパーなし部分（より
小さな直径ＣＤを有している）を有する段差付き貫通孔
（例えば、第５図の貫通孔３０］）を形成する。この第
ニステップは、貫通孔の全体的な深さを著しく延長する
ことはない。
エッチ操作であり、それは、貫通孔の上部部分の周りの
レジストを侵食するが、貫通孔の下部部分を取巻く酸化
物を著しく侵食することはない。好適には、この第ニス
テップにおいて使用されるプラズマは、主に０２から構
成されるプラズマである。この第ニステップの結果は、
レジス１−３０を介して延在する上部テーパーなし部分
（より大きな直径Ｄ′を持っている）を有すると共に、
酸化物層２０内へ延在する下部テーパーなし部分（より
小さな直径ＣＤを有している）を有する段差付き貫通孔
（例えば、第５図の貫通孔３０］）を形成する。この第
ニステップは、貫通孔の全体的な深さを著しく延長する
ことはない。
この実施例の第三ステップは、別の非等方性酸化物プラ
ズマエッチ操作であり、それはテーパなし貫通孔３０２
を形成し、それはレジスＩ−３０を介して酸化物層２０
内へ延在しターゲラＩ−３０４へ到達している。この操
作において使用されるプラズマは、主にＣＦ、から構成
されるプラズマである。このプラズマエッチ操作は非等
方性であるので、それは比較的高い垂直侵食速度で酸化
物体積３１０，３１．１． ３１２を除去する。しかし
ながら、この操作の横方向（水平）侵食速度はその垂直
方向侵食速度と相対的に非常に小さいので、それは貫通
孔の底部直径（ｃＤ）を著しく増加させるものではない
。この第三ステップは、好適には、通常のターゲット深
さを介してテーパーなし貫通孔を延長させるのに十分な
通常の期間を有するべく時間制御される。第一ステップ
に関して説明した如く、モニタ操作を実施して、貫通孔
が実際に意図したターゲットに到達するようにこの第三
ステップが十分な長さに亘って継続されることを確保す
ることが可能である。
ズマエッチ操作であり、それはテーパなし貫通孔３０２
を形成し、それはレジスＩ−３０を介して酸化物層２０
内へ延在しターゲラＩ−３０４へ到達している。この操
作において使用されるプラズマは、主にＣＦ、から構成
されるプラズマである。このプラズマエッチ操作は非等
方性であるので、それは比較的高い垂直侵食速度で酸化
物体積３１０，３１．１． ３１２を除去する。しかし
ながら、この操作の横方向（水平）侵食速度はその垂直
方向侵食速度と相対的に非常に小さいので、それは貫通
孔の底部直径（ｃＤ）を著しく増加させるものではない
。この第三ステップは、好適には、通常のターゲット深
さを介してテーパーなし貫通孔を延長させるのに十分な
通常の期間を有するべく時間制御される。第一ステップ
に関して説明した如く、モニタ操作を実施して、貫通孔
が実際に意図したターゲットに到達するようにこの第三
ステップが十分な長さに亘って継続されることを確保す
ることが可能である。
この第三ステップ（及び第一ステップ）期間中にこの様
な非等方性侵食を行なうためにどの様にして比較的高い
Ｊｊス流量及び低圧を選択するかということは従来公知
である。又、第ニステップ期間中に等方向侵食を行なう
ためにとの様にして比較的低いガス流量及び高圧を選択
するかということも公知である。
な非等方性侵食を行なうためにどの様にして比較的高い
Ｊｊス流量及び低圧を選択するかということは従来公知
である。又、第ニステップ期間中に等方向侵食を行なう
ためにとの様にして比較的低いガス流量及び高圧を選択
するかということも公知である。
つの層以」二の層を有する多層コーティングを介して多
段の段差伺き貫通孔をエツチング形成するために、第４
図及び第５図に関して説明した３ステツププロセスを変
更することは当業者等にとって自明であり本発明の技術
的範囲に属することは明らかである。一般的に、最上部
の二つの層の下側に１個のｉ＝ｊ加的な層があると、こ
の様な（＝Ｉ加的な層の直上の層に対して選択性のある
エラチング化学物質を使用して付加的な等方性エツチン
グ操作（第５図の実施例の第ニステップに類似している
）を行ない次いてこの様な（＝１加的な層に列して選択
性のエツチング化学物質を使用してイ」加面な等方性エ
ツチング操作（第５図の実施例の第ステップに類似した
もの）を行なうことが必要となる。
段の段差伺き貫通孔をエツチング形成するために、第４
図及び第５図に関して説明した３ステツププロセスを変
更することは当業者等にとって自明であり本発明の技術
的範囲に属することは明らかである。一般的に、最上部
の二つの層の下側に１個のｉ＝ｊ加的な層があると、こ
の様な（＝Ｉ加的な層の直上の層に対して選択性のある
エラチング化学物質を使用して付加的な等方性エツチン
グ操作（第５図の実施例の第ニステップに類似している
）を行ない次いてこの様な（＝１加的な層に列して選択
性のエツチング化学物質を使用してイ」加面な等方性エ
ツチング操作（第５図の実施例の第ステップに類似した
もの）を行なうことが必要となる。
第５図に関して上述した実施例は、従来の酸化物エツチ
ング形成（例えば、市販されているモデルＧＣＡ６０６
ユニツト）又は、３ステツプのエツチング能力を持った
別の従来のプラズマエツチング装置を使用して実施する
ことが可能である。
ング形成（例えば、市販されているモデルＧＣＡ６０６
ユニツト）又は、３ステツプのエツチング能力を持った
別の従来のプラズマエツチング装置を使用して実施する
ことが可能である。
本発明は、更に、第３図及び第４図に示したタイプのコ
ーティングした半導体基板を提（ｊ＋、Ｈするものであ
り、そのコーティングは、」二連した本発明方法の何れ
かの実施例に基づいてエツチングされているものである
。
ーティングした半導体基板を提（ｊ＋、Ｈするものであ
り、そのコーティングは、」二連した本発明方法の何れ
かの実施例に基づいてエツチングされているものである
。
以上、本発明の、具体的実施の態様について詳細に説明
したが、本発明はこれら具体例にのみ限定されるべきも
のではなく、本発明の技術的範囲を逸脱することなしに
、種々の変形が可能であることは勿論である。
したが、本発明はこれら具体例にのみ限定されるべきも
のではなく、本発明の技術的範囲を逸脱することなしに
、種々の変形が可能であることは勿論である。
第１図は従来のプロセスを使用して三つの貫通孔をエツ
チング形成した半導体ウェハを示した概略断面図、第２
図は別の従来のプロセスを使用して２個の貫通孔をエツ
チング形成した半導体ウェハを示した概略断面図、第３
図は二つの完全な貫通孔をエツチング形成し且つ第一ス
テップの結果として部分的に完成した貫通孔がエツチン
グ形成されている状態を示した本発明の好適実施例に基
づいて構成された半導体ウェハを示した概略断面図、第
４図は本発明の別の実施例を使用して二つの完全な貫通
孔をエツチング形成した状態を示した本発明の別の実施
例に基づく半導体ウェハを示した概略断面図、第５図は
第４図の実施例に基づく処理期間中における異なった段
階における同一の貫通孔の状態を示した半導体ウェハの
断面を示した一連の説明図、である。 （符号の説明） １０：基板 ２０二酸化物層
チング形成した半導体ウェハを示した概略断面図、第２
図は別の従来のプロセスを使用して２個の貫通孔をエツ
チング形成した半導体ウェハを示した概略断面図、第３
図は二つの完全な貫通孔をエツチング形成し且つ第一ス
テップの結果として部分的に完成した貫通孔がエツチン
グ形成されている状態を示した本発明の好適実施例に基
づいて構成された半導体ウェハを示した概略断面図、第
４図は本発明の別の実施例を使用して二つの完全な貫通
孔をエツチング形成した状態を示した本発明の別の実施
例に基づく半導体ウェハを示した概略断面図、第５図は
第４図の実施例に基づく処理期間中における異なった段
階における同一の貫通孔の状態を示した半導体ウェハの
断面を示した一連の説明図、である。 （符号の説明） １０：基板 ２０二酸化物層
Claims (1)
- 【特許請求の範囲】 １、所定の底部直径を持ったテーパー付き貫通孔を画定
するために半導体基板コーティングをエッチングする方
法において、前記コーティングは前記基板上に被着され
た酸化物層と前記酸化物層上に被着されたレジストとを
有しており、（ａ）前記コーティング上で非等方性酸化
物プラズマエッチ動作を行なって底部直径に実質的に等
しいテーパー付きでない貫通孔直径を有し且つ前記レジ
ストを介し且つ前記酸化物層内に延在するテーパーなし
貫通孔を画定し、 （ｂ）ＣＦ＿４を有するプラズマを使用して前記コーテ
ィング上でプラズマエッチ操作を行なうことにより前記
テーパーなし貫通孔をテーパー付き貫通孔へ変換させて
、前記テーパーなし貫通孔の底部部分の直径を著しく拡
大することなしに前記テーパーなし貫通孔の上部部分を
拡大させる、上記各ステップを有することを特徴とする
方法。 ２、特許請求の範囲第１項において、前記非等方性酸化
物プラズマエッチ操作が、主にＣＦ＿４からなるプラズ
マを使用することを特徴とする方法。 ３、特許請求の範囲第１項において、前記非等方性酸化
物プラズマエッチ操作が、主にフルオロカーボンからな
るプラズマを使用することを特徴とする方法。 ４、特許請求の範囲第３項において、前記フルオロカー
ボンが、ＣＨＦ＿３、Ｃ＿２Ｆ＿６、及びＣＨＦ＿３と
Ｃ＿２Ｆ＿６の混合物からなるグループから選択される
ものであることを特徴とする方法。 ５、特許請求の範囲第１項において、前記テーパー付き
貫通孔の上部部分が傾斜形状を有しており、且つ前記ス
テップ（ｂ）が、 （ｃ）前記テーパーなし貫通孔の上部部分に隣接して前
記コーティング上でテーパー付きレジストプラズマエッ
チ操作を行なって前記傾斜形状を画定するコーティング
の部分を侵食し、その際に前記テーパー付きレジストプ
ラズマエッチ操作が主にＯ＿２とＣＦ＿４との混合物か
らなるプラズマを使用することを特徴とする方法。 ６、特許請求の範囲第５項において、前記テーパー付き
レジストプラズマエッチ操作において使用するプラズマ
が、実質的に、等量のＯ＿２及びＣＦ＿４を有すること
を特徴とする方法。 ７、特許請求の範囲第１項において、前記テーパー付き
貫通孔の上部部分がテーパーなしであり且つ底部直径よ
りも実質的に大きな第一直径を持っており、且つ前記レ
ジストを介して延在する第一部分と前記酸化物層を介し
て延在する第二部分とを有しており、前記テーパー付き
貫通孔の底部部分はテーパーなしであり、前記酸化物層
を介して第一距離延在しており、且つ前記底部直径と実
質的に等しい第二直径を持っており、且つ前記ステップ
（ｂ）が、 （ｄ）前記上部部分の第一部分の直径を増加させるが前
記上部部分の第二部分の直径を著しく増加させることの
ない等方性レジストプラズマエッチ操作を行ない、且つ （ｅ）上記ステップ（ｄ）の後に、前記上部部分の第二
部分の直径を増加させるが前記底部部分の直径を著しく
増加させることのない非等方性酸化物プラズマエッチ操
作を行なう、 上記各ステップを有することを特徴とする方法。 ８、特許請求の範囲第７項において、前記ステップ（ｅ
）において行なわれる非等方性酸化物プラズマエッチ操
作が、前記底部部分が前記酸化物層を介して延在する距
離を前記第一距離から前記第二距離へ増加させることを
特徴とする方法。 ９、特許請求の範囲第７項において、前記等方性レジス
トプラズマエッチ操作が、実質的にＯ＿２のみからなる
プラズマを使用することを特徴とする方法。 １０、特許請求の範囲第７項において、前記ステップ（
ｅ）において行なわれる非等方性酸化物プラズマエッチ
操作が主にＣＦ＿４からなるプラズマを使用することを
特徴とする方法。 １１、基板上に付着形成した金属ターゲットへ延在して
おり且つ底部直径を持ったテーパー付き貫通孔を画定す
るために半導体基板コーティングをエッチングする方法
において、前記コーティングは前記基板上及び前記金属
ターゲット上に被着した酸化物層と前記酸化物層上に被
着したレジストとを有しており、 （ａ）主にＣＦ＿４からなるプラズマで前記コーティン
グ上を非等方性酸化物プラズマエッチ操作を行なって前
記底部直径に実質的に等しいテーパーなし貫通孔直径を
持っており且つ前記レジストを介し且つ前記酸化物層内
へ延在するテーパーなし貫通孔を画定し、 （ｂ）主にＯ＿２とＣＦ＿４との混合物からなるプラズ
マで前記コーティング上においてテーパー付きレジスト
プラズマエッチ操作を行なうことによって前記テーパー
なし貫通孔をテーパー付き貫通孔へ変換させて、前記テ
ーパーなし貫通孔の底部部分の直径を著しく拡大するこ
となしに前記テーパーなし貫通孔の上部部分を拡大させ
る、 上記各ステップを有することを特徴とする方法。 １２、特許請求の範囲第１１項において、前記ステップ
（ｂ）において使用されるプラズマが、実質的に等量の
Ｏ＿２及びＣＦ＿４を有することを特徴とする方法。 １３、コーティングを介して基板上に付着形成されてい
る金属ターゲットへ延在し且つ所定の底部直径を持った
テーパー付き貫通孔を画定するために半導体基板コーテ
ィングをエッチングする方法において、前記コーティン
グが前記基板上及び前記金属ターゲット上に被着した酸
化物層と前記酸化物層上に被着したレジストとを有して
おり、（ａ）主にＣＦ＿４からなるプラズマで前記コー
ティング上において非等方性酸化物プラズマエッチ操作
を行なって前記レジストを介して延在する第一部分と前
記酸化物層を介して延在する第二部分とを具備する上部
部分と前記酸化物層を介して第一距離延在する底部部分
とを持っており且つ前記底部直径と実質的に等しいテー
パーなし貫通孔直径を持ったテーパーなし貫通孔を画定
し、（ｂ）主にＯ＿２からなるプラズマで前記コーティ
ング上において等方性レジストプラズマエッチ操作を行
なって前記上部部分の前記第二部分の直径を著しく増加
させることなしに且つ前記底部部分の直径を著しく増加
させることなしに前記上部部分の前記第一部分の直径を
著しく増加させ、且つ （ｃ）上記ステップ（ｂ）の後に、主にＣＦ＿４からな
るプラズマで前記コーティング上において非等方性酸化
物プラズマエッチ操作を行なって前記底部部分の直径を
著しく増加させることなしに前記上部部分の前記第二部
分の直径を著しく増加させる、 上記各ステップを有することを特徴とする方法。 １４、特許請求の範囲第１３項において、上記ステップ
（ｃ）において実施される前記非等方性酸化物プラズマ
エッチ操作が前記底部部分が前記金属ターゲットに到達
するのに十分な程度に前記底部部分を延長させることを
特徴とする方法。 １５、特許請求の範囲第１３項において、上記ステップ
（ａ）において行なわれる前記非等方性酸化物プラズマ
エッチ操作が、前記底部部分が前記金属ターゲットに到
達するのに十分な程度前記底部部分を延長することを特
徴とする方法。 １６、コーティングした半導体基板において、半導体基
板と、プラズマでエッチングしたコーティングとを有し
ており、前記コーティングが前記半導体基板上に被着形
成した酸化物層と、前記酸化物層上に被着形成したレジ
ストとを有しており、前記コーティングがＣＦ＿４から
なるプラズマでプラズマエッチされて前記レジストを介
して延在するテーパー付き貫通孔を画定しており、前記
貫通孔は所定の底部直径を持ったテーパーなし底部部分
を有すると共に前記底部直径よりも実質的に大きな開口
直径を持った上部部分を有することを特徴とするコーテ
ィングした半導体基板。 １７、特許請求の範囲第１６項において、前記貫通孔の
上部部分が傾斜形状を有することを特徴とするコーティ
ングした半導体基板。 １８、特許請求の範囲第１６項において、前記貫通孔の
上部部分がテーパー形状でないことを特徴とするコーテ
ィングした半導体基板。 １９、特許請求の範囲第１６項において、前記貫通孔の
上部部分が前記レジストを介して延在しており、且つ前
記下部部分が前記酸化物層の一部を介して延在している
ことを特徴とするコーティングした半導体基板。 ２０、特許請求の範囲第１６項において、前記基板上に
直接的に金属部分が付着形成されており、且つ前記テー
パー付き貫通孔が前記レジスト及び前記酸化物層を介し
て延在し前記金属部分を露出させていることを特徴とす
るコーティングした半導体基板。 ２１、特許請求の範囲第１６項において、前記基板がシ
リコンから構成されており且つターゲット領域を有して
おり、且つ前記テーパー付き貫通孔が前記レジスト及び
前記酸化物層を介して延在し前記ターゲット領域を露出
していることを特徴とするコーティングした半導体基板
。 ２２、コーティングした半導体基板において、半導体基
板とプラズマエッチしたコーティングとを有しており、
前記コーティングが前記半導体基板上に被着形成した酸
化物層と前記酸化物層上に被着形成したレジストとを有
しており、前記コーティングがプラズマエッチされて前
記レジストを介して延在するテーパー付き貫通孔を画定
しており、前記貫通孔が所定の底部直径を持ったテーパ
ーなし底部部分を有すると共に前記底部直径よりも実質
的に大きな開口直径を持ったテーパーなし上部部分を有
することを特徴とするコーティングした半導体基板。 ２３、特許請求の範囲第２２項において、前記貫通孔の
上部部分が前記レジストを介して延在しており、且つ前
記下部部分が前記酸化物層の一部を介して延在している
ことを特徴とするコーティングした半導体基板。 ２４、特許請求の範囲第２２項において、金属部分が前
記基板上に直接付着形成されており、且つ前記貫通孔が
前記レジスト及び前記酸化物層を介して延在し前記金属
部分を露出していることを特徴とするコーティングした
半導体基板。 ２５、特許請求の範囲第２２項において、前記基板がシ
リコンから構成されると共にターゲット領域を有してお
り、且つ前記貫通孔が前記レジスト及び前記酸化物層を
介して延在し前記ターゲット領域を露出していることを
特徴とするコーティングした半導体基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US328,179 | 1989-03-24 | ||
| US07/328,179 US5354386A (en) | 1989-03-24 | 1989-03-24 | Method for plasma etching tapered and stepped vias |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02284419A true JPH02284419A (ja) | 1990-11-21 |
Family
ID=23279859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2072247A Pending JPH02284419A (ja) | 1989-03-24 | 1990-03-23 | テーパー付き貫通孔をエッチング形成する方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5354386A (ja) |
| EP (1) | EP0388796B1 (ja) |
| JP (1) | JPH02284419A (ja) |
| KR (1) | KR900015269A (ja) |
| CA (1) | CA1315022C (ja) |
| DE (1) | DE69028939T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011166120A (ja) * | 2010-02-12 | 2011-08-25 | Samsung Electronics Co Ltd | 薄膜トランジスター及びその形成方法 |
| KR20140052998A (ko) * | 2011-05-12 | 2014-05-07 | 램 리써치 코포레이션 | 보쉬 에칭 프로세스 이후 평활한 측벽들을 달성하기 위한 방법 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2787646B2 (ja) | 1992-11-27 | 1998-08-20 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US5739068A (en) * | 1995-02-22 | 1998-04-14 | Micron Technology, Inc. | Semiconductor processing method of making electrical contact to a node received within a mass of insulating dielectric material |
| US5854140A (en) * | 1996-12-13 | 1998-12-29 | Siemens Aktiengesellschaft | Method of making an aluminum contact |
| EP0871213A3 (en) * | 1997-03-27 | 1999-03-03 | Siemens Aktiengesellschaft | Method for producing vias having variable sidewall profile |
| US6165375A (en) | 1997-09-23 | 2000-12-26 | Cypress Semiconductor Corporation | Plasma etching method |
| CA2238128A1 (en) * | 1998-05-20 | 1999-11-20 | Hualon Microelectronics Corporation | 3-step etching for contact window |
| EP0991123A1 (fr) * | 1998-10-01 | 2000-04-05 | EM Microelectronic-Marin SA | Microstructure munie d'une antenne magnétique ou d'un organe de détection magnétique |
| US6372634B1 (en) | 1999-06-15 | 2002-04-16 | Cypress Semiconductor Corp. | Plasma etch chemistry and method of improving etch control |
| US6322716B1 (en) | 1999-08-30 | 2001-11-27 | Cypress Semiconductor Corp. | Method for conditioning a plasma etch chamber |
| DE10059836A1 (de) * | 2000-12-01 | 2002-06-13 | Infineon Technologies Ag | Verfahren zur Strukturierung dielektrischer Schichten |
| US7390755B1 (en) | 2002-03-26 | 2008-06-24 | Novellus Systems, Inc. | Methods for post etch cleans |
| CN1525553A (zh) * | 2003-02-26 | 2004-09-01 | ���µ�����ҵ��ʽ���� | 半导体装置的制造方法 |
| US7060624B2 (en) * | 2003-08-13 | 2006-06-13 | International Business Machines Corporation | Deep filled vias |
| US7288484B1 (en) | 2004-07-13 | 2007-10-30 | Novellus Systems, Inc. | Photoresist strip method for low-k dielectrics |
| DE102004057536B3 (de) * | 2004-11-29 | 2006-05-11 | Infineon Technologies Ag | Verfahren zum Herstellen von Öffnungen mit wenigstens zwei voneinander unterschiedlichen Strukturgrößen in einer Schicht |
| US7687407B2 (en) * | 2004-12-02 | 2010-03-30 | Texas Instruments Incorporated | Method for reducing line edge roughness for conductive features |
| US8193096B2 (en) | 2004-12-13 | 2012-06-05 | Novellus Systems, Inc. | High dose implantation strip (HDIS) in H2 base chemistry |
| US7202176B1 (en) * | 2004-12-13 | 2007-04-10 | Novellus Systems, Inc. | Enhanced stripping of low-k films using downstream gas mixing |
| US8129281B1 (en) | 2005-05-12 | 2012-03-06 | Novellus Systems, Inc. | Plasma based photoresist removal system for cleaning post ash residue |
| US7740768B1 (en) | 2006-10-12 | 2010-06-22 | Novellus Systems, Inc. | Simultaneous front side ash and backside clean |
| US8435895B2 (en) | 2007-04-04 | 2013-05-07 | Novellus Systems, Inc. | Methods for stripping photoresist and/or cleaning metal regions |
| US8591661B2 (en) | 2009-12-11 | 2013-11-26 | Novellus Systems, Inc. | Low damage photoresist strip method for low-K dielectrics |
| US20110143548A1 (en) | 2009-12-11 | 2011-06-16 | David Cheung | Ultra low silicon loss high dose implant strip |
| KR101770008B1 (ko) | 2009-12-11 | 2017-08-21 | 노벨러스 시스템즈, 인코포레이티드 | 고주입량 주입 박리 전에 실리콘을 보호하기 위한 개선된 패시베이션 공정 |
| CN102792446A (zh) * | 2011-01-17 | 2012-11-21 | 住友电气工业株式会社 | 用于制造碳化硅半导体器件的方法 |
| FR2975826A1 (fr) * | 2011-05-27 | 2012-11-30 | St Microelectronics Crolles 2 | Procede de formation d'un trou ou d'une tranchee ayant un profil evase |
| US9613825B2 (en) | 2011-08-26 | 2017-04-04 | Novellus Systems, Inc. | Photoresist strip processes for improved device integrity |
| US9514954B2 (en) | 2014-06-10 | 2016-12-06 | Lam Research Corporation | Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films |
| US9917027B2 (en) * | 2015-12-30 | 2018-03-13 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits with aluminum via structures and methods for fabricating the same |
| US11018134B2 (en) | 2017-09-26 | 2021-05-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN112164695B (zh) * | 2020-09-14 | 2022-05-10 | 长江存储科技有限责任公司 | 三维存储器的制作方法及三维存储器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59130426A (ja) * | 1983-01-17 | 1984-07-27 | Toshiba Corp | 半導体装置の製造方法 |
| US4451326A (en) * | 1983-09-07 | 1984-05-29 | Advanced Micro Devices, Inc. | Method for interconnecting metallic layers |
| US4698132A (en) * | 1986-09-30 | 1987-10-06 | Rca Corporation | Method of forming tapered contact openings |
| US4698128A (en) * | 1986-11-17 | 1987-10-06 | Motorola, Inc. | Sloped contact etch process |
| JPH04293230A (ja) * | 1991-03-22 | 1992-10-16 | Sanyo Electric Co Ltd | コンタクトホールの形成方法 |
-
1989
- 1989-03-24 US US07/328,179 patent/US5354386A/en not_active Expired - Lifetime
- 1989-09-29 CA CA000615413A patent/CA1315022C/en not_active Expired - Fee Related
-
1990
- 1990-03-15 DE DE69028939T patent/DE69028939T2/de not_active Expired - Lifetime
- 1990-03-15 EP EP90104910A patent/EP0388796B1/en not_active Expired - Lifetime
- 1990-03-23 KR KR1019900003940A patent/KR900015269A/ko not_active Application Discontinuation
- 1990-03-23 JP JP2072247A patent/JPH02284419A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011166120A (ja) * | 2010-02-12 | 2011-08-25 | Samsung Electronics Co Ltd | 薄膜トランジスター及びその形成方法 |
| US8853699B2 (en) | 2010-02-12 | 2014-10-07 | Samsung Display Co., Ltd. | Thin film transistor and method of forming the same |
| KR20140052998A (ko) * | 2011-05-12 | 2014-05-07 | 램 리써치 코포레이션 | 보쉬 에칭 프로세스 이후 평활한 측벽들을 달성하기 위한 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0388796A2 (en) | 1990-09-26 |
| CA1315022C (en) | 1993-03-23 |
| EP0388796B1 (en) | 1996-10-23 |
| DE69028939D1 (de) | 1996-11-28 |
| EP0388796A3 (en) | 1991-01-02 |
| DE69028939T2 (de) | 1997-05-22 |
| US5354386A (en) | 1994-10-11 |
| KR900015269A (ko) | 1990-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02284419A (ja) | テーパー付き貫通孔をエッチング形成する方法 | |
| KR970000417B1 (ko) | 드라이 에칭방법 및 드라이 에칭장치 | |
| US4698128A (en) | Sloped contact etch process | |
| US7241683B2 (en) | Stabilized photoresist structure for etching process | |
| US6849559B2 (en) | Method for removing photoresist and etch residues | |
| KR100718072B1 (ko) | 기판의 실리콘층에 직통으로 접촉홀을 형성하기 위한 방법 | |
| JP5214596B2 (ja) | プラズマ処理システムのマスクアンダーカットおよびノッチを最小化する方法 | |
| JP2001527288A (ja) | 改良式の酸化層エッチング方法 | |
| JPH10326774A (ja) | 六フッ化イオウ、トリフルオロメタン及び窒素を使用してタングステンを異方的にエッチングをする方法 | |
| JP2005523587A (ja) | フォトレジストおよびエッチング残渣の除去方法 | |
| JP2002503029A (ja) | プラズマエッチング中のマスクの腐食を軽減する方法 | |
| KR19990082633A (ko) | 반도체 웨이퍼를 에칭하기 위한 방법과 장치 | |
| WO2000024046A1 (fr) | Procede d'attaque au plasma | |
| JP3213803B2 (ja) | 高密度プラズマエッチング装置を用いた半導体のスロープコンタクトホール形成方法 | |
| US6491042B1 (en) | Post etching treatment process for high density oxide etcher | |
| US5968278A (en) | High aspect ratio contact | |
| KR100326818B1 (ko) | 실리콘층에칭방법및반도체장치형성방법 | |
| JPH04251926A (ja) | 半導体装置の製造方法 | |
| US6217403B1 (en) | Gate electrode formation method | |
| US5908320A (en) | High selectivity BPSG:TiSi2 contact etch process | |
| US20040074600A1 (en) | Wet etch system with overflow particle removing feature | |
| JPH0677177A (ja) | ドライエッチング法及びドライエッチング装置 | |
| JP2000216148A (ja) | ドライエッチングを含むデバイスの製作プロセス | |
| CN103972055A (zh) | 光刻胶去除方法 | |
| KR0126249B1 (ko) | 드라이에칭법 및 드라이에칭장치 |