JPH02283069A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02283069A JPH02283069A JP10534289A JP10534289A JPH02283069A JP H02283069 A JPH02283069 A JP H02283069A JP 10534289 A JP10534289 A JP 10534289A JP 10534289 A JP10534289 A JP 10534289A JP H02283069 A JPH02283069 A JP H02283069A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- conductivity type
- region
- type region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 239000002184 metal Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 abstract description 8
- 239000010410 layer Substances 0.000 abstract description 6
- 239000011229 interlayer Substances 0.000 abstract description 3
- 235000012054 meals Nutrition 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装1に関し、特に集積回路に好適な高耐
圧ラテラルトランジスタ及び高耐圧のラテラルサイリス
タの構造に関する。
圧ラテラルトランジスタ及び高耐圧のラテラルサイリス
タの構造に関する。
従来、この種の高耐圧ラテラルトランジスタ及び高耐圧
ラテラルサイリスタは、例えば、ラテラルトランジスタ
の場合は、n型半導体基板にn型不純物を拡散し、エミ
ッタ、コレクタ領域をそれぞれ形成し、ベース領域にコ
ンタクトを形成するために、n型不純物を拡散し、濃度
の高いn+型領領域形成し、これら領域から電極を取り
出す構造になっていた。
ラテラルサイリスタは、例えば、ラテラルトランジスタ
の場合は、n型半導体基板にn型不純物を拡散し、エミ
ッタ、コレクタ領域をそれぞれ形成し、ベース領域にコ
ンタクトを形成するために、n型不純物を拡散し、濃度
の高いn+型領領域形成し、これら領域から電極を取り
出す構造になっていた。
第4図は従来の半導体装置であるラテラルトランジスタ
の一例を示す半導体チップの模式断面図である。従来、
この種の半導体装置であるラテラルトランジスタは、例
えば、第4図に示すように、n型半導体基板1の一生面
にn型不純物を拡散し、エミッタ領域2及びコレクタ領
域3を形成し、更に、ベース領域4にオーミックコンタ
クトを形成するために、半導体基板1の不純物濃度より
濃いn+型領領域形成する。これら各領域にオーミック
コンタクトする電極を形成して、これらの電極を露出さ
せて半導体基板1を覆うように形成された酸化膜5と、
金属配線6を覆うように保護膜9を形成し、その外郭体
をモールド樹脂等で樹脂封止していた。
の一例を示す半導体チップの模式断面図である。従来、
この種の半導体装置であるラテラルトランジスタは、例
えば、第4図に示すように、n型半導体基板1の一生面
にn型不純物を拡散し、エミッタ領域2及びコレクタ領
域3を形成し、更に、ベース領域4にオーミックコンタ
クトを形成するために、半導体基板1の不純物濃度より
濃いn+型領領域形成する。これら各領域にオーミック
コンタクトする電極を形成して、これらの電極を露出さ
せて半導体基板1を覆うように形成された酸化膜5と、
金属配線6を覆うように保護膜9を形成し、その外郭体
をモールド樹脂等で樹脂封止していた。
第5図は従来の半導体装置であるラテラルサイリスタの
一例を示す半導体チップの模式断面図である。一方、ラ
テラルサイリスタは、同図に示すように、n型半導体基
板1の一生面にn型不純物を拡散し、アノード領域11
及びゲート領域12を形成し、更に、ゲート領域14及
びカソード領域13にオーミックコンタクト及びn型領
域を形成するために、半導体基板1の不純物濃度より濃
いn+型の領域を形成する。これら各領域にオーミック
コンタクトする電極を形成して、これらの電極を露出さ
せて半導体基板1を覆うように形成された酸化膜5aと
、金属配線6aを覆う層間絶しかしながら、上述した従
来の樹脂封止されたラテラルトランジスタの構造では、
例えば、第4図に示すように、エミッタとコレクタ間に
数十7以上の高電圧を印加した際に、エミッタとベース
間上の酸化膜までに負電界が及び空乏層1oが形成され
、エミッタとベース間に反転層が生じ、エミッタとベー
ス間の実効的な距離Woが小さくなることが多々ある。
一例を示す半導体チップの模式断面図である。一方、ラ
テラルサイリスタは、同図に示すように、n型半導体基
板1の一生面にn型不純物を拡散し、アノード領域11
及びゲート領域12を形成し、更に、ゲート領域14及
びカソード領域13にオーミックコンタクト及びn型領
域を形成するために、半導体基板1の不純物濃度より濃
いn+型の領域を形成する。これら各領域にオーミック
コンタクトする電極を形成して、これらの電極を露出さ
せて半導体基板1を覆うように形成された酸化膜5aと
、金属配線6aを覆う層間絶しかしながら、上述した従
来の樹脂封止されたラテラルトランジスタの構造では、
例えば、第4図に示すように、エミッタとコレクタ間に
数十7以上の高電圧を印加した際に、エミッタとベース
間上の酸化膜までに負電界が及び空乏層1oが形成され
、エミッタとベース間に反転層が生じ、エミッタとベー
ス間の実効的な距離Woが小さくなることが多々ある。
このため、リーク電流がながれ、あたかもトランジスタ
のhP!が増加するという現象が起き、安定した特性が
得られないという欠点がある。
のhP!が増加するという現象が起き、安定した特性が
得られないという欠点がある。
また、サイリスクの場合も、カソードとアノード間に電
圧を印加したときに、リーク電流がながれるという欠点
がある。
圧を印加したときに、リーク電流がながれるという欠点
がある。
本発明の目的は、かかる問題を解消し、リーク電流の少
ない安定した特性が得られる半導体装置を提供すること
である。
ない安定した特性が得られる半導体装置を提供すること
である。
1、本発明の第1の半導体装置は、一導電型半導体基板
の一主面上にそれぞれ並べて形成される第1及び第2の
逆導電型領域及び前記半導体基板の濃度より高い濃度の
第1の一導電型領域と、これらの導電領域にそれぞれに
形成されたオーミックコンタクトと、これらのオーミッ
クコンタクトから金属配線により引出した後に前記オー
ミックコンタクトを含む前記半導体基板を覆う絶縁膜と
を有する半導体装置において、前記絶8!膜を覆う金属
膜と、この金属膜と前記第1の一導電型領域あるいは前
記第1の逆道電型領域とがオーミックコンタクされる金
属膜とを備え構成される。
の一主面上にそれぞれ並べて形成される第1及び第2の
逆導電型領域及び前記半導体基板の濃度より高い濃度の
第1の一導電型領域と、これらの導電領域にそれぞれに
形成されたオーミックコンタクトと、これらのオーミッ
クコンタクトから金属配線により引出した後に前記オー
ミックコンタクトを含む前記半導体基板を覆う絶縁膜と
を有する半導体装置において、前記絶8!膜を覆う金属
膜と、この金属膜と前記第1の一導電型領域あるいは前
記第1の逆道電型領域とがオーミックコンタクされる金
属膜とを備え構成される。
2、本発明の第2の半導体装置は、前記第1の一導電型
領域より第1の前記逆導電型領域を隔てて形成された第
2の逆導電型領域と、この第2の逆導電型領域中に形成
されたより高濃度の第2の一導電型領域と、これらの導
電領域にそれぞれに形成されたオーミックコンタクトと
、これらのオーミックコンタクトから金属配線により引
出した後に前記オーミックコンタクトを含む前記半導体
基板を覆う絶縁膜とを有する半導体装置において、前記
絶縁膜を覆う金属膜と、この金属膜と前記第1の一導電
型領域とオーミックコンタクトされた金属配線とを備え
構成される。
領域より第1の前記逆導電型領域を隔てて形成された第
2の逆導電型領域と、この第2の逆導電型領域中に形成
されたより高濃度の第2の一導電型領域と、これらの導
電領域にそれぞれに形成されたオーミックコンタクトと
、これらのオーミックコンタクトから金属配線により引
出した後に前記オーミックコンタクトを含む前記半導体
基板を覆う絶縁膜とを有する半導体装置において、前記
絶縁膜を覆う金属膜と、この金属膜と前記第1の一導電
型領域とオーミックコンタクトされた金属配線とを備え
構成される。
次に、本発明について図面を参照して説明する。
第1図は本発明による半導体装置であるラテラルトラン
ジスタの一実施例を示す半導体チップの断面図、第2図
は本発明による半導体装置であるラテラルトランジスタ
の他の構造例を示す半導体チップの断面図である。
ジスタの一実施例を示す半導体チップの断面図、第2図
は本発明による半導体装置であるラテラルトランジスタ
の他の構造例を示す半導体チップの断面図である。
この半導体装置、例えば、第1図に示すように、エミッ
タ接地のラテラルトランジスタでは、比較的に高い抵抗
値(5〜30Ωcm)のn型半導体基板1にp型不純物
拡散によりエミッタ領域3及びコレクタ領域4が設けら
れている。また、これら領域を含む半導体基板1は酸化
膜5で覆われており、コレクタ、エミッタ及びベースに
は金属配線6がそれぞれにオーミックコンタクトされて
いる。
タ接地のラテラルトランジスタでは、比較的に高い抵抗
値(5〜30Ωcm)のn型半導体基板1にp型不純物
拡散によりエミッタ領域3及びコレクタ領域4が設けら
れている。また、これら領域を含む半導体基板1は酸化
膜5で覆われており、コレクタ、エミッタ及びベースに
は金属配線6がそれぞれにオーミックコンタクトされて
いる。
さらに、これら配線6は層間絶縁膜7で被覆され、その
上にエミッタ電極と接続される金属膜8が少なくともエ
ミッタとベース間を覆うように設けられている。このこ
とにより、反転層を生ずることがなくなり、hFEの安
定が図ることが出来るようになった。
上にエミッタ電極と接続される金属膜8が少なくともエ
ミッタとベース間を覆うように設けられている。このこ
とにより、反転層を生ずることがなくなり、hFEの安
定が図ることが出来るようになった。
一方、例えば、第2図に示すように、眉間絶縁H7を覆
う金属膜8が、ベースに接続されていると、前述の実施
例と同じ効果がある。
う金属膜8が、ベースに接続されていると、前述の実施
例と同じ効果がある。
第3図は本発明によるサイリスタの一実施例を示す半導
体チップの断面図である。また、同じ半導体装置でも、
サイリスタの場合は、第3図に示すように、眉間絶縁膜
7の上に覆うように金属膜8を形成し、この金属膜8を
ゲート領域14にオーミックコンタクトすれば良い。こ
のことにより、第5図に示す空乏層10aが緩和され、
実効的距離が大きくなりリーク電流が減少する。
体チップの断面図である。また、同じ半導体装置でも、
サイリスタの場合は、第3図に示すように、眉間絶縁膜
7の上に覆うように金属膜8を形成し、この金属膜8を
ゲート領域14にオーミックコンタクトすれば良い。こ
のことにより、第5図に示す空乏層10aが緩和され、
実効的距離が大きくなりリーク電流が減少する。
以上説明したように本発明は、半導体装置であるラテラ
ルトランジスタのエミッタあるいはベース領域に接続さ
れた金属膜を絶縁膜を介して設けることにより、コレク
タとエミッタ間またはコレクタとベース間に数十V以上
の電圧を印加した際に、モールド樹脂材の分極等による
負電界がペースエミッタ間上の絶縁膜に印加されるのを
防ぎ、実効的にエミッタベース間のバスが短くなること
がないので、安定したhFEをもつラテラルトランジス
タが得られるという効果がある。
ルトランジスタのエミッタあるいはベース領域に接続さ
れた金属膜を絶縁膜を介して設けることにより、コレク
タとエミッタ間またはコレクタとベース間に数十V以上
の電圧を印加した際に、モールド樹脂材の分極等による
負電界がペースエミッタ間上の絶縁膜に印加されるのを
防ぎ、実効的にエミッタベース間のバスが短くなること
がないので、安定したhFEをもつラテラルトランジス
タが得られるという効果がある。
また、サイリスタの場合にも、同様に金属膜を絶縁膜を
介して覆うように形成し、この金属膜をn型ゲートと接
続することによって、耐圧が向上し、リーク電流が減少
するサイリスタが得られるという効果がある。
介して覆うように形成し、この金属膜をn型ゲートと接
続することによって、耐圧が向上し、リーク電流が減少
するサイリスタが得られるという効果がある。
第1図は本発明による半導体装置であるラテラルトラン
ジスタの一実施例を示す半導体チップの断面図、第2図
は本発明による半導体装置であるラテラルトランジスタ
の他の構造例を示す半導体チップの断面図、第3図は本
発明によるラテラルサイリスタの一実施例を示す半導体
チップの断面図、第4図は従来の半導体装置であるラテ
ラルトランジスタの一例を示す半導体チップの模式断面
図、第5図は従来の半導体装置であるラテラルサイリス
タの一例を示す半導体チップの模式断面図である。 1・・・半導体基板、2・・・エミッタ領域、3・・・
コレクタ領域、4・・・ベース領域、5.5a・・・酸
化膜、6.6a・・・金属配線、7・・・層間絶縁膜、
8・・・金属膜、9・・・保護膜、1o、10a・・・
空乏層、1ドアノード領域、12・・・ゲート領域、1
3・・・カソード領域、14・・・ゲート領域。
ジスタの一実施例を示す半導体チップの断面図、第2図
は本発明による半導体装置であるラテラルトランジスタ
の他の構造例を示す半導体チップの断面図、第3図は本
発明によるラテラルサイリスタの一実施例を示す半導体
チップの断面図、第4図は従来の半導体装置であるラテ
ラルトランジスタの一例を示す半導体チップの模式断面
図、第5図は従来の半導体装置であるラテラルサイリス
タの一例を示す半導体チップの模式断面図である。 1・・・半導体基板、2・・・エミッタ領域、3・・・
コレクタ領域、4・・・ベース領域、5.5a・・・酸
化膜、6.6a・・・金属配線、7・・・層間絶縁膜、
8・・・金属膜、9・・・保護膜、1o、10a・・・
空乏層、1ドアノード領域、12・・・ゲート領域、1
3・・・カソード領域、14・・・ゲート領域。
Claims (1)
- 【特許請求の範囲】 1、一導電型半導体基板の一主面上にそれぞれ並べて形
成される第1及び第2の逆導電型領域及び前記半導体基
板の濃度より高い濃度の第1の一導電型領域と、これら
の導電領域にそれぞれに形成されたオーミックコンタク
トと、これらのオーミックコンタクトから金属配線によ
り引出した後に前記オーミックコンタクトを含む前記半
導体基板を覆う絶縁膜とを有する半導体装置において、
前記絶縁膜を覆う金属膜と、この金属膜と前記第1の一
導電型領域あるいは前記第1の逆道電型領域とがオーミ
ックコンタクトされる金属膜とを有することを特徴とす
る半導体装置。 2、前記第1の一導電型領域より第1の前記逆導電型領
域を隔てて形成された第2の逆導電型領域と、この第2
の逆導電型領域中に形成されたより高濃度の第2の一導
電型領域と、これらの導電領域にそれぞれに形成された
オーミックコンタクトと、これらのオーミックコンタク
トから金属配線により引出した後に前記オーミックコン
タクトを含む前記半導体基板を覆う絶縁膜とを有する半
導体装置において、前記絶縁膜を覆う金属膜と、この金
属膜と前記第1の一導電型領域とオーミックコンタクト
された金属配線とを有する半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10534289A JPH02283069A (ja) | 1989-04-24 | 1989-04-24 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10534289A JPH02283069A (ja) | 1989-04-24 | 1989-04-24 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02283069A true JPH02283069A (ja) | 1990-11-20 |
Family
ID=14405065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10534289A Pending JPH02283069A (ja) | 1989-04-24 | 1989-04-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02283069A (ja) |
-
1989
- 1989-04-24 JP JP10534289A patent/JPH02283069A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3739238A (en) | Semiconductor device with a field effect transistor | |
JPH0324791B2 (ja) | ||
KR890013796A (ko) | 반도체장치 및 그 제조방법 | |
US4000507A (en) | Semiconductor device having two annular electrodes | |
US5323041A (en) | High-breakdown-voltage semiconductor element | |
KR910008861A (ko) | 집적회로소자 | |
KR910008843A (ko) | Mos형 집적회로 | |
KR910002307B1 (ko) | 반도체장치와 그 제조방법 | |
JPH0888290A (ja) | 半導体装置およびその使用方法 | |
JPH02283069A (ja) | 半導体装置 | |
JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
JP3217484B2 (ja) | 高耐圧半導体装置 | |
JPH04127574A (ja) | 縦型絶縁ゲート電界効果トランジスタ | |
JP3233002B2 (ja) | 電界効果トランジスタ | |
JPH03120830A (ja) | 半導体装置 | |
JPH10190011A (ja) | 高耐圧ダイオード | |
JP3206149B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
JPH01293661A (ja) | 半導体装置 | |
KR100232222B1 (ko) | 반도체 소자의 커패시터 | |
JPH079385Y2 (ja) | 半導体集積回路装置 | |
JP2782758B2 (ja) | 半導体集積回路 | |
JPS60218878A (ja) | 半導体集積回路 | |
JPS5898966A (ja) | 半導体装置の入力保護装置 | |
JPS5939902B2 (ja) | 相補型絶縁ゲ−ト型電界効果半導体装置 | |
JPH0251259B2 (ja) |