JPH02281976A - Ｌｅｄプリンタヘッド - Google Patents

Ｌｅｄプリンタヘッド

Info

Publication number
JPH02281976A
JPH02281976A JP1104168A JP10416889A JPH02281976A JP H02281976 A JPH02281976 A JP H02281976A JP 1104168 A JP1104168 A JP 1104168A JP 10416889 A JP10416889 A JP 10416889A JP H02281976 A JPH02281976 A JP H02281976A
Authority
JP
Japan
Prior art keywords
led array
array chip
light emitting
chip
led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1104168A
Other languages
English (en)
Inventor
Terukazu Otsuki
輝一 大月
Masahiko Kimoto
匡彦 木本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1104168A priority Critical patent/JPH02281976A/ja
Publication of JPH02281976A publication Critical patent/JPH02281976A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Dot-Matrix Printers And Others (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 この発明はプリンタヘッドに係り、例えばレーザービー
ムプリンタにおけるレーザ及びレーザビーム走査装置に
代えてＬＥＤアレイを露光用光源として用いるＬＥＤプ
リンタヘッドに関する。
（ロ）従来の技術 従来の一般的なＬＥＤプリンタヘッドについて、断面図
（第３図）およびその上面図（第４図）を用いて説明す
る。
個々に点滅制御が可能な複数個（６４個或いは１２８個
の場合が多い）の発光部２５が等間隔で一直線状にモノ
リシック構造にて配列された半導体チップ、すなわち、
ＬＥＤアレイチップ２１は、全チップの発光部アレイが
すべて一直線になり（第４図Ｘ方向）かつ隣接するチッ
プ端において隣り合う発光部の間隔が各チップ内の発光
部間隔と等しくなるように、印刷する用紙寸法に応じた
個数だけ基板２２上に取り付けられている。ＬＥＤアレ
イチップ２１の基板２２への取付けは、各チップの発光
部面裏側に各チップの全発光部に対して共通に設けられ
た電極端子２７が基ＦＬ２２上に設けられた導体配線パ
ターン２９に導電性ペースト（Ａｇなど）２８によって
電気的に接続されることによってなされている。一方、
各ＬＥＤアレイデツプ２１の個々の発光部２５に対応す
る個別電極端子２６はそのチップの発光部２５と同じ側
の面に設けられており個々の電極端子２６に対応するよ
うに基板２２上に設けられた導体配線パターン３４へ導
電性ワイヤ（Ａｕ等）３０によって、それぞれ結線され
ている。そして、それらの導体配線パターン３４のもう
一方の端は同様に導電性ワイヤ３１によってドライバＩ
Ｃ２３のＬＥＤ制御駆動用端子３５へそれぞれ接続され
た構造となっている。また、ドライバＩＣ２３の信号入
力端子並びに駆動電力供給用端子３６も同様に導電性ワ
イヤ３２によって基板上に設けられた導体配線パターン
３３へ接続されている。
外部より供給されるドライバＩＣ２３への入力信号並び
に同ＩＣの駆動電流は基板２２上に設けられた導体配線
パターン３３より導電性ワイヤ３２を介して端子３６へ
入力される。ドライバＩＣ２３より出力されるＬ　Ｅ　
Ｄ駆動信号は端子３５上り導電性ワイヤ３１．導体配線
パターン３４、導電性ワイヤ３０を順に介することによ
ってＬＥＤアレイチップ２１の各発光部２５ごとに設け
られた個々の電極端子２６へ入力され、発光部２５をそ
れぞれ点滅させる。個々のＬＥＤ発光部２５を発光させ
た電流は各ＬＥＤアレイチップの発光部面裏側の共通電
極端子２７より導体ペースト２８を介して基板２２上に
設けられた導体配線パターン２９へ流れる。一方、ＬＥ
Ｄアレイの発光部２５より発せられた光出力は、発光部
２５上方にＬＥＤアレイ方向（第４図Ｘ方向）に沿って
取り付けられたロッドレンズアレイ２４（第３図）によ
ってＬＥＤプリンタヘッド外部の図示されない感光ドラ
ム上に正立等倍率で結像される。
（ハ）発明が解決しようとする課題 このように従来のＬＥＤプリンタヘッドにおいては、Ｌ
ＥＤアレイチップ２１の各発光部２５に対応する個別電
極端子２６及びドライバＩＣ２３のすべての端子はＡｕ
等の導電性ワイヤ３０．３１．３２によって基板２２上
に設けられた導体配線バクーン３３，３４に接続されて
いるため、例えばＡ３サイズ用紙（長さ３００ｘｍ）に
対応する印字ドツト密度４００ＤＰ　ｒ　（１６ドツト
／ｉｎ）のＬＥＤプリンタヘッドの場合、ＬＥＤアレイ
デツプとドライバＩＣを基板上の導体配線パターンへ接
続するために約１万本の導電性ワイヤをワイヤボンディ
ングすることが必要となる。この導電性ワイヤとしては
、従来主に金線が使用されているため材料コストを引き
上げる結果となっている。また、このような多数の結線
とそれに要する多くの工数は組立時の歩留りを低下させ
る要因ともなっており、コストダウンやプリンタヘッド
の長尺化を阻害するとともに信頼性を低下させる要因と
もなっている。さらに、ワイヤの配線スペースが必要と
なるためＬＥＤアレイチップとドライバＩＣの間隔をつ
めるのに限界が生じ、プリンタヘッドの小型化を阻害す
る。さらにまた、隣接ワイヤ相互の接触の危険性は、高
印字密度化を阻害する要因の１つともなる。また、ＬＥ
Ｄアレイチップの個別電極端子とドライバ・ＩＣのＬＥ
Ｄ制御駆動用端子の接続を基板上の導体配線パターンを
介して行うため、基板上には発光部密度と同等のファイ
ンピッチな導体配線パターンを形成する必要かあり基板
加工コストを引き上げる結果ともなっている。
この発明はこのような事情を考慮してなされたもので、
ＬＥＤアレイチップ及びドライバＩＣをワイヤボンディ
ングを用いることなく電気的に接続しかつほぼ直接的に
基板に取付けることにより材料の節約および製造工数の
低減をはかることが可能なプリンタヘッドを提供するも
のである。
（ニ）課題を解決するための手段 この発明は、第１導体パターンを形成した上段平面と第
２導体パターンを形成した下段平面からなる階段状基板
と、表面にＬＥＤ発光部とＬＥＤ給電用第１電極を、裏
面にＬＥＤ給電用第２１１Ｅ極を備えてほぼ前記基板の
段差に等しい厚さを有するＬＥＤアレイチブプと、裏面
に出力端子および入力端子を有するドライバーＩＣチッ
プとを備え、かつ、ＬＥＤアレイデツプを前記下段平面
上に設置して第２導体パターンと第２電極とを対面させ
、ＬＥＤアレイチップと上記上段平面とをドライバＩＣ
チップによって橋絡して第１電極に対して出力端子を、
第１導体パターンに対して入力端子をそれぞれ対面させ
、前記各対面部分を電気的に接続したことを特徴とする
ＬＥＤプリンタヘッドである。
（ホ）作用 ドライバＩＣチップへの入力信号は、基板上の上段平面
に設けられた第１導体パターンよりドライバＩＣチップ
の入力端子へ入力される。また、ドライバＩＣチップよ
り出力されるＬＥＤ駆動用出力信号はドライバＩＣチッ
プの出力端子よりＬＥＤアレイチップの発光面側に設け
られた第１電極へ入力され、ＬＥＤを発光させる。ＬＥ
Ｄを発光させた電流はＬＥＤアレイチヅブの発光部の裏
面側に設けられた第２電極より基板上の下段平面に設け
られた第２導体パターンへ流れる。
このようにして、従来のようなワイヤ接続を用いること
のないＬＥＤプリンタヘッドが提供される。
（へ）実施例 以下本発明の一実施例を図面に基づいて詳細に説明する
。
第１図はこの発明によるＬＥＤプリンタヘッドの一実施
例の構造を示す断面図、第２図は第１図の上面図である
。ＬＥＤアレイチップ１及びドライバ［Ｃ３をその上に
取付は固定するための基板２は、セラミック等の絶縁材
料の片側表面上にＬＥＤアレイチップｌのカソード電極
端子７が接続される導体配線パターン９とドライバＩＣ
３への信号入力及び同ＩＣを駆動するための電力供給用
端子１３が接続される導体配線パターン１２が薄膜ある
いは厚膜のプロセスにより形成された構造となっている
。
ＬＥＤアレイチップｌのカソード電極端子７はその発光
部５の裏面側に１つのチップ上の全発光部に対して共通
構造にて設けられている。個々のＬＥＤアレイチップ１
は、そのカソード電極端子７が基板２上に形成された導
体配線パターン９上に銀などの導電性ペースト８を用い
て電気的に接続されることによって基板２上に取り付け
られており、ＬＥＤプリンタヘッド全体としてＬＥＤア
レイ（発光部の列）が−直線上に並び（第２図Ｘ方向）
、全ての発光部間隔が等しくなるようにプリントする用
紙の幅寸法に応じた個数だけ並べて取り付けられている
。
一方、ＬＥＤアレイチップｌのアノード電極端子６はそ
の発光部５と同じ側の面に個々の発光部に対応して個別
に設けられている。ドライバ■Ｃ３は、前記の構造でし
ＥＤアレイチップ１が取り付けられた基板２上へそのＬ
ＥＤ駆動信号出力端子１２がそれぞれ対応するＬＥＤア
レイチップのアノード電極端子６に、また信号入力端子
及び電力供給用端子１３が基板２上に形成された導体配
線パターン１２に電気的に接続されるように金属バンブ
ｌＯ及び１１によって直接的に取り付けられる。
基板２においてＬＥＤアレイチップｌが取り付（）られ
ろ部分へとドライバＩＣ：３のｆｌｔ’Ｊ’人力用〈ω
子及び電力供給用端子１３が取り付けられる部分Ｂとの
間にはＬＥＤアレイデツプ１の１ワさに相当するの段差
が設けられている。
このような構成において、外部より供給されるドライバ
ｌｃ３への入力信号並びに同ＩＣ駆動用７［を流は、基
板２上に設けられた導体配線パターン１２より金属バン
ブ１１を介してドライバＩＣ３の端子１３へ入）Ｊされ
る。ドライバＩＣ３より出力されるしＥＤ駆動信号は金
属バンブ１０を介してＬＥＤアレイチップｌのアノード
電極端子〇へ入力され個々のＬＥＤ発光部５を点滅さ仕
る。個々のＬＥＤ発光部５を発光させた７（ｉ流は各Ｌ
ＥＤアレイチップ１のカソード電極端子７より導体ペー
スト８を介して基板２上に設けられた導体配線パターン
９へ流れる。
一方、ＬＥＤアレイの発光部より発せられた光出力は発
光部上力にＬＥＤアレイ方向（第２図Ｘ方向）に沿って
取り付けられたロッドレンズアレイ４（第１図）によっ
てＬＥＤプリンタヘッド外部の図示されない感光ドラム
上に王立等倍率で結像される。
（ト）発明の効果 この発明によれば、基板上に設けた導体（配線）パター
ン上にＬＥＤアレイチップを電気的に接続を取りつつ直
接的に取り付けるとともに、ドライバＩＣチップのＬＥ
Ｄ駆動信号出力端子とＬＥＤアレイチップの各発光部の
個々の電極（端子）、及びドライバＩＣチップのその他
の端子と基板上に設けられた導体（配線）パターンの電
気的接続並びに取り付けを直接的に行う構造としたため
、従来必要であった多数かつ高密度のワイヤーボンディ
ングが一切不要となる。従って、ワイヤ（金線等）の材
料費の節減及び工数の減少により大幅なコストダウンを
図ることが可能となるとともに、信頼性及び歩留りが格
段に向上し、ヘッドの長尺化、発光ドツトのファインピ
ッチ化など高性能化に対しても有利となる。また、この
発明によれば、ＬＥＤアレイチップ上の一部にドライバ
ＩＣを重ねて取り付ける構造としたことにより基板の幅
をより狭めることか可能であり、基板材料費の節減とと
らにＬＥＤブリタヘッドの小型化にら有利である。
さらに、従来しＥＤアレイチップの各発光部の個々の電
極とそれぞれに対応するドライバＩＣの出力端子を接続
するため、ブリタヘッドを構成する仝発光ドツトの数だ
けそれと同密度で必要であった基板上のファインピッチ
導体配線パターンモ不要となり基板上の導体配線パター
ンの加工コストを低減することができる。
【図面の簡単な説明】
第１図はこの発明の一実施例を示す断面図、第２図は第
１図の上面図、第３図は従来例の第１図対応図、第４図
は従来例の第２図対応図である。 ｌ・・・・・・ＬＥＤアレイチップ、 ２・・・・・・基板、 ３・・・・・・ドライバＩＣ１ ４・・・・・・ロッドレンズアレイ、 ５・・・・・・発光部、 ６・・・・・・アノード電極端子、 ７・・・・・・カソード電極端子、 ８・・・・・・導体ペースト、 ９．１２・・・・・・導体配線パターン、１０．２・・
・・・・金属バンプ、 １２・・・・・・ＬＥＤ制御駆動信号出力端子、１３・
・・・・・ドライバＩＣ信号入力端子並びに駆動用電力
供給用端子。 竿　１　閃

Claims (1)

    【特許請求の範囲】
  1. １、第１導体パターンを形成した上段平面と第２導体パ
    ターンを形成した下段平面からなる階段状基板と、表面
    にＬＥＤ発光部とＬＥＤ給電用第１電極を、裏面にＬＥ
    Ｄ給電用第２電極を備えてほぼ前記基板の段差に等しい
    厚さを有するＬＥＤアレイチップと、裏面に出力端子お
    よび入力端子を有するドライバーＩＣチップとを備え、
    かつ、ＬＥＤアレイチップを前記下段平面上に設置して
    第２導体パターンと第２電極とを対面させ、ＬＥＤアレ
    イチップと上記上段平面とをドライバーＩＣチップによ
    って橋絡して第１電極に対して出力端子を、第１導体パ
    ターンに対して入力端子をそれぞれ対面させ、前記各対
    面部分を電気的に接続したことを特徴とするＬＥＤプリ
    ンタヘッド。
JP1104168A 1989-04-24 1989-04-24 Ｌｅｄプリンタヘッド Pending JPH02281976A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1104168A JPH02281976A (ja) 1989-04-24 1989-04-24 Ｌｅｄプリンタヘッド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1104168A JPH02281976A (ja) 1989-04-24 1989-04-24 Ｌｅｄプリンタヘッド

Publications (1)

Publication Number Publication Date
JPH02281976A true JPH02281976A (ja) 1990-11-19

Family

ID=14373514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1104168A Pending JPH02281976A (ja) 1989-04-24 1989-04-24 Ｌｅｄプリンタヘッド

Country Status (1)

Country Link
JP (1) JPH02281976A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094294A (ja) * 2007-10-09 2009-04-30 Alps Electric Co Ltd 半導体発光装置
JP2012528470A (ja) * 2009-05-27 2012-11-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクスモジュールおよびオプトエレクトロニクスモジュールの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094294A (ja) * 2007-10-09 2009-04-30 Alps Electric Co Ltd 半導体発光装置
JP2012528470A (ja) * 2009-05-27 2012-11-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクスモジュールおよびオプトエレクトロニクスモジュールの製造方法
US8916900B2 (en) 2009-05-27 2014-12-23 Osram Opto Semiconductors Gmbh Optoelectronic module and method of producing an optoelectronic module

Similar Documents

Publication Publication Date Title
US5784258A (en) Wiring board for supporting an array of imaging chips
JP2509027B2 (ja) 半導体装置
JP3311914B2 (ja) チップ型発光ダイオード
US20180151544A1 (en) Led module
US6232561B1 (en) Process for producing wire connections on an electronic component assembly carrier made by the process
JPH02281976A (ja) Ｌｅｄプリンタヘッド
JP2003008078A (ja) 表面実装型半導体発光装置
JP2001352105A (ja) 表面実装型発光素子
JPH02196476A (ja) Ｌｅｄプリントヘッド
JPH06278313A (ja) 画像装置
JPS6299166A (ja) 光書込みヘツド
JP3384696B2 (ja) Ｌｅｄプリントヘッド
JP3429550B2 (ja) 画像装置
JPH1044497A (ja) 記録ヘッド
KR920003079B1 (ko) 프린터 헤드
JP3322576B2 (ja) 光プリントヘッド
JP2919239B2 (ja) 光プリントヘッドの実装構造及びその形成方法
JP2500042Y2 (ja) 光プリントヘッドの実装構造
JPH0888409A (ja) Ｌｅｄアレイヘッド
JPH0536289Y2 (ja)
JPH06166210A (ja) 光プリントヘッドの実装構造
JP3362234B2 (ja) 電子部品およびその製造方法
JP2001036152A (ja) 表示装置および表示装置製造方法
JPH01136385A (ja) 半導体レーザ装置
KR940006776B1 (ko) 유리기판을 이용한 led 프린터헤드의 제조방법