JP2009094294A - 半導体発光装置 - Google Patents

半導体発光装置 Download PDF

Info

Publication number
JP2009094294A
JP2009094294A JP2007263635A JP2007263635A JP2009094294A JP 2009094294 A JP2009094294 A JP 2009094294A JP 2007263635 A JP2007263635 A JP 2007263635A JP 2007263635 A JP2007263635 A JP 2007263635A JP 2009094294 A JP2009094294 A JP 2009094294A
Authority
JP
Japan
Prior art keywords
semiconductor light
light emitting
emitting device
emitting element
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007263635A
Other languages
English (en)
Other versions
JP4938611B2 (ja
Inventor
Atsushi Okamoto
淳 岡本
Nobuaki Haga
宣明 芳賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2007263635A priority Critical patent/JP4938611B2/ja
Publication of JP2009094294A publication Critical patent/JP2009094294A/ja
Application granted granted Critical
Publication of JP4938611B2 publication Critical patent/JP4938611B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】長寿命にして発光効率が高く、しかも光源部のエタンデューが小さいロッドインテグレータを適用可能で、照光部の照度を高めることが可能な半導体発光装置を提供する。
【解決手段】配線基板１に半導体発光素子収納用の凹部１ａを形成し、当該凹部１ａ内に下層の半導体発光素子２を収納すると共に、当該下層の半導体発光素子２上に上層の半導体発光素子３をスタックし、配線基板１に形成された電極パターン１ｂと下層の半導体発光素子２と上層の半導体発光素子３とを交互に直列接続する。
【選択図】図５

Description

本発明は、配線基板上に半導体発光素子を２層にスタックして実装する２層スタック構造の半導体発光装置に係り、特に、配線基板に対する２層の半導体発光素子の実装構造に関する。
従来、小型にして高輝度を得るため、図１０に示すように、配線基板１００上に複数個の第１ＬＥＤチップ１０１を実装すると共に、当該第１ＬＥＤチップ１０１上に複数個の第２ＬＥＤチップ１０２を実装した半導体発光装置が提案されている。第２ＬＥＤチップ１０２は、隣接する２つの第１ＬＥＤチップ１０１に跨るように配線基板１００の面方向にずれて配置され、第２ＬＥＤチップ１０２のｎ側電極は、これが跨る２つの第１ＬＥＤチップ１０１の一方のｐ側電極とバンプ１０３を介して接続されると共に、第２ＬＥＤチップ１０２のｐ側電極は、これが跨る２つの第１ＬＥＤチップ１０１の他方のｎ側電極とバンプ１０３を介して接続され、各第１ＬＥＤチップ１０１と各第２ＬＥＤチップ１０２とが交互に直列接続される。また、第２ＬＥＤチップ１０２のｎ側電極及びｐ側電極が接続されない両端の第１ＬＥＤチップ１０１のｐ側電極又はｎ側電極は、それぞれボンディングワイヤ１０４を介して配線基板１００に形成された図示しない電極パターンに接続される（例えば、特許文献１参照。）。
この半導体発光装置は、第１ＬＥＤチップ１０１と第２ＬＥＤチップ１０２とを互いに面方向にずらした状態で配線基板１００上に２層にスタックするので、単位面積当たりのＬＥＤチップの実装数を増加することができ、配線基板上に同数のＬＥＤチップを１層に実装する場合に比べて、装置の小型化と高輝度化とを図ることができる。この半導体発光装置は、プロジェクタなどへの適用が検討されている。
特開２００７−１１５９２８号公報
しかしながら、特許文献１に記載の半導体発光装置は、第２ＬＥＤチップ１０２が配線基板１００に直接接触していないので、発光に伴う第２ＬＥＤチップ１０２の発熱が配線基板１００を通って放熱されにくく、第２ＬＥＤチップ１０２が高温になって、第２ＬＥＤチップ１０２の発光効率が低下したり、寿命が短くなるといった問題を生じやすい。
また、この種の半導体発光装置をプロジェクタなどの光源装置として適用する場合、半導体発光装置から放射される光束の空間的な広がりを低減し、照光部に効率良く光を供給するため、ロッドインテグレータと呼ばれる導光用部材が設置される場合があるが、従来の２層スタック構造の半導体発光装置は、図１０に示すように、両端に配置された第１ＬＥＤチップ１０１が配線基板１００に形成された電極パターンとボンディングワイヤ１０４を介して接続されているので、ボンディングワイヤ１０４との干渉を避けるためには、図１１に示すように、光入射側の端部の直径がボンディングワイヤ１０４の設置範囲よりも大きなロッドインテグレータ２００を用いるか、図１２に示すように、外面にスタンド２０１が設けられたロッドインテグレータ２００を用いる必要がある。
しかしながら、光入射側の端部の直径がボンディングワイヤ１０４の設置範囲よりも大きなロッドインテグレータ２００を用いると、装置が大型化するばかりでなく、光源部のエタンデュー（Etendue：有効に扱える光束が存在する空間的な広がりの意味で、面積と立体角との積で表される。）が大きくなって、光の伝搬効率が低下する。また、外面にスタンド２０１が設けられたロッドインテグレータ２００を用いると、装置が複雑化するばかりでなく、ロッドインテグレータ２００の光入射側の端部と配線基板１００との間に光漏れを生じるので、照光部に達する光量が低下する。
本発明は、かかる技術的課題を解決するためになされたものであり、その目的は、長寿命にして発光効率が高く、しかも光源部のエタンデューが小さいロッドインテグレータを適用可能で、照光部の照度を高めることが可能な半導体発光装置を提供することにある。
本発明は、前記の課題を解決するため、第１に、所要の配線パターンが形成された配線基板と、当該配線基板上に２層にスタックされた複数の半導体発光素子とを有し、上層の半導体発光素子と下層の半導体発光素子とをバンプを介して交互に直列接続してなる半導体発光装置において、前記配線基板に半導体発光素子収納用の凹部を形成し、当該凹部内に前記下層の半導体発光素子を収納すると共に、前記上層の半導体発光素子の全部又は一部と前記配線基板に形成された配線パターンとをバンプを介して電気的に接続するという構成にした。
上層の半導体発光素子と下層の半導体発光素子とをバンプを介して交互に直列接続するためには、下層の半導体発光素子については、電極を上向きにして配線基板上に実装し、上層の半導体発光素子については、電極を下向きにして下層の半導体発光素子上にスタックする必要がある。かかる構成において、配線基板に半導体発光素子収納用の凹部を形成し、当該凹部内に下層の半導体発光素子を収納すると、上層の半導体発光素子の電極形成面を配線基板の上面に接近させることができるので、上層の半導体発光素子の少なくとも一部については、配線基板に形成された配線パターンとバンプを介して電気的に接続することが可能になる。このように、上層の半導体発光素子と配線基板に形成された配線パターンとをバンプを介して電気的に接続すると、上層の半導体発光素子の発熱を配線基板を通して放熱することができるので、上層の半導体発光素子の過熱を防止できる。また、上下層の半導体発光素子と配線基板に形成された配線パターンとを、ボンディングワイヤを介して電気的に接続しないので、ロッドインテグレータを設置する際に、ボンディングワイヤとロッドインテグレータとが干渉するということが無く、より小型にして光源部のエタンデューが小さいロッドインテグレータの適用が可能になる。
本発明は第２に、前記第１の構成の半導体発光装置において、前記配線基板の半導体発光素子実装面に、前記複数の半導体発光素子を内側にして、中空形状に形成されたロッドインテグレータの光入射側の端部を突き当てるという構成にした。
かかる構成によると、配線基板の表面にロッドインテグレータの光入射側の端部を突き当てるので、ロッドインテグレータからの光漏れを防止でき、照光部の照度を高めることができる。
本発明は第３に、前記第１の構成の半導体発光装置において、前記複数の半導体発光素子が実装された配線基板を主基板上にマウントし、前記配線基板に形成された配線パターンと前記主基板に形成された配線パターンとをボンディングワイヤを介して電気的に接続するという構成にした。
サブマウント構造を採ると、配線基板として窒化アルミニウムなどからなる熱伝導性が良好なものを用いることにより、半導体発光素子の過熱をより効率的に防止できると共に、１つの主基板上に多数の配線基板、ひいては多数の半導体発光素子を設定することが可能になるので、大型で高輝度の半導体発光装置を容易に作製することができる。
本発明は第４に、前記第１乃至第３の構成の半導体発光装置において、前記凹部内に収納された前記半導体発光素子の発光層を、前記凹部の開放端よりも外側に配置するという構成にした。
かかる構成によると、凹部内に収納された半導体発光素子の発光層から放射された光が凹部の壁面によって遮断されないので、光の無駄を無くすことができ、照度の高い半導体発光装置とすることができる。
本発明は第５に、前記第１乃至第４の構成の半導体発光装置において、前記下層の半導体発光素子が、前記配線基板に形成された凹部内に１つずつ個別に収納され、かつ前記上層の半導体発光素子の全てが、バンプを介して前記配線基板と電気的に接続されているという構成にした。
下層の半導体発光素子を１つずつ個別に収納可能な凹部を配線基板に形成すると、各凹部の周囲にランドが形成されるので、上層の半導体発光素子の全てをバンプを介して配線基板のランドと電気的に接続することが可能になる。このように、上層の半導体発光素子の全てをバンプを介して配線基板と電気的に接続すると、半導体発光装置を構成する全ての半導体発光素子をバンプを介して配線基板と電気的に接続することができるので、半導体発光装置を構成する全ての半導体発光素子について過熱を防止でき、半導体発光素子の発光効率の向上と長寿命化とを図ることができる。
本発明の半導体発光装置は、配線基板に半導体発光素子収納用の凹部を形成し、当該凹部内に下層の半導体発光素子を収納すると共に、上層の半導体発光素子の全部又は一部と配線基板に形成された配線パターンとをバンプを介して電気的に接続するので、下層の半導体発光素子のみならず、上層の半導体発光素子についても、発熱を配線基板を通して放熱することができ、各半導体発光素子の過熱を防止できる。よって、半導体発光装置を構成する各半導体発光素子の発光効率の向上及び長寿命化を図ることができる。また、上下層の半導体発光素子と配線基板に形成された配線パターンとを、ボンディングワイヤを介して電気的に接続しないので、より小型にして光源部のエタンデューが小さいロッドインテグレータの適用が可能になり、半導体発光装置の小型化と照光部の高照度化とを図ることができる。
〈第１実施形態〉
本発明に係る半導体発光装置の第１実施形態を、図１乃至図４に基づいて説明する。図１は第１実施形態に係る半導体発光装置の断面図、図２は半導体発光素子が線状に配列された第１実施形態に係る半導体発光装置の平面図、図３は半導体発光素子が面状に配列された第１実施形態に係る半導体発光装置の平面図、図４は第１実施形態に係る半導体発光装置に適用される半導体発光素子の斜視図である。第１実施形態に係る半導体発光装置は、下層に配置される全ての半導体発光素子を配線基板に形成された１つの凹部内に収納したことを特徴とする。
図１に示すように、本例の半導体発光装置は、半導体発光素子収納用の凹部１ａが形成された配線基板１と、凹部１ａ内に収納された下層の半導体発光素子２と、下層の半導体発光素子２上にスタックされた上層の半導体発光素子３とから構成されている。下層の半導体発光素子２及び上層の半導体発光素子３は、図２に示すように線状に配置することもできるし、図３に示すように面状に配置することもできる。なお、下層の半導体発光素子２の数及び上層の半導体発光素子３の数は、図１乃至図３の例に限定されるものではなく、下層の半導体発光素子２については１個以上の任意の数、上層の半導体発光素子３については２個以上の任意の数とすることができる。
配線基板１には、図１乃至図３に示すように、全ての下層の半導体発光素子２を所要の配列で収納可能な凹部１ａが形成されると共に、当該凹部１ａを介してその両側に、上層の半導体発光素子３の電極が電気的に接続される電極パターン１ｂを含む所要の配線パターンが形成される。配線基板１としては、ガラスエポキシ基板、ＢＴレジン基板、セラミック基板、メタルコア基板及びフレキシブル基板など、公知に属する任意の材料からなるものを用いることができるが、放熱性を高めるため、例えば窒化アルミニウムなどの熱伝導率の高い材料からなるものを用いることが特に望ましい。凹部１ａの深さは、下層の半導体発光素子２の厚さとほぼ等しい深さに形成されるが、必ずしも厳密に規制する必要はなく、配線基板１の上面と凹部１ａ内に収納された下層の半導体発光素子２の上面との段差が、バンプを介して下層の半導体発光素子２と上層の半導体発光素子３とを接続可能な範囲内にあれば足りる。
半導体発光素子２，３としては、同形同大かつ同一構成のものが用いられる。即ち、本例の下層の半導体発光素子２及び上層の半導体発光素子３は、図４に示すように、所要の平面形状及び平面サイズを有するサファイア基板１１と、当該サファイア基板１１上にエピタキシャル成長された発光層、即ち、ｎ型半導体層１２及びｐ型半導体層１３と、ｎ型半導体層１２上にパターン形成されたｎ側電極１４と、ｐ型半導体層１３上にパターン形成されたｐ側電極１５とから構成されており、ｎ側電極１４及びｐ側電極１５は、サファイア基板３１の対角上に配置されている。このように、本例の半導体発光装置は、同形同大かつ同一構成の半導体発光素子を下層の半導体発光素子２及び上層の半導体発光素子３として用いるので、部品の共用化による製造コストの低減を図ることができる。もちろん、製造コストが問題にならない場合には、形状及び／又はサイズが異なる複数種の半導体発光素子の混用も可能である。
下層の半導体発光素子２は、図１に示すように、ｎ型電極１４及びｐ型電極１５を上向きにして凹部１ａ内に実装される。配線基板１に対する下層の半導体発光素子２の実装は、図示しない銀ペースト又は接着剤等を用いて行うことができる。これに対して、上層の半導体発光素子３は、図１に示すように、ｎ型電極１４及びｐ型電極１５を下向きにし、かつ配線基板１に形成された電極パターン１ｂと、上層の半導体発光素子３と、下層の半導体発光素子２とが交互に直列接続されるように平面方向の位置を調整して、配線基板１上及び下層の半導体発光素子２上にスタックされる。電極パターン１ｂと上層の半導体発光素子３との接続、及び上層の半導体発光素子３と下層の半導体発光素子２との接続は、はんだバンプや金バンプなどのバンプ４を用いて行われる。したがって、図２の例では、上層に配置された３個の半導体発光素子３のうち、両端に配置された２個の半導体発光素子３を、バンプ４を介して配線基板１に接触させることができ、また、図３の例では、上層に配置された６個の半導体発光素子３のうち、両端に配置された４個の半導体発光素子３を、バンプ４を介して配線基板１に接触させることができる。
第１実施形態に係る半導体発光装置は、配線基板１に半導体発光素子収納用の凹部１ａを形成し、当該凹部１ａ内に下層の半導体発光素子２を収納すると共に、両端に配置された上層の半導体発光素子３と配線基板１に形成された配線パターン１ｂとをバンプ４を介して電気的に接続するので、上層の半導体発光素子３のうち、バンプ４を介して配線基板１の配線パターン１ｂと接続された半導体発光素子３の発熱を配線基板１を通して放熱することができ、上層の半導体発光素子の過熱を抑制できる。また、上下層の半導体発光素子２，３と配線基板１に形成された配線パターン１ｂとを、ボンディングワイヤを介して電気的に接続しないので、装置の小型化を図ることができる。
〈第２実施形態〉
本発明に係る半導体発光装置の第２実施形態を、図５に基づいて説明する。図５は第２実施形態に係る半導体発光装置の断面図である。第２実施形態に係る半導体発光装置は、図５に示すように、配線基板１の半導体発光素子設定面に、半導体発光素子２，３を内側にして、中空形状に形成されたロッドインテグレータ２１の光入射側の端部を突き当てたことを特徴とする。その他については、第１実施形態に係る半導体発光装置と同じであるので、対応する部分に同一の符号を付して、説明を省略する。
第２実施形態に係る半導体発光装置は、配線基板１の半導体発光素子設定面にロッドインテグレータ２１を取り付けたので、半導体発光素子２，３の発光を効率良く照光部に導くことができ、照光部の照度を高めることができる。また、配線基板１の半導体発光素子設定面にロッドインテグレータ２１の光入射側の端部を突き当てるので、ロッドインテグレータ２１からの光漏れを防止することができ、照光部を高能率に照光できる。さらに、半導体発光装置を構成する配線基板１と半導体発光素子２，３とが、ボンディングワイヤを介して接続されていないので、より小型にして光源部のエタンデューが小さいロッドインテグレータ２１の適用が可能になり、装置の小型化と高照度化とを図ることができる。
〈第３実施形態〉
本発明に係る半導体発光装置の第３実施形態を、図６に基づいて説明する。図６は第３実施形態に係る半導体発光装置の断面図である。第３実施形態に係る半導体発光装置は、図６に示すように、半導体発光素子２，３が搭載された配線基板１を主基板２２にマウントし、配線基板１に形成された電極パターン１ｂと主基板２２に形成された電極パターン２２ｂとをボンディングワイヤ２３にて接続して、サブマウント構造にしたことを特徴とする。主基板２２としては、メタル基板などを用いることができる。配線基板１にロッドインテグレータ２１を設置する場合には、図６に示すように、配線基板１の半導体発光素子２，３とボンディングワイヤ２３との間に、ロッドインテグレータ２１の光入射側の端部を突き当てる。その他については、第１実施形態に係る半導体発光装置と同じであるので、対応する部分に同一の符号を付して、説明を省略する。
第３実施形態に係る半導体発光装置は、サブマウント構造を有するので、配線基板１として窒化アルミニウムなどからなる熱伝導性が良好なものを用いることにより、半導体発光素子の過熱をより効率的に防止できると共に、１つの主基板２２上に多数の配線基板１、ひいては多数の半導体発光素子２，３を設定することが可能になるので、大型の半導体発光装置を容易に作製することができる。
〈第４実施形態〉
本発明に係る半導体発光装置の第４実施形態を、図７に基づいて説明する。図７は第４実施形態に係る半導体発光装置の断面図である。第４実施形態に係る半導体発光装置は、図７に示すように、配線基板１に形成された凹部１ａの深さを下層の半導体発光素子２の厚みよりも浅くすることにより、下層の半導体発光素子２の発光層を、凹部１ａの開放端よりも外側に配置したことを特徴とする。その他については、第１実施形態に係る半導体発光装置と同じであるので、対応する部分に同一の符号を付して、説明を省略する。
第４実施形態に係る半導体発光装置は、配線基板１に形成された凹部１ａの深さを下層の半導体発光素子２の厚みよりも浅くして、下層の半導体発光素子２の発光層を凹部１ａの開放端よりも外側に配置したので、下層の半導体発光素子２の発光が凹部１ａの壁面によって遮断されず、光の無駄を無くすことができて、照度の高い半導体発光装置とすることができる。
〈第５実施形態〉
本発明に係る半導体発光装置の第５実施形態を、図８（ａ）に基づいて説明する。図８（ａ）は第５実施形態に係る半導体発光装置の断面図である。第５実施形態に係る半導体発光装置は、図８（ａ）に示すように、配線基板１に複数個の凹部１ａを形成し、各凹部１ａ毎に下層の半導体発光素子２を１つずつ収納したことを特徴とする。その他については、第１実施形態に係る半導体発光装置と同じであるので、対応する部分に同一の符号を付して、説明を省略する。
第５実施形態に係る半導体発光装置は、配線基板１に形成された複数個の凹部１ａ内に下層の半導体発光素子２を１つずつ収納する構造としたので、各凹部１ａの周囲に形成されるランドに全ての上層の半導体発光素子３を接続することが可能になる。したがって、上層の全ての半導体発光素子３について、その放熱性を高めて過熱を防止でき、半導体発光素子２，３のより一層の発光効率の向上と長寿命化とを図ることができる。なお、本実施形態においては、各凹部１ａ毎に下層の半導体発光素子２を１つずつ収納したが、図８（ｂ）に示すように、複数個の半導体発光素子２を収納可能な凹部１ａを配線基板１に複数個形成し、各凹部１ａ毎に所要数の半導体発光素子２を収納するようにすることもできる。
なお、本発明の要旨は、配線基板１に形成された凹部１ａ内に下層の半導体発光素子２を収納し、上層の半導体発光素子３の少なくとも一部を配線基板１にバンプ４を介して接続したことにあり、その他の事項、例えば半導体発光素子２，３の数量、形状、サイズ、基板材料、基板上に形成される半導体層や電極の積層構造等については、前記各実施形態に拘泥されることなく、任意に設計することができる。例えば、前記各実施例においては、図４に示したように、対角にｎ側電極１４及びｐ側電極１５が形成された半導体発光素子を用いたが、本発明の要旨はこれに限定されるものではなく、図９に示すように、相対向する２辺に沿ってｎ側電極１４及びｐ側電極１５が形成された半導体発光素子を用いることもできる。
第１実施形態に係る半導体発光装置の断面図である。 半導体発光素子が線状に配列された第１実施形態に係る半導体発光装置の平面図である。 半導体発光素子が面状に配列された第１実施形態に係る半導体発光装置の平面図である。 第１実施形態に係る半導体発光装置に適用される半導体発光素子の斜視図である。 第２実施形態に係る半導体発光装置の断面図である。 第３実施形態に係る半導体発光装置の断面図である。 第４実施形態に係る半導体発光装置の断面図である。 第５実施形態に係る半導体発光装置の断面図及び平面図である。 実施形態に係る半導体発光装置に適用可能な他の半導体発光素子を示す斜視図及び平面図である。 公知例に係る２層スタック構造の半導体発光装置の断面図である。 公知例に係る２層スタック構造の半導体発光装置にロッドインテグレータを適用した状態を示す断面図である。 公知例に係る２層スタック構造の半導体発光装置に他のロッドインテグレータを適用した状態を示す断面図である。
符号の説明
１ 配線基板
１ａ 凹部
１ｂ 電極パターン
２ 下層の半導体発光素子
３ 上層の半導体発光素子
４ バンプ
１１ サファイア基板
１２ ｎ型半導体層
１３ ｐ型半導体層
１４ ｎ側電極
１５ ｐ側電極
２１ ロッドインテグレータ
２２ 主基板
２３ ボンディングワイヤ

Claims (5)

  1. 所要の配線パターンが形成された配線基板と、当該配線基板上に２層にスタックされた複数の半導体発光素子とを有し、上層の半導体発光素子と下層の半導体発光素子とをバンプを介して交互に直列接続してなる半導体発光装置において、
    前記配線基板に半導体発光素子収納用の凹部を形成し、当該凹部内に前記下層の半導体発光素子を収納すると共に、前記上層の半導体発光素子の全部又は一部と前記配線基板に形成された配線パターンとをバンプを介して電気的に接続したことを特徴とする半導体発光装置。
  2. 前記配線基板の半導体発光素子搭載面に、前記複数の半導体発光素子を内側にして、中空形状に形成されたロッドインテグレータの光入射側の端部を突き当てたことを特徴とする請求項１に記載の半導体発光装置。
  3. 前記複数の半導体発光素子が実装された配線基板を主基板上にマウントし、前記配線基板に形成された配線パターンと前記主基板に形成された配線パターンとをボンディングワイヤを介して電気的に接続したことを特徴とする請求項１に記載の半導体発光装置。
  4. 前記凹部内に収納された前記半導体発光素子の発光層を、前記凹部の開放端よりも外側に配置したことを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体発光装置。
  5. 前記下層の半導体発光素子が、前記配線基板に形成された凹部内に１つずつ個別に収納され、かつ前記上層の半導体発光素子の全てが、バンプを介して前記配線基板と電気的に接続されていることを特徴とする請求項１乃至請求項４のいずれか１項に記載の半導体発光装置。
JP2007263635A 2007-10-09 2007-10-09 半導体発光装置 Expired - Fee Related JP4938611B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007263635A JP4938611B2 (ja) 2007-10-09 2007-10-09 半導体発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007263635A JP4938611B2 (ja) 2007-10-09 2007-10-09 半導体発光装置

Publications (2)

Publication Number Publication Date
JP2009094294A true JP2009094294A (ja) 2009-04-30
JP4938611B2 JP4938611B2 (ja) 2012-05-23

Family

ID=40665981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007263635A Expired - Fee Related JP4938611B2 (ja) 2007-10-09 2007-10-09 半導体発光装置

Country Status (1)

Country Link
JP (1) JP4938611B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013083819A1 (de) * 2011-12-07 2013-06-13 Osram Gmbh Leuchtdiodenanordnung
JP2015070242A (ja) * 2013-10-01 2015-04-13 シチズン電子株式会社 半導体発光装置
WO2016009061A1 (en) * 2014-07-18 2016-01-21 Koninklijke Philips N.V. Led light source for automotive application
EP3483934A1 (en) * 2017-11-09 2019-05-15 LG Electronics Inc. Lamp for vehicle
CN110024140A (zh) * 2017-10-13 2019-07-16 Lg 伊诺特有限公司 发光器件封装和光源设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02281976A (ja) * 1989-04-24 1990-11-19 Sharp Corp Ｌｅｄプリンタヘッド
JPH0878657A (ja) * 1993-08-09 1996-03-22 Nippon Telegr & Teleph Corp <Ntt> 光／電子ハイブリッド実装基板およびその製法、並びに光サブモジュールおよび光／電子ハイブリッド集積回路
JPH10173225A (ja) * 1996-12-06 1998-06-26 Rohm Co Ltd 半導体発光素子
WO2006129220A1 (en) * 2005-05-30 2006-12-07 Koninklijke Philips Electronics N.V. Light-emitting device with brightness enhancing layer
JP2007115928A (ja) * 2005-10-20 2007-05-10 Citizen Electronics Co Ltd 半導体発光装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02281976A (ja) * 1989-04-24 1990-11-19 Sharp Corp Ｌｅｄプリンタヘッド
JPH0878657A (ja) * 1993-08-09 1996-03-22 Nippon Telegr & Teleph Corp <Ntt> 光／電子ハイブリッド実装基板およびその製法、並びに光サブモジュールおよび光／電子ハイブリッド集積回路
JPH10173225A (ja) * 1996-12-06 1998-06-26 Rohm Co Ltd 半導体発光素子
WO2006129220A1 (en) * 2005-05-30 2006-12-07 Koninklijke Philips Electronics N.V. Light-emitting device with brightness enhancing layer
JP2007115928A (ja) * 2005-10-20 2007-05-10 Citizen Electronics Co Ltd 半導体発光装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013083819A1 (de) * 2011-12-07 2013-06-13 Osram Gmbh Leuchtdiodenanordnung
JP2015070242A (ja) * 2013-10-01 2015-04-13 シチズン電子株式会社 半導体発光装置
US9559083B2 (en) 2013-10-01 2017-01-31 Citizen Electronics Co., Ltd. Semiconductor light-emitting device
WO2016009061A1 (en) * 2014-07-18 2016-01-21 Koninklijke Philips N.V. Led light source for automotive application
CN106489204A (zh) * 2014-07-18 2017-03-08 皇家飞利浦有限公司 用于机动车应用的led光源
JP2017522734A (ja) * 2014-07-18 2017-08-10 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 自動車アプリケーションのためのｌｅｄ光源
US9991238B2 (en) 2014-07-18 2018-06-05 Koninklijke Philips N.V. LED light source for automotive application
CN110024140A (zh) * 2017-10-13 2019-07-16 Lg 伊诺特有限公司 发光器件封装和光源设备
EP3483934A1 (en) * 2017-11-09 2019-05-15 LG Electronics Inc. Lamp for vehicle

Also Published As

Publication number Publication date
JP4938611B2 (ja) 2012-05-23

Similar Documents

Publication Publication Date Title
KR102551353B1 (ko) 광원 모듈 및 이를 포함하는 백라이트 유닛
JP4241658B2 (ja) 発光ダイオード光源ユニット及びそれを用いて形成した発光ダイオード光源
JP4674282B2 (ja) 線光源用ｌｅｄモジュール
KR101125296B1 (ko) 라이트 유닛
JP2005158957A (ja) 発光装置
JP2012532441A (ja) 発光ダイオードパッケージ
JP2007123777A (ja) 半導体発光装置
JP4674487B2 (ja) 表面実装型発光装置
JP4821343B2 (ja) サブマウント基板及びこれを備える発光装置
JP4938611B2 (ja) 半導体発光装置
JP2007115928A (ja) 半導体発光装置
JP2006310667A (ja) 発光装置
JP4655735B2 (ja) Ｌｅｄユニット
WO2017188237A1 (ja) Ｌｅｄ光源装置
JP3140595U (ja) 発光半導体素子
KR20090017391A (ko) 발광 소자용 회로 기판 및 그 발광 유닛
JP2007324204A (ja) 発光装置
JP2006013324A (ja) 発光装置
JP2010283152A (ja) 照明装置及び発光装置
US20160172341A1 (en) Light emitting device
JP4944428B2 (ja) 発光装置
TWI385781B (zh) 導線架
KR102088278B1 (ko) 보호 부재가 달린 발광 장치
JP5968647B2 (ja) Ｌｅｄランプおよびｌｅｄ照明装置
JP6085459B2 (ja) 照明装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120223

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4938611

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees