JPH02281355A - 入出力制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数のマイクロプロセッサと、少なくとも１
台の入出力装置とを備え、これらがバスにより接続され
たシステムに係り、特に、これらの間の入出力制御を行
う装置に関する。

［従来の技術］ マイクロプロセッサによりアクセスされる入出力装置に
は、−度アクセスされると、その後回復時間として一定
時間アクセスを禁止しなくてはいけない入出力装置があ
る。

以下、この種従来技術による入出力装置の動作を図面に
より説明する。

第３図（ａ）、（ｂ）はこのような従来技術による入出
力装置のリードサイクルとライトサイクルの動作を説明
するタイムチャートである。

第３図（ａ）、（ｂ）において、いま、時刻も。

でアドレス信号が有効となり、チップセレクト（ＣＳ）
信号が与えられて、入出力装置にアクセス要求が発せら
れた場合、マイクロプロセッサあるいは入出力装置は、
なんらかの手段でこのアクセスの入出力装置への受は入
れを遅延させ、入出力装置に対する連続アクセスの間隔
が時間ｔＩｌ１以上となるように保証する制御を行って
いる。このため、前記従来技術では、入出力装置に対し
てアクセス要求があった場合、入出力装置の状態にかか
わらず、常に、そのアクセス要求を時間１．だけ遅延さ
せている。

このようなアクセス要求を遅延させる制御を行う従来技
術による方法として、ハードウェアによって一律にバス
サイクルを延ばす方法と、プログラムに制限事項を設け
る方法とがある。

前記ハードウェアによる方法は、入出力装置に対応する
入出力制御装置の回路を入出力装置のアクセス後の回復
時間を考慮した回路とするものである。この場合、入出
力制御装置は、マイクロプロセッサからの制御信号を受
けて、入出力装置に対する入出力制御信号を発生させる
が、入出力装置の前記回復時間を考慮して、入出力制御
信号を予め定めた一定時間遅らせて発生させる。これに
より、入出力装置に対して、１つのマイクロプロセッサ
あるいは異なる複数のマイクロプロセッサから、連続的
にアクセスがある場合にも、入出力装置は、常に、アク
セス後の回復時間が保証されることに・なる。

なお、この種人出力制御の遅延を行う従来技術として、
例えば、市販のＬＳＩである８２５３ＬＳＩのマニュア
ル等に記載された技術が知られている。

また、前記プログラムに制限事項を設ける方法は、例え
ば、入出力装置のレジスタからデータをリードしてすぐ
に元のレジスタへライトする命令を実行する場合に、元
のレジスタにライトする前に、リードしたデータを一旦
高速アクセス可能なレジスタへ転送し、その後、そのレ
ジスタから元のレジスタにデータの転送を行うようにす
るものである。すなわち、この方法は、プログラム上の
工夫により、マイクロプロセッサから入出力装置に対し
て連続アクセスが生じないようにするものである。

［発明が解決しようとする課題］ 前記入出力制御装置の回路による方法は、入出力装置に
対する現アクセスが、単発のアクセス、すなわち、この
アクセスとその前のアクセスとの間に充分な空き時間を
経た後のアクセスなのか、連続アクセスなのかを知る手
段を入出力制御装置が有していないため、入出力制御信
号を常に一定時間遅らせている。このため、この従来技
術は、入出力装置を単発でアクセスする場合にも、バス
サイクルを、前述の一定時間の遅延分、すなわち、入出
力装置の回復時間分長くするものであり、バスのスルー
ブツトの低下を招き、マイクロプログラムのウエート時
間の増大を招く等の問題点を有している。

また、プログラムに制限事項を設ける方法は。

入出力装置の回復時間を保証するために、特別のハード
ウェアを必要としないという利点はあるが、アクセスす
る入出力装置によって使用する命令が異なるため、マイ
クロプログラムが複雑になるという問題点を有している
。

本発明の目的は、前記従来技術の問題点を解決し、プロ
グラムに制約を加えること無く、入出力装置の回復時間
を保証し、単発アクセスのときには、マイクロプロセッ
サからの制御信号を受けると直ちに入出力制御信号を発
生させ、連続アクセスのときには、一つ前のアクセスの
回復時間を過ぎるまで入出力制御信号の発生を遅らせる
ようにして、バスのスルーブツトの低下、マイクロプロ
グラムのウエート時間の増大を防止することを可能とし
た入出力制御装置を提供することにある。

［課題を解決するための手段］ 本発明によれば前記目的は、入出力制御装置内に、入出
力制御アクセス終了後の回復時間をカウントする手段と
、該手段が入出力装置が回復時間を過ぎていないことを
示す信号を出力している間に、マイクロプロセッサから
入出力装置アクセスの制御信号を受けた場合、入出力制
御信号の発生を、前記手段からの出力信号が消失するま
で遅らせる手段とを設けることにより達成される。

［作　用］ 入出力制御装置は、マイクロプロセッサが連続して入出
力装置をアクセスする場合、マイクロプロセッサから入
出力装置アクセスのための制御信号を受けても、入出力
装置の回復時間°が過ぎるまで入出力制御信号を作成せ
ず、回復時間経過後、直ちに入出力制御信号を発生させ
る。また、入出力制御装置は、単発アクセスの場合、前
記回復時間をカウントする手段の信号がなければ、直ち
に、入出力制御信号を発生させる。これにより、入出力
装置は、常に、アクセス後の回復時間を確保して、かつ
、高効率でマイクロプロセッサからのアクセスを受は付
けることが可能となる。

［実施例］ 以下、本発明による入出力制御装置の一実施例を、図面
により詳細に説明する。

第１図は本発明の一実施例の構成を示すブロック図、第
２図はその動作を説明するタイムチャートである。第１
図において、１１はマイクロプロセッサ、１２は入出力
装置、１３は人出力制御装置、１４はデコード回路、１
５は第１のステージカウンタ回路、１６はＡＣＫ信号作
成回路、１７は第２のステージカウンタ回路、１８はと
ジ−フラグ作成回路である。

本発明による入出力制御装置１３は、入出力装置１２に
対応して設けられ、複数のマイクロプロセッサ１１から
アクセされるが、第１図には、図面の簡略化のため、１
つのマイクロプロセッサのみが示されている。

第１図に示す本発明の入出力制御装置１３は、マイクロ
プロセッサ１１からのアドレス信号２をデコードして、
チップセレクト（Ｃ５）信号を作成するデコーダ回路１
４と、アドレストローブ（ＡＳ）信号１を受けて起動さ
れ、バスサイクル用のタイミングステージを発生させる
第１のステージカウンタ回路１５と、バスサイクルの終
了を示すデータアクノリッジ（ＡＣＫ）信号５を作成す
るＡＣＫ信号作成回路１６と、入出力装置１２のアクセ
ス終了後に必要な回復時間をカウントする第２のステー
ジカウンタ回路１７と、入出力装置が回復期間中である
ことを示すビジー（ＢｕｓＹ）信号８を作成するビジー
フラグ回路１８と、ＡＳ信号１とリード／ライト指示（
Ｒ／Ｗ）信号３とＢｔＪＺＹ信号とに基づいて、リード
動作指示入出力制御（ＲＤ）信号１０またはライト動作
指示入出力制御（ＷＤ）信号ＩＡを作成するＡＮＤゲー
ト１１０．１１１．１１４およびインバータ１１２．１
１３とにより構成される。

次に、第２図を参照して第１図に示す本発明の一実施例
の動作を説明する。

いま、入出力制御装置１３は、入出力装置１２に対する
制御を行っておらず、入出力装置１２のアクセス終了後
に必要な回復時間をカウントする第２のステージカウン
タ回路１７の出力信号７が値“０”で、ビジーフラグ回
路１８が出力するＢＵＳＹ信号８が“ｌ”になっており
、入出力装置の回復時間経過後であることを示している
ものとする。そして、この状態で、マイクロプロセッサ
１１が入出力装置１２に対して、データ書き込みのため
のアクセスを行うものとする。

この場合、マイクロプロセッサ１１は、アドレス信号２
を有効化し、Ｒ／Ｗ信号３を“０”として書き込み指示
とし、ＡＳ信号１を０”として入出力装置１２に対する
アクセス要求を行う。

これにより、入出力制御装置１３内のデコーダ回路１４
は、アドレス信号２をデコードしてＣ８信号９を“１”
とし、これを入出力装置１２に与える。一方、ＢｔＪＺ
Ｙ信号８が“１”となっているので、ＡＳ（ｉ号１が“
０”になった時刻ｔ１　で、ＡＮＤゲート１１３は、Ａ
Ｓ信号１の反転信号“１′とＢＵＺＹ信号８の“１′を
受けて“１”を出力し、ＡＮＤゲート１１１は、この信
号“１”とＲ／Ｗ信号３の反転信号“１′を受けてＷＤ
信号ＩＡを”ｌ”として、入出力装置１２にライト動作
を開始させる指示を行う。

入出力装置１２は、前述したＣ８信号９とＷＤ信号１１
を受けて、アドレス信号２に基づいてデータ４のライト
動作を行う。

また、同時に、入出力制御装置１３内の第１のステージ
カウンタ回路１５は、ＡＮＤ回路１１３の出力“１″に
より起動され、バスサイクル用のタイミングステージを
発生させる。ＡＣＫ信号作成回路１６は、第１のステー
ジカウンタ回路１５が発生する適当なタイミングを受け
て、バスサイクルの終了を示すＡＣＫ信号５を作成し、
これをマイクロプロセッサ１１に送出する。

にσπ信号５を受は取ったマイクロプロセッサ１１は、
Ａｓ信号１を切って、すなわち、ＡＳ信号ｌを“１”と
してバスサイクルを終了させる。

このようにして、時刻ｔ、で入出力装置１２に対する１
つのアクセスが終了し、第１のステージカウンタ回路１
５の動作が終了する。

この第１のステージカウンタ回路１５の動作終了により
、第２のステージカウンタ１７は、その動作を開始し、
入出力装置１２のアクセス終了後に必要な回復時間ｔｌ
Ｌをカウントする。ビジーフラグ作成回路１８は、この
第２のステージカウンタ回路１７の動作中、ＢＵＳＹ信
号８を“０”としてビジー状態を表示し、ＡＮＤゲート
１１３をインヒビットする。

この入出力装置１２の回復時間ｔｉの間に、マイクロプ
ロセッサ１１がライト動作のために再度入出力装置１２
をアクセスする場合、マイクロプロセッサ１１は、前述
と同様に、アドレス信号２を有効化し、Ｒ／Ｗ信号を“
０″としてライト動作を指示し、Ａｓ信号１を“０″と
してアクセス要求を行う。

この場合、前述したように、ＢＵＳＹ信号８は０”とな
っているので、Ａ　Ｎ　Ｄゲート１１３の出力は“０″
となり、従って、ＡＮＤゲート１１Ｏ１ｉｌｌから出力
されるリード指示入出力制御信号であるＲＤ信号ｌＯ及
びライト指示入出力制御信号であるＷＤ信号ＩＡは、共
に“０”となり入出力装置１２に対する起動は行われな
い。

この状態で、第２のステージカウンタ回路１７の動作が
進み、時刻ｔ、で第２のステージカウンタ回路１７の動
作が終了すると、ビジーフラグ作成回路１８は、ＢＵＳ
Ｙ信号８を“ｌ”として、入出力装置の回復時間ｔａが
経過したことを示す。

これにより、ＡＳ信号ｌの反転信号は、ＡＮＤゲート１
１３を介してＡＮＤゲート１１０．１１１に作用し、こ
の場合、ライト指示入出力制御信号であるＷＤ信号ＩＡ
を直ちに“ＯＮとして、入出力装置１２の動作を開始さ
せる。以後の入出力制御装置の動作は、前述の場合と同
様に行われる。

前述したように、本発明の一実施例によれば、マイクロ
プロセッサ１１により同一の入出力装置１２が連続アク
セスされる場合、常に、入出力装置１２の回復時間を確
保することが可能であり、単発のアクセスで、入出力装
置が回復時間経過後の状態となっている場合には、直ち
に入出力制御信号を作成して、入出力装置を動作させる
ことができる。

前述では、入出力装置１２に対する書き込み動作につい
て説明したが、読み出し動作も、同様に回復時間ｔＩｌ
ｌを確保して行うことができる。

前述した本発明の一実施例は、第１のステージカウンタ
回路１５と第２のステージカウンタ回路１７とを別の回
路として設けているが、本発明は、両ステージカウンタ
回路を１つのステージカウンタ回路として構成すること
も可能であり、この場合にも同様な効果を得ることがで
きる。

［発明の効果］ 以上説明したように本発明によれば、マイクロプロセッ
サが入出力装置を連続してアクセスする場合、入出力制
御装置は、入出力装置の回復時間が経過するまで、入出
力制御信号の発生を遅らせるので、入出力装置に対する
連続アクセスが生じた場合にも、マイクロプロセッサは
、入出力装置の状態を知る必要なく、入出力装置の回復
時間を確実に確保して入出力装置をアクセスすることが
できる。

また、本発明によれば、入出力制御装置は、単発のアク
セスで、入出力装置が回復時間経過後の状態となってい
る場合には、直ちに入出力制御信号を作成して、入出力
装置を動作させることができるので、不必要にバスサイ
クルを延ばすこと無く、入出力装置を無私無く使用して
、バスのスルーブツトの低下を防止し、マイクロプロセ
ッサのウエート時間増大による処理性能の低下を防止す
ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図はその動作を説明するタイムチャート、第３図は従
来技術による入出力装置の動作を説明するタイムチャー
トである。 １１・・・・・・マイクロプロセッサ、１２・・・・・
・入出力装置、１３・・・・・・入出力制御装置、１４
・・・・・・デコード回路、１５・・・・・・第１のス
テージカウンタ回路、１６・・・・・・ＡＣＫ信号作成
回路、１７・・・・・・第２のステージカウンタ回路、
１８・・・・・・ビジーフラグ作成回路。 二　Ｑ　ら　イＢ　　Ｇ　に砧　Ｂ　壱　世ζ―　　−
一　　Ｎ１　−１　−−　　　　　ζ−（−Ｎ、　　　
　−一　　Ｎ−１゜第１図 第３図 （Ｑ） （ｂ）

Claims (1)

【特許請求の範囲】
1. １、複数のマイクロプロセッサとアクセスされると一定
   の回復時間を要する少なくとも１つの入出力装置とがバ
   スにより接続されているシステムに用いる入出力制御装
   置において、入出力装置へのアクセス終了後の回復時間
   を監視する手段と、該手段が、入出力装置がアクセス後
   の回復時間を経過していないことを示す信号を出力して
   いる間、マイクロプロセッサからの制御信号より作成す
   る入出力装置に対する入出力制御信号の発生を遅延させ
   る手段とを備えることを特徴とする入出力制御装置。