JPH02278795A - 印刷配線板の製造方法 - Google Patents
印刷配線板の製造方法Info
- Publication number
- JPH02278795A JPH02278795A JP10043589A JP10043589A JPH02278795A JP H02278795 A JPH02278795 A JP H02278795A JP 10043589 A JP10043589 A JP 10043589A JP 10043589 A JP10043589 A JP 10043589A JP H02278795 A JPH02278795 A JP H02278795A
- Authority
- JP
- Japan
- Prior art keywords
- board
- printed wiring
- laminated
- wiring board
- laminated board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000011889 copper foil Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 9
- 229910000679 solder Inorganic materials 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 13
- 238000005553 drilling Methods 0.000 claims description 2
- 230000008642 heat stress Effects 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims description 2
- 230000008646 thermal stress Effects 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 description 10
- 230000002950 deficient Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は印刷配線板の製造方法に関し、特に微細パター
ンを有する印刷配線板の製造方法に関する。
ンを有する印刷配線板の製造方法に関する。
第2図(A)〜(D>は従来の印刷配線板の製造方法の
一例を説明する工程順に示した断面図である。
一例を説明する工程順に示した断面図である。
従来の印刷配線板の製造方法は、まず、第2図(A)に
示すように、微細回路10を含む内層基板に絶縁層を介
して表裏両面に銅箔2を積層した積層基板1に透孔3を
穿設する。
示すように、微細回路10を含む内層基板に絶縁層を介
して表裏両面に銅箔2を積層した積層基板1に透孔3を
穿設する。
次に、第1図(B)に示すように、積層基板lの全面に
めっきを施して導電層4を形成する。
めっきを施して導電層4を形成する。
次に、第1図(C)に示すように、積層基板1の表裏両
面に選択的にエツチングレジスト層を形成した後、エツ
チングレジスト層をエツチングマスクとして、導電層4
及び銅箔2の露出部分をエツチング除去した後、エツチ
ングレジスト層を剥離除去する。
面に選択的にエツチングレジスト層を形成した後、エツ
チングレジスト層をエツチングマスクとして、導電層4
及び銅箔2の露出部分をエツチング除去した後、エツチ
ングレジスト層を剥離除去する。
次に、第2図(D)に示すように、積層基板1の表裏両
面の所定の部分にソルダーレジスト層6を形成して、印
刷配線板を製造していた。
面の所定の部分にソルダーレジスト層6を形成して、印
刷配線板を製造していた。
近年、印刷配線板に部品を実装して使用する装置の小型
化、軽量化の要請が一段と強くなっており、必然的に、
印刷配線板の配線密度や部品の実装密度が高まっており
、微細配線を必要とするが、微細配線形成時にごみ等の
付着によるエツチングレジストの密着不良、マスクフィ
ルムの傷銅箔面の傷等により、接続部の厚さが数ミクロ
ン程度の部分的欠損部が発生することがある。
化、軽量化の要請が一段と強くなっており、必然的に、
印刷配線板の配線密度や部品の実装密度が高まっており
、微細配線を必要とするが、微細配線形成時にごみ等の
付着によるエツチングレジストの密着不良、マスクフィ
ルムの傷銅箔面の傷等により、接続部の厚さが数ミクロ
ン程度の部分的欠損部が発生することがある。
この部分的欠損部は、電気的導通検査では検出できず、
印刷配線板に部品をはんだ付けする際、溶融はんだの熱
ストレスにより断線し、部品実装をしたパッケージ基板
全体が不良となる欠点があった。
印刷配線板に部品をはんだ付けする際、溶融はんだの熱
ストレスにより断線し、部品実装をしたパッケージ基板
全体が不良となる欠点があった。
本発明の目的は、熱ストレスによる断線がなく、部品実
装をしたパッケージ基板全体が不良となることのない、
印刷配線板の製造方法を提供することにある。
装をしたパッケージ基板全体が不良となることのない、
印刷配線板の製造方法を提供することにある。
本発明の印刷配線板の製造方法は、微細回路を含む内層
板に絶縁層を介して表裏両面に銅箔を積層した積層板に
透孔を穿設する工程と、該積層板の全面にめっきを施し
て導電層を形成する工程と、該積層板の前記銅箔と前記
導電層をエツチング除去して導電パターンを形成する工
程と、該積層板の表裏両面より同時に熱ストレスを加え
る工程と、該積層板の所定の部分にソルダレジスト層を
形成する工程とを含んで構成されている。
板に絶縁層を介して表裏両面に銅箔を積層した積層板に
透孔を穿設する工程と、該積層板の全面にめっきを施し
て導電層を形成する工程と、該積層板の前記銅箔と前記
導電層をエツチング除去して導電パターンを形成する工
程と、該積層板の表裏両面より同時に熱ストレスを加え
る工程と、該積層板の所定の部分にソルダレジスト層を
形成する工程とを含んで構成されている。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図(A)〜(E)は本発明の一実施例の製造方法を
説明する工程順に示した断面図である。
説明する工程順に示した断面図である。
まず、第1図(A>に示すように、微細回路10を含む
内層板に絶縁層を介して、表裏両面に銅箔2を積層した
WI層板1に透孔3を穿設する。
内層板に絶縁層を介して、表裏両面に銅箔2を積層した
WI層板1に透孔3を穿設する。
次に、第1図(B)に示すように、積層基板1の全面に
めっきを施して、導電層4を形成する。
めっきを施して、導電層4を形成する。
次に、第1図(C)に示すように、積層基板1の表裏両
面に選択的にエツチングレジスト層を形成した後、エツ
チングレジスト層をエツチングマスクとして導電層4及
び銅箔2の露出部分をエツチング除去した後、エツチン
グレジスト層を剥離除去して導電パターンを形成する。
面に選択的にエツチングレジスト層を形成した後、エツ
チングレジスト層をエツチングマスクとして導電層4及
び銅箔2の露出部分をエツチング除去した後、エツチン
グレジスト層を剥離除去して導電パターンを形成する。
次に導電パターンを形成した積層基板1の表裏両面より
同時に、250°C〜260℃に加熱、温度制御した加
熱ブロックを押しあて、積層基板1に熱ストレスを加え
る。この熱ストレスにより、第1図(D>に示すように
、微細回路10の部分的欠損部11が断線し、断線部1
2が発生する。
同時に、250°C〜260℃に加熱、温度制御した加
熱ブロックを押しあて、積層基板1に熱ストレスを加え
る。この熱ストレスにより、第1図(D>に示すように
、微細回路10の部分的欠損部11が断線し、断線部1
2が発生する。
次に、第1図(E)に示すように、導電パターンを形成
した積層基板1の所定部分にソルダーレジストM6を形
成し、本実施例の印刷配線板を得る。
した積層基板1の所定部分にソルダーレジストM6を形
成し、本実施例の印刷配線板を得る。
以上説明したように本発明は、導電パターンを形成した
印刷配線板の表裏両面より加熱ブロックにて熱ストレス
を加えることにより、特に、内層微細回路中にある部分
的欠損部を印刷配線板の製造中に断線させ、電気的導通
検査時に検出し、不良品にすることができるため、部品
実装工程での断線が無くなり、部品実装をしたパッケー
ジ不良の発生がなくなるという効果がある。
印刷配線板の表裏両面より加熱ブロックにて熱ストレス
を加えることにより、特に、内層微細回路中にある部分
的欠損部を印刷配線板の製造中に断線させ、電気的導通
検査時に検出し、不良品にすることができるため、部品
実装工程での断線が無くなり、部品実装をしたパッケー
ジ不良の発生がなくなるという効果がある。
第1図(A)〜(E)は本発明の一実施例の製造方法を
説明する工程順に示した断面図、第2図(A)〜(D)
は従来の印刷配線板の製造方法の一例を説明する工程順
に示した断面図である。 1・・・積層基板、2・・・銅箔、3・・・透孔、4・
・・導電層、6・・・ソルダーレジスト層、10・・・
微細回路、11・・・部分的欠損部、12・・・断線部
。
説明する工程順に示した断面図、第2図(A)〜(D)
は従来の印刷配線板の製造方法の一例を説明する工程順
に示した断面図である。 1・・・積層基板、2・・・銅箔、3・・・透孔、4・
・・導電層、6・・・ソルダーレジスト層、10・・・
微細回路、11・・・部分的欠損部、12・・・断線部
。
Claims (1)
- 微細回路を含む内層板に絶縁層を介して表裏両面に銅
箔を積層した積層板に透孔を穿設する工程と、該積層板
の全面にめっきを施して導電層を形成する工程と、該積
層板の前記銅箔と前記導電層をエッチング除去して導電
パターンを形成する工程と、該積層板の表裏両面より同
時に熱ストレスを加える工程と、該積層板の所定の部分
にソルダレジスト層を形成する工程とを含む印刷配線板
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10043589A JPH06101629B2 (ja) | 1989-04-19 | 1989-04-19 | 印刷配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10043589A JPH06101629B2 (ja) | 1989-04-19 | 1989-04-19 | 印刷配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02278795A true JPH02278795A (ja) | 1990-11-15 |
JPH06101629B2 JPH06101629B2 (ja) | 1994-12-12 |
Family
ID=14273873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10043589A Expired - Fee Related JPH06101629B2 (ja) | 1989-04-19 | 1989-04-19 | 印刷配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06101629B2 (ja) |
-
1989
- 1989-04-19 JP JP10043589A patent/JPH06101629B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06101629B2 (ja) | 1994-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0480991A (ja) | プリント配線板の製造方法 | |
KR100752017B1 (ko) | 인쇄회로기판의 제조방법 | |
JP4589519B2 (ja) | 半導体回路部品の製造方法 | |
JPH02278795A (ja) | 印刷配線板の製造方法 | |
JPH1187886A (ja) | プリント配線板の製造方法 | |
JPH02278796A (ja) | 印刷配線板の製造方法 | |
JP2004158703A (ja) | プリント配線板とその製造方法 | |
JPH118473A (ja) | プリント配線板 | |
JP2003142823A (ja) | 両面可撓性回路基板の製造法 | |
JP2002064273A (ja) | 多層プリント基板 | |
JPH11191482A (ja) | プリント配線板の製造方法 | |
JP2003318507A (ja) | 回路基板の製造法 | |
JPH06334067A (ja) | 多層プリント配線板とその製造方法 | |
JPH08186357A (ja) | プリント配線板及びその製造方法 | |
JPH0548246A (ja) | フレキシブルプリント配線板の製造方法 | |
JP2681292B2 (ja) | 多層プリント配線板 | |
JPH01295489A (ja) | 印刷配線板の製造法及びその製造法によって得られる配線板 | |
KR100893100B1 (ko) | 인쇄회로기판의 미세회로 제조방법 | |
JPH06232555A (ja) | 多層プリント配線板とその製造方法 | |
JPH11214848A (ja) | プリント配線基板およびプリント配線基板の製造方法 | |
JPS61264783A (ja) | プリント配線板とその製造方法 | |
JP3665036B2 (ja) | プリント配線板の製造方法及びプリント配線板 | |
JP3323114B2 (ja) | 密着力強化穴を有する表面実装用パッド | |
JPH03255691A (ja) | プリント配線板 | |
JPH0567882A (ja) | 多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |