JPH02277324A - ディジタル無線方式 - Google Patents
ディジタル無線方式Info
- Publication number
- JPH02277324A JPH02277324A JP1098115A JP9811589A JPH02277324A JP H02277324 A JPH02277324 A JP H02277324A JP 1098115 A JP1098115 A JP 1098115A JP 9811589 A JP9811589 A JP 9811589A JP H02277324 A JPH02277324 A JP H02277324A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- channel
- sub
- main
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 5
- 230000001934 delay Effects 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000003786 synthesis reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Radio Transmission System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ディジタル多重無線装置の受信信号のレベル変動と符号
量干渉の補償をダイバシティとトランスバーサル等化器
で行うディジクル無線方式に関し、スペースダイハシテ
ィで受信した主信号と副信号の位相を同一にする個別の
調整を無しで済ませられるトランスバーサル等化器を用
いたディジタル無線方式を目的とし、 スペースダイハシティで受信した信号を直交検波した出
力を識別し符号化して入力し該入力符号のクロック速度
の2倍以上のクロック速度で動作する主信号のトランス
バーサル等化器と副信号のトランスバーサル等化器のI
チャネル出力とQチャネル出力とを別々に加算する加算
器と該加算器の各出力の誤差信号と該トランスバーサル
等化器の入力の主信号と副信号の1[1チヤネル別の極
性信号との符号相関をとり該トランスバーサル等化器の
遅延回路の各タップの出力の振幅を制御する相関器を具
え、スペースダイハシティで受信した主信号と副信号の
検波出力の直交するIチャネル信号とQチャネル信号を
、主信号と副信号別に符号化したIチャネル符号列とQ
チャネル符号列とし、主副信号別とIQチャネル別のト
ランスバーサル等化器で入力符号の位相と振幅とを制御
し波形等化して主信号と副信号の位相を一致させた状態
で■チャネルとQチャネル別に加算し合成して出力する
ように構成する。
量干渉の補償をダイバシティとトランスバーサル等化器
で行うディジクル無線方式に関し、スペースダイハシテ
ィで受信した主信号と副信号の位相を同一にする個別の
調整を無しで済ませられるトランスバーサル等化器を用
いたディジタル無線方式を目的とし、 スペースダイハシティで受信した信号を直交検波した出
力を識別し符号化して入力し該入力符号のクロック速度
の2倍以上のクロック速度で動作する主信号のトランス
バーサル等化器と副信号のトランスバーサル等化器のI
チャネル出力とQチャネル出力とを別々に加算する加算
器と該加算器の各出力の誤差信号と該トランスバーサル
等化器の入力の主信号と副信号の1[1チヤネル別の極
性信号との符号相関をとり該トランスバーサル等化器の
遅延回路の各タップの出力の振幅を制御する相関器を具
え、スペースダイハシティで受信した主信号と副信号の
検波出力の直交するIチャネル信号とQチャネル信号を
、主信号と副信号別に符号化したIチャネル符号列とQ
チャネル符号列とし、主副信号別とIQチャネル別のト
ランスバーサル等化器で入力符号の位相と振幅とを制御
し波形等化して主信号と副信号の位相を一致させた状態
で■チャネルとQチャネル別に加算し合成して出力する
ように構成する。
本発明はディジタル多重無線装置に係り、特にスペース
ダイハシティで受信した受信信号のレベルと位相の変動
のある符号間の干渉の補償を行うディジタル無線方式に
関する。
ダイハシティで受信した受信信号のレベルと位相の変動
のある符号間の干渉の補償を行うディジタル無線方式に
関する。
従来のディジタル無線方式は、第3図に示す如く、先ず
スペースダイハシティの主アンテナ11゜で受信した無
線周波数の主信号MAINと、副アンテナ1□ケで受信
した無線周波数の副信号SUBとを夫々、主受信機21
Aと副受信機2□ケで、中間周波数の信号IF、とIP
、に周波数変換し、中間周波信号IF、とIP2を位相
差検出器3Aで互の位相差φを検出し、移相器4Aで該
位相差φを無くすように移相して同一位相とし合成器島
で合成する。そして合成器5^の出力の中間周波の合成
信号IFを検波器6^で直交検波し、その出力の直交す
るアナログのIチャネル信号とロチャネル信号とを識別
器7^にてレベル識別し符号化して、ディジタルのIチ
ャネル符号列D1 とQチャネル符号列D0とし、次の
トランスバーサル等化器8AにてIチャネル符号列とQ
チャネル符号列の夫々を、図示しないが、時間領域で成
る時点の主信号S。に対し、その1ビット前後の進み符
号S1と遅れ符号S−,からの符号量干渉を、信号S−
1,S、、S、の夫々に、増幅利得を変え重み付けした
のち合成器で合成し該符号量干渉を補償し、等化された
IchデータD、とQchデータD。を出力する構成と
なっていた。
スペースダイハシティの主アンテナ11゜で受信した無
線周波数の主信号MAINと、副アンテナ1□ケで受信
した無線周波数の副信号SUBとを夫々、主受信機21
Aと副受信機2□ケで、中間周波数の信号IF、とIP
、に周波数変換し、中間周波信号IF、とIP2を位相
差検出器3Aで互の位相差φを検出し、移相器4Aで該
位相差φを無くすように移相して同一位相とし合成器島
で合成する。そして合成器5^の出力の中間周波の合成
信号IFを検波器6^で直交検波し、その出力の直交す
るアナログのIチャネル信号とロチャネル信号とを識別
器7^にてレベル識別し符号化して、ディジタルのIチ
ャネル符号列D1 とQチャネル符号列D0とし、次の
トランスバーサル等化器8AにてIチャネル符号列とQ
チャネル符号列の夫々を、図示しないが、時間領域で成
る時点の主信号S。に対し、その1ビット前後の進み符
号S1と遅れ符号S−,からの符号量干渉を、信号S−
1,S、、S、の夫々に、増幅利得を変え重み付けした
のち合成器で合成し該符号量干渉を補償し、等化された
IchデータD、とQchデータD。を出力する構成と
なっていた。
従来のディジタル無線方式は、上述の如く、スペースダ
イハシティで受信した主信号MAINと副信号SUBの
合成をIP帯の合成器5^で行っていて、次にその合成
出力IFを直交検波し識別して符号化したIチャネルと
Qチャネルの符号列り、 、D、の夫々の符号間の干渉
歪をトランスバーサル等化器8八で波形等化し補償する
が、該トランスバーサル等化器8への動作が、入力の合
成信号rpの主信号IP。
イハシティで受信した主信号MAINと副信号SUBの
合成をIP帯の合成器5^で行っていて、次にその合成
出力IFを直交検波し識別して符号化したIチャネルと
Qチャネルの符号列り、 、D、の夫々の符号間の干渉
歪をトランスバーサル等化器8八で波形等化し補償する
が、該トランスバーサル等化器8への動作が、入力の合
成信号rpの主信号IP。
と副信号IFZの位相差φの残留分に敏感である為、そ
の位相差φを無くし同相とする移相器4^の調整を厳密
に行う必要がある。そのため移相器心の調整を無調整化
することが困難であるという問題がある。本発明は、ス
ペースダイハシティで受信した主信号と副信号の位相を
同一にする個別の調整を無しで済ませられるトランスバ
ーサル等化器を用いたディジタル無線方式を課題とする
。
の位相差φを無くし同相とする移相器4^の調整を厳密
に行う必要がある。そのため移相器心の調整を無調整化
することが困難であるという問題がある。本発明は、ス
ペースダイハシティで受信した主信号と副信号の位相を
同一にする個別の調整を無しで済ませられるトランスバ
ーサル等化器を用いたディジタル無線方式を課題とする
。
〔課題を解決するための手段〕
この課題は、ディジタルのトランスバーサル等化器は位
相と振幅の両方の制御が出来ること、及び入力のクロッ
ク速度の2倍以上のクロック速度で動作させればダイバ
シティで受信した主信号と副信号の遅延時間に多少差が
あっても受信信号の1フレ一ム分を必ず捕捉して波形等
化できることを利用し、第1図に示す如く、スペースダ
イハシティの主アンテナ1.と副アンテナ1□で受信し
た主信号MAINと副信号SUBを別々の検波器3.と
検波器3□で直交検波し、夫々の検波出力のベースバン
ド帯のアナログのIチャネル信号と0チャネル信号を、
主副別々の識別器4.と識別器4□でレベル識別し符号
化してディジタルの1チャネル符号列D1と0チャネル
符号列り。とし、主副別々のトランスバーサルの等化層
5.と等化層52で入力符号列のクロック速度の2倍以
上のクロック速度で位相と振幅とを制御して、主信号M
AIN側と副信号SOB側を更にI、ロチャネル別に波
形等化する。そして、MAIN側とSUB側の出力デー
タの位相が一致した状態でI、Qチャネル別の加算器6
.と加算器6□にて合成するように、加算器61と6□
の各出力Dr 、Doの誤差信号E kl+E koと
、トランスバーサル等化器5Iと52の入力符号D I
+ Doの各極性信号Y kl+Y kQとの相関をと
って、トランスバーサル等化器51と52の夫々の遅延
回路の各タップの出力S−,、S。
相と振幅の両方の制御が出来ること、及び入力のクロッ
ク速度の2倍以上のクロック速度で動作させればダイバ
シティで受信した主信号と副信号の遅延時間に多少差が
あっても受信信号の1フレ一ム分を必ず捕捉して波形等
化できることを利用し、第1図に示す如く、スペースダ
イハシティの主アンテナ1.と副アンテナ1□で受信し
た主信号MAINと副信号SUBを別々の検波器3.と
検波器3□で直交検波し、夫々の検波出力のベースバン
ド帯のアナログのIチャネル信号と0チャネル信号を、
主副別々の識別器4.と識別器4□でレベル識別し符号
化してディジタルの1チャネル符号列D1と0チャネル
符号列り。とし、主副別々のトランスバーサルの等化層
5.と等化層52で入力符号列のクロック速度の2倍以
上のクロック速度で位相と振幅とを制御して、主信号M
AIN側と副信号SOB側を更にI、ロチャネル別に波
形等化する。そして、MAIN側とSUB側の出力デー
タの位相が一致した状態でI、Qチャネル別の加算器6
.と加算器6□にて合成するように、加算器61と6□
の各出力Dr 、Doの誤差信号E kl+E koと
、トランスバーサル等化器5Iと52の入力符号D I
+ Doの各極性信号Y kl+Y kQとの相関をと
って、トランスバーサル等化器51と52の夫々の遅延
回路の各タップの出力S−,、S。
Slの振幅を制御するように構成した本発明によって解
決される。
決される。
本発明のディジタル無線方式の基本構成を示す第1図の
原理図において、 l、は、スペースダイバシティ受信の主アンテナであっ
て、主信号MAINを出力する。
原理図において、 l、は、スペースダイバシティ受信の主アンテナであっ
て、主信号MAINを出力する。
12は、スペースダイバシティ受信の副アンテナであっ
て、副信号SUBを出力する。
て、副信号SUBを出力する。
21 は、主信号MAINを増幅し必要により周波数変
換する主信号用の受信機である。
換する主信号用の受信機である。
2□は、副信号SUBを増幅し必要により周波数変換す
る副信号用の受信機である。
る副信号用の受信機である。
3、は、主信号用の受信機2Iの出力を直交検波する主
信号用の検波器であって、位相の直交するIチャネル信
号と0チャネル信号を出力する。
信号用の検波器であって、位相の直交するIチャネル信
号と0チャネル信号を出力する。
3□は、副信号用の受信機2゜の出力を直交検波する副
信号用の検波器であって、位相の直交するIチャネル信
号とQチャネル信号を出力する。
信号用の検波器であって、位相の直交するIチャネル信
号とQチャネル信号を出力する。
4I は、主信号用の検波器3IのIチャネル信号と0
チャネル信号の出力を、夫々、レベル識別し符号化して
■チャネル符号列DI (M)とQチャネル符号列Do
(M)を出力する主信号用の識別器であ=8 る。
チャネル信号の出力を、夫々、レベル識別し符号化して
■チャネル符号列DI (M)とQチャネル符号列Do
(M)を出力する主信号用の識別器であ=8 る。
4□は、副信号用の検波器3□の1チャネル信号と0チ
ャネル信号の出力を、夫々、レベル識別し符号化してI
チャネル符号列O,(S)とロチャネル符号列DO(s
)を出力する副信号用の識別器である。
ャネル信号の出力を、夫々、レベル識別し符号化してI
チャネル符号列O,(S)とロチャネル符号列DO(s
)を出力する副信号用の識別器である。
5、は、主信号用の識別器41の出力のIチャネル符号
列DI (M)とΩチャネル符号列DQ (M)を並列
に入力し、その入力符号列のクロック速度の2倍以上の
クロック速度で動作し、成る時点の主信号S0と、該信
号S。の1ビツト前の進み信号S−,と、1ビツト後の
遅れ信号S、の各タップ出力に夫々、重み付けしたのち
合成して波形等化したIチャネル符号列o、 (M)と
0チャネル符号列り、 (M)を出力する主信号用のト
ランスバーサル等化器である。
列DI (M)とΩチャネル符号列DQ (M)を並列
に入力し、その入力符号列のクロック速度の2倍以上の
クロック速度で動作し、成る時点の主信号S0と、該信
号S。の1ビツト前の進み信号S−,と、1ビツト後の
遅れ信号S、の各タップ出力に夫々、重み付けしたのち
合成して波形等化したIチャネル符号列o、 (M)と
0チャネル符号列り、 (M)を出力する主信号用のト
ランスバーサル等化器である。
5゜は、副信号用の識別器4□の出力のIチャネル符号
列O,(S)とQチャネル符号列DQ (s)を並列に
入力し、その入力符号列のクロック速度の2倍以上のク
ロック速度で動作し、成る時点の主信号S0と、該信号
S0の1ビツト前の進み信号S−,と、1ビツト後の遅
れ信号S1の各タップ出力に夫々、重み付けしたのち合
成して波形等化した■チャネル符号列DI (s)と0
チャネル符号列り。(S)を出力する副信号用のトラン
スバーサル等化器である。
列O,(S)とQチャネル符号列DQ (s)を並列に
入力し、その入力符号列のクロック速度の2倍以上のク
ロック速度で動作し、成る時点の主信号S0と、該信号
S0の1ビツト前の進み信号S−,と、1ビツト後の遅
れ信号S1の各タップ出力に夫々、重み付けしたのち合
成して波形等化した■チャネル符号列DI (s)と0
チャネル符号列り。(S)を出力する副信号用のトラン
スバーサル等化器である。
6、は、主信号用のトランスバーサル等化器5.の出力
のIチャネル符号列DI (M)と、副信号用のトラン
スバーサル等化器52の出力の■チャネル符号列DI
(s)とを加算し合成してIチャネルデータD1を出力
するIチャネル用の加算器である。
のIチャネル符号列DI (M)と、副信号用のトラン
スバーサル等化器52の出力の■チャネル符号列DI
(s)とを加算し合成してIチャネルデータD1を出力
するIチャネル用の加算器である。
6□は、主信号用のトランスバーサル等化器5.の出力
のロチャネル符号列DQ (M)と、副信号用のトラン
スバーサル等化器52の出力のロチャネル符号列り。(
S)とを加算し合成してロチャネルデータD0を出力す
るQチャネル用の加算器である。
のロチャネル符号列DQ (M)と、副信号用のトラン
スバーサル等化器52の出力のロチャネル符号列り。(
S)とを加算し合成してロチャネルデータD0を出力す
るQチャネル用の加算器である。
7は、■チャネル用の加算器6.の出力データDの誤差
信号E1および0チヤネル用の加算器6□の出力データ
D0の誤差信号E0と、主信号用のトランスバーザル等
化層51と副信号用のトランスバ−サル等化器52の入
力のIチャネル符号列DI(N)の極性信号Yklおよ
びΩチャネル符号列DQ(M)の極性信号YkQとの夫
々の排他的論理和EX−ORをとり符号の相関をとって
、■チャネル用の制御信号Cklと0チヤネル用の制御
信号Ck11とを出力する相関器である。
信号E1および0チヤネル用の加算器6□の出力データ
D0の誤差信号E0と、主信号用のトランスバーザル等
化層51と副信号用のトランスバ−サル等化器52の入
力のIチャネル符号列DI(N)の極性信号Yklおよ
びΩチャネル符号列DQ(M)の極性信号YkQとの夫
々の排他的論理和EX−ORをとり符号の相関をとって
、■チャネル用の制御信号Cklと0チヤネル用の制御
信号Ck11とを出力する相関器である。
そして相関器7の出力のIチャネル用の制御信号Ckl
とロチャネル用の制御信号CkQにより、主信号用のト
ランスバーサル等化器5.と副信号用のトランスバーサ
ル等化器52の夫々の遅延回路の各タップ出力S −+
、 So、 SIの重み付は利得を制御して、加算器6
.の出力データD1の誤差信号Eklおよび加算器6□
の出力データD0の誤差信号Eア。
とロチャネル用の制御信号CkQにより、主信号用のト
ランスバーサル等化器5.と副信号用のトランスバーサ
ル等化器52の夫々の遅延回路の各タップ出力S −+
、 So、 SIの重み付は利得を制御して、加算器6
.の出力データD1の誤差信号Eklおよび加算器6□
の出力データD0の誤差信号Eア。
が最小となるように構成する。
主信号用のトランスバーサル等化器51と副信号用のト
ランスバーサル等化器52は、夫々、主信号用の識別器
4.の出力のIチャネル符号列D+ (M)と0チャネ
ル符号列り。(M)、副信号用の識別器42の出力の■
チャネル符号列り、 (s)と0チャネル符号列り。(
S)を並列に入力し、その入力符号列のクロック速度の
2倍以上のクロック速度で等化動作をするので、主信号
と副信号の遅延時間に多少差があっても、動作の開始時
刻に係わらず必ず夫々の1フレ一ム分の符号列を捕捉し
、夫々で、成る時点の主信号S。と、該信号S。の1ビ
ツト前の進み信号S−,と、1ビツト後の遅れ信号S+
の各タップ出力に夫々、重み付けしたのち合成して時
間領域で波形等化した主信号のTチャネル符号列DI
(M)とQチャネル符号列り。(M)、副信号の1チャ
ネル符号列Dr (S)とロチャネル符号列り。(S)
とを出力し、夫々Iチャネル符号ばIチャネル用の加算
器6Iへ、0チャネル符号は0チヤネル用の加算器6□
へ出力する。
ランスバーサル等化器52は、夫々、主信号用の識別器
4.の出力のIチャネル符号列D+ (M)と0チャネ
ル符号列り。(M)、副信号用の識別器42の出力の■
チャネル符号列り、 (s)と0チャネル符号列り。(
S)を並列に入力し、その入力符号列のクロック速度の
2倍以上のクロック速度で等化動作をするので、主信号
と副信号の遅延時間に多少差があっても、動作の開始時
刻に係わらず必ず夫々の1フレ一ム分の符号列を捕捉し
、夫々で、成る時点の主信号S。と、該信号S。の1ビ
ツト前の進み信号S−,と、1ビツト後の遅れ信号S+
の各タップ出力に夫々、重み付けしたのち合成して時
間領域で波形等化した主信号のTチャネル符号列DI
(M)とQチャネル符号列り。(M)、副信号の1チャ
ネル符号列Dr (S)とロチャネル符号列り。(S)
とを出力し、夫々Iチャネル符号ばIチャネル用の加算
器6Iへ、0チャネル符号は0チヤネル用の加算器6□
へ出力する。
■チャネル用の加算器61は、主信号用のトランスバー
サル等化器51の出力の夏チャネル符号列D1(M)と
、副信号用のトランスバーサル等化器52の出力の1チ
ャネル符号列DI (S)とを加算し合成して■チャネ
ルデータD1 を出力し、ロチャネル用の加算器6□は
、主信号用のトランスバーサル等化器51の出力の0チ
ャネル符号列DQ (M)と、副信号用のトランスバー
サル等化器52の出力のロチャネル符号列DQ (S)
とを加算し合成して0チヤネルデータD。を出力するが
、同時に、出力データの最下位ビットより一つ下位のビ
ットで表せるIチャネルデータD、の誤差信号Eklと
QチャネルデータD0の誤差信号EkQとを相関器7へ
送出する。
サル等化器51の出力の夏チャネル符号列D1(M)と
、副信号用のトランスバーサル等化器52の出力の1チ
ャネル符号列DI (S)とを加算し合成して■チャネ
ルデータD1 を出力し、ロチャネル用の加算器6□は
、主信号用のトランスバーサル等化器51の出力の0チ
ャネル符号列DQ (M)と、副信号用のトランスバー
サル等化器52の出力のロチャネル符号列DQ (S)
とを加算し合成して0チヤネルデータD。を出力するが
、同時に、出力データの最下位ビットより一つ下位のビ
ットで表せるIチャネルデータD、の誤差信号Eklと
QチャネルデータD0の誤差信号EkQとを相関器7へ
送出する。
相関器7は、■チャネル用の加算器61の出力データD
1 の誤差信号EklおよびQチャネル用の加算器6゜
の出力データD0の誤差信号EkOと、主信号用のトラ
ンスバーサル等化器51と副信号用のトランスバーサル
等化器52の入力信号の最上位ビットで表せるIチャネ
ル符号列D I (M)の極性信号YklおよびQチャ
ネル符号列o o (M)の極性信号’/+toとの夫
々の排他的論理和EX−012をとり符号の相関をとっ
て、入力のし会ルが大きくて極性信号Yよl+Y kQ
が正の符号“1″であり、出力データの誤差信号E□+
Ek。が大きくて符号°“l”の場合は、相関器7の出
力のIチャネル用の制御信号Cklと0チヤネル用の制
御信号C3゜は符号“0”となって、主信号のトランス
バーザル等化器5.と副信号用のトランスバーサル等化
器52の夫々の遅延回路の各タップ出力の重み付は利得
を減らして、出力データの誤差信号E kl+E kQ
が最小になるように制御する。また人力のレベルが小さ
くて極性信号YklY、。が負の符号“θ″であり、出
力データの誤差信号EI+EOが大きくて符号“1°′
の場合は、相関器7の出力の■チャネル用の制御信号C
6lとQチャネル用の制御信号C1゜は符号“1”とな
って、主信号のトランスバーザル等化器5Iと副信号用
のトランスバーサル等化器52の夫々の遅延回路の各タ
ップ出力の重み付は利得を増やして、出力データの誤差
信号E kl+E kQが最小になるように制御する。
1 の誤差信号EklおよびQチャネル用の加算器6゜
の出力データD0の誤差信号EkOと、主信号用のトラ
ンスバーサル等化器51と副信号用のトランスバーサル
等化器52の入力信号の最上位ビットで表せるIチャネ
ル符号列D I (M)の極性信号YklおよびQチャ
ネル符号列o o (M)の極性信号’/+toとの夫
々の排他的論理和EX−012をとり符号の相関をとっ
て、入力のし会ルが大きくて極性信号Yよl+Y kQ
が正の符号“1″であり、出力データの誤差信号E□+
Ek。が大きくて符号°“l”の場合は、相関器7の出
力のIチャネル用の制御信号Cklと0チヤネル用の制
御信号C3゜は符号“0”となって、主信号のトランス
バーザル等化器5.と副信号用のトランスバーサル等化
器52の夫々の遅延回路の各タップ出力の重み付は利得
を減らして、出力データの誤差信号E kl+E kQ
が最小になるように制御する。また人力のレベルが小さ
くて極性信号YklY、。が負の符号“θ″であり、出
力データの誤差信号EI+EOが大きくて符号“1°′
の場合は、相関器7の出力の■チャネル用の制御信号C
6lとQチャネル用の制御信号C1゜は符号“1”とな
って、主信号のトランスバーザル等化器5Iと副信号用
のトランスバーサル等化器52の夫々の遅延回路の各タ
ップ出力の重み付は利得を増やして、出力データの誤差
信号E kl+E kQが最小になるように制御する。
従って本発明のディジクル無線方式は、相関器7の出力
のIチャネル用の制御信号Ct++とQチャネル用の制
御信号C6゜により、スペースダイパシティ受信の主信
号用のトランスバーサル等化器5と副信号用のトランス
バーサル等化器52の夫々の遅延回路の各タップ出力S
−+、 So、 Stの重み付は利得を制御して、常
に加算器61の出力データD1の誤差信号Eklおよび
加算器6□の出力データD。
のIチャネル用の制御信号Ct++とQチャネル用の制
御信号C6゜により、スペースダイパシティ受信の主信
号用のトランスバーサル等化器5と副信号用のトランス
バーサル等化器52の夫々の遅延回路の各タップ出力S
−+、 So、 Stの重み付は利得を制御して、常
に加算器61の出力データD1の誤差信号Eklおよび
加算器6□の出力データD。
の誤差信号E ka が最小となるように位相とレベ
ルを同時に制御して干渉を補償するので、スペースダイ
ハシティ受信の主信号と副信号の位相を同一にする個別
の調整を必要とせず問題は解決される。
ルを同時に制御して干渉を補償するので、スペースダイ
ハシティ受信の主信号と副信号の位相を同一にする個別
の調整を必要とせず問題は解決される。
第2図は本発明の実施例のディジタル無線方式の構成を
示すブロック図であって、受信する信号が256値QA
M信号の場合の実施例である。
示すブロック図であって、受信する信号が256値QA
M信号の場合の実施例である。
第2図におけるグイパシティ受信の主信号MAINの識
別器41は、図示しない前段の検波器3..3□で直交
検波したアナログのIc、h信号の識別器4□のA/D
変換器とQchの識別器4□2のA/D変換器で構成さ
れ、両A/D変換器とも、入力の256値QAM信号を
16個の識別レベルで識別し4ビット符号DI〜D4の
符号化出力を出力し、主信号のトランスバサル等化器5
Iへ入力する。副信号SOBの識別器42も、アナログ
のIch信号の識別器4□、のA/D変換器とQchの
識別器4□2のへ/D変換器で構成され、両A/D変換
器とも、入力信号を16個の識別レベルで識別し4ビッ
ト符号D1〜D4の符号化出力を出力し、副信号のトラ
ンスバーサル等化器52へ入力する。
別器41は、図示しない前段の検波器3..3□で直交
検波したアナログのIc、h信号の識別器4□のA/D
変換器とQchの識別器4□2のA/D変換器で構成さ
れ、両A/D変換器とも、入力の256値QAM信号を
16個の識別レベルで識別し4ビット符号DI〜D4の
符号化出力を出力し、主信号のトランスバサル等化器5
Iへ入力する。副信号SOBの識別器42も、アナログ
のIch信号の識別器4□、のA/D変換器とQchの
識別器4□2のへ/D変換器で構成され、両A/D変換
器とも、入力信号を16個の識別レベルで識別し4ビッ
ト符号D1〜D4の符号化出力を出力し、副信号のトラ
ンスバーサル等化器52へ入力する。
主信号のトランスバーサル等化器5.と副信号のトラン
スバーサル等化器52ば共に、■チャネルとQチャネル
別に、4ビツトの並列符号旧〜D4を入力し、該入力符
号のクロック速度の2倍以上の速度のクロックの周期T
づつ遅延する遅延素子55112又は52、、52、2
の縦続された遅延回路5,1又は521 と、遅延素子
5111又は53,2で時間Tだけ遅延した時点の主信
号S。と、該信号S。のlピッI−T前の進み信号S−
Iと、1ビンhT後の遅れ信号S1の各タップ出力に夫
々、可変利得増幅器5,25.2□、51□3又は5゜
21,5222+ 52□3で重み付けしたのち合成器
5,3又は523で合成し、合成器513及び5゜3が
時間領域で波形等化した主信号のIチャネル符号列DI
(M)とQチャネル符号列Do (M)および副信号
の■チャネル符号列O,(S)と0チャネル符号列り。
スバーサル等化器52ば共に、■チャネルとQチャネル
別に、4ビツトの並列符号旧〜D4を入力し、該入力符
号のクロック速度の2倍以上の速度のクロックの周期T
づつ遅延する遅延素子55112又は52、、52、2
の縦続された遅延回路5,1又は521 と、遅延素子
5111又は53,2で時間Tだけ遅延した時点の主信
号S。と、該信号S。のlピッI−T前の進み信号S−
Iと、1ビンhT後の遅れ信号S1の各タップ出力に夫
々、可変利得増幅器5,25.2□、51□3又は5゜
21,5222+ 52□3で重み付けしたのち合成器
5,3又は523で合成し、合成器513及び5゜3が
時間領域で波形等化した主信号のIチャネル符号列DI
(M)とQチャネル符号列Do (M)および副信号
の■チャネル符号列O,(S)と0チャネル符号列り。
(S)を出力する。そして主信号のIチャネル符号列D
I(M)と副信号のIチャネル符号列DI (S)は、
■チャネルの加算器61へ出力し、0チャネル符号列り
。(M)と0チャネル符号列り。(S)はQチャネルの
加算器6Iへ出力する。
I(M)と副信号のIチャネル符号列DI (S)は、
■チャネルの加算器61へ出力し、0チャネル符号列り
。(M)と0チャネル符号列り。(S)はQチャネルの
加算器6Iへ出力する。
■チャネルの加算器6.は、主信号用のトランスバーサ
ル等化器5.からの1チャネル符号列DI (M)と、
副信号用のトランスバーサル等化器52からのIチャネ
ル符号列O,(S)とを加算し合成してIチャネルデー
タD1を出力し、Qチャネル用の加算器6□は、主信号
用のトランスバーサル等化器5からの0チャネル符号列
[IQ (M)と、副信号用のトランスバーサル等化器
52の出力のQチャネル符号列O,(S)とを加算し合
成してロチャネルデークD。を出力するが、同時に、出
力データの最下位ビットD4より一つ下位の第5ビツト
D5で表せる■チャネルデータD1の誤差信号E1と0
チヤネルデークD。の誤差信号E。とを相関器7へ送出
する。
ル等化器5.からの1チャネル符号列DI (M)と、
副信号用のトランスバーサル等化器52からのIチャネ
ル符号列O,(S)とを加算し合成してIチャネルデー
タD1を出力し、Qチャネル用の加算器6□は、主信号
用のトランスバーサル等化器5からの0チャネル符号列
[IQ (M)と、副信号用のトランスバーサル等化器
52の出力のQチャネル符号列O,(S)とを加算し合
成してロチャネルデークD。を出力するが、同時に、出
力データの最下位ビットD4より一つ下位の第5ビツト
D5で表せる■チャネルデータD1の誤差信号E1と0
チヤネルデークD。の誤差信号E。とを相関器7へ送出
する。
相関器7はIチャネルとQチャネル別のEX−ORゲー
ト71.と積分器72.およびEX−ORゲート71゜
と積分器72゜で構成され、■チャネルのEX−ORゲ
ート711 は、■チャネル用の加算器6.の出力デー
タD1の誤差信号E1と主信号用のトランスバーサル等
化器5Iと副信号用のトランスバーサル等化器52の入
力信号の最上位ピッ)DIの符号で表した■チャネル符
号列D I (M)の極性信号Y+を入力し互の排他的
論理和EX−ORをとり符号の相関をとり積分器721
で積分して制御信号Cklを出力する。
ト71.と積分器72.およびEX−ORゲート71゜
と積分器72゜で構成され、■チャネルのEX−ORゲ
ート711 は、■チャネル用の加算器6.の出力デー
タD1の誤差信号E1と主信号用のトランスバーサル等
化器5Iと副信号用のトランスバーサル等化器52の入
力信号の最上位ピッ)DIの符号で表した■チャネル符
号列D I (M)の極性信号Y+を入力し互の排他的
論理和EX−ORをとり符号の相関をとり積分器721
で積分して制御信号Cklを出力する。
ロチャネルのEX−ORゲート71o は、0チヤネル
用の加算器6゜の出力データD。の誤差信号E、と主信
号用のトランスバーサル等化器5.と副信号用のトラン
スバーサル等化器5゜の0チヤネルの入力信号の最上位
ビット旧の符号で表したロチャネル符号列り。(M)の
極性信号Y。を入力して互の排他的論理和EX−ORを
とり符号の相関をとり積分器720で積分して制御信号
CkQを出力する。
用の加算器6゜の出力データD。の誤差信号E、と主信
号用のトランスバーサル等化器5.と副信号用のトラン
スバーサル等化器5゜の0チヤネルの入力信号の最上位
ビット旧の符号で表したロチャネル符号列り。(M)の
極性信号Y。を入力して互の排他的論理和EX−ORを
とり符号の相関をとり積分器720で積分して制御信号
CkQを出力する。
そして、入力のIch信号5口ch信号のレベルが大き
くて極性信号Y l、Y oが正の符号“1”であり、
出力データD、、D、の誤差信号E+、Eoが大きくて
符号゛′1”の場合は、相関器7のEX−ORゲート7
1□、719の出力は符号“0”となり、積分したIチ
ャネル用の制御信号Ckl+ Qチャネル用の制御信号
CkOは、主信号のトランスバーサル等化層5副信号用
のトランスバーサル等化器52の夫々の遅延回路52、
52、の各タップ出力s −1+ ”O+ s、の重み
付は利得を減らして、出力データD+、Doの誤差信号
EI+EQが最小になるように制御する。
くて極性信号Y l、Y oが正の符号“1”であり、
出力データD、、D、の誤差信号E+、Eoが大きくて
符号゛′1”の場合は、相関器7のEX−ORゲート7
1□、719の出力は符号“0”となり、積分したIチ
ャネル用の制御信号Ckl+ Qチャネル用の制御信号
CkOは、主信号のトランスバーサル等化層5副信号用
のトランスバーサル等化器52の夫々の遅延回路52、
52、の各タップ出力s −1+ ”O+ s、の重み
付は利得を減らして、出力データD+、Doの誤差信号
EI+EQが最小になるように制御する。
また、入力のレベルが小さくて極性信号Y + 、Y
。
。
が負の符号“O”であり、出力データの誤差信号E1+
EQが大きくて符号“1″の場合は、相関器7のEX−
ORゲー)71..71 、の出力は符号“1′”とな
って、積分したIチャネル用の制御信号CklとQチャ
ネル用の制御信号CkQは、主信号のトランスバーサル
等化器5.と副信号用のトランスバーサル等化器52の
夫々の遅延回路511.5114の各タップ出力S −
+、 So、 Stの重み付けをする可変利得増幅器5
121、512□、 5123又は522..522□
、5223の利得を制御して、加算器61の出力データ
D+の誤差信号E1および加算器6□の出力データD。
EQが大きくて符号“1″の場合は、相関器7のEX−
ORゲー)71..71 、の出力は符号“1′”とな
って、積分したIチャネル用の制御信号CklとQチャ
ネル用の制御信号CkQは、主信号のトランスバーサル
等化器5.と副信号用のトランスバーサル等化器52の
夫々の遅延回路511.5114の各タップ出力S −
+、 So、 Stの重み付けをする可変利得増幅器5
121、512□、 5123又は522..522□
、5223の利得を制御して、加算器61の出力データ
D+の誤差信号E1および加算器6□の出力データD。
の誤差信号E0が最小となるように制御する。
従って第2図の実施例のディジタル無線方式は、相関器
7の出力のIチャネル用の制御信号C31とOチャネル
用の制御信号Ckoにより、スペースダイハシティ受信
の主信号用のトランスバーサル等化器51と副信号用の
トランスバーサル等化器52の夫々の遅延回路511
+521の各タップ出力S−,、S。
7の出力のIチャネル用の制御信号C31とOチャネル
用の制御信号Ckoにより、スペースダイハシティ受信
の主信号用のトランスバーサル等化器51と副信号用の
トランスバーサル等化器52の夫々の遅延回路511
+521の各タップ出力S−,、S。
Slの重み付は利得を制御して、常に加算器61の出力
データD1の誤差信号[81および加算器6□の出力デ
ータD0の誤差信号E。が最小となるようムこ位相とレ
ベルを同時に制御して符号量干渉を補償するので、スペ
ースダイハシティ受信の主信号と副信号の位相を同一に
するための個別の精密調整を必要とせず問題は無い。
データD1の誤差信号[81および加算器6□の出力デ
ータD0の誤差信号E。が最小となるようムこ位相とレ
ベルを同時に制御して符号量干渉を補償するので、スペ
ースダイハシティ受信の主信号と副信号の位相を同一に
するための個別の精密調整を必要とせず問題は無い。
以上説明した如く、本発明によれば、スペースダイバシ
ティ受信の主信号と副信号の合成を、主信号用トランス
バーサル等化器と副信号用トランスバーサル等化器の夫
々の等化出力をIチャネルと0チヤネル別に加算するこ
とにより、無18整化することを可能とする効果と、等
化器に合成するので従来例より等化精度を向上する効果
と、トランスバーサル等化器を入力符号のクロックの2
倍以上のクロック速度で動作させるので、スペースダイ
ハシティ受信の主アンテナ系と副アンテナ系の線路の長
さの差の調整をラフにできる効果がある。
ティ受信の主信号と副信号の合成を、主信号用トランス
バーサル等化器と副信号用トランスバーサル等化器の夫
々の等化出力をIチャネルと0チヤネル別に加算するこ
とにより、無18整化することを可能とする効果と、等
化器に合成するので従来例より等化精度を向上する効果
と、トランスバーサル等化器を入力符号のクロックの2
倍以上のクロック速度で動作させるので、スペースダイ
ハシティ受信の主アンテナ系と副アンテナ系の線路の長
さの差の調整をラフにできる効果がある。
信機、3□、3゜は検波器、41.42は識別器、58
.52はトランスバーサル等化器、61,6゜は加算器
、7は相関器である。
.52はトランスバーサル等化器、61,6゜は加算器
、7は相関器である。
第1図は本発明のディジタル無線方式の基本構成を示す
原理図、 第2図は本発明の実施例のディジタル無線方式の構成を
示すブロック図、 第3図は従来のディジクル無線方式のブロック図である
。 図において、
原理図、 第2図は本発明の実施例のディジタル無線方式の構成を
示すブロック図、 第3図は従来のディジクル無線方式のブロック図である
。 図において、
Claims (1)
- 【特許請求の範囲】 スペースダイバシティで受信した主信号(MAIN)と
副信号(SUB)を直交検波しレベル識別して符号化し
該符号を入力し遅延する回路の各タップの出力の振幅を
変えて合成するトランスバーサル等化器で符号間の干渉
を補償し波形等化したIチャネルデータ(D_I)とQ
チャネルデータ(D_Q)を出力するディジタル無線方
式において、 該受信した信号を直交検波(3_1、3_2)した出力
を識別(4_1、4_2)し符号化して入力し該入力符
号のクロック速度の2倍以上のクロック速度で動作する
主信号のトランスバーサル等化器(5_1)と副信号の
トランスバーサル等化器(5_2)のIチャネル出力と
Qチャネル出力とを別々に加算する加算器(6_1、6
_2)と、 該加算器の各出力(D_I、D_Q)の誤差信号(E_
I、E_Q)と該トランスバーサル等化器(5_1、5
_2)の入力の主信号と副信号のIQチャネル別の極性
信号(Y_k_I、Y_k_Q)との符号相関をとり該
トランスバーサル等化器の遅延回路の各タップの出力(
S_−_1、S_0、S_1)の振幅を制御する相関器
(7)を具え、スペースダイバシティで受信した主信号
と副信号の検波出力の直交するIチャネル信号とQチャ
ネル信号を、主信号と副信号別に符号化したIチャネル
符号列とQチャネル符号列とし、主副信号別とIQチャ
ネル別のトランスバーサル等化器で入力符号の位相と振
幅とを制御し波形等化して主信号と副信号の位相を一致
させた状態でIチャネルとQチャネル別に加算し合成し
て出力するようにしたことを特徴とするディジタル無線
方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1098115A JP2626044B2 (ja) | 1989-04-18 | 1989-04-18 | ディジタル無線方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1098115A JP2626044B2 (ja) | 1989-04-18 | 1989-04-18 | ディジタル無線方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02277324A true JPH02277324A (ja) | 1990-11-13 |
JP2626044B2 JP2626044B2 (ja) | 1997-07-02 |
Family
ID=14211314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1098115A Expired - Fee Related JP2626044B2 (ja) | 1989-04-18 | 1989-04-18 | ディジタル無線方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2626044B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006008963A1 (ja) * | 2004-07-22 | 2006-01-26 | Pioneer Corporation | 位相合成ダイバーシティ受信機 |
-
1989
- 1989-04-18 JP JP1098115A patent/JP2626044B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006008963A1 (ja) * | 2004-07-22 | 2006-01-26 | Pioneer Corporation | 位相合成ダイバーシティ受信機 |
Also Published As
Publication number | Publication date |
---|---|
JP2626044B2 (ja) | 1997-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0844765B1 (en) | Multicarrier receiver with an antenna array | |
JP2780576B2 (ja) | 干渉波除去装置 | |
US6771720B1 (en) | Amplification control scheme for a receiver | |
US4281411A (en) | High speed digital communication receiver | |
JPH01143447A (ja) | 受信装置のタイミング獲得装置 | |
JP2003243940A (ja) | 増幅器の入力におけるプリエンファシス設定時に比較される信号の準備方法および装置 | |
US20050180498A1 (en) | High speed decision feedback equalizer | |
WO2001067627A1 (fr) | Recepteur amcr et detecteur d'un tel recepteur | |
US20020122467A1 (en) | System and method to reduce phase modulation bandwidth | |
CN101841500A (zh) | 用于产生同步时钟信号的系统和方法 | |
JPS63286027A (ja) | 送信パスダイバ−シチ伝送方式 | |
JPS5949747B2 (ja) | デジタルデ−タ伝送装置 | |
JPH02277324A (ja) | ディジタル無線方式 | |
JP3927350B2 (ja) | 遅延ロックループ、受信装置およびスペクトル拡散通信システム | |
US3843942A (en) | Equalizer for phase modulation communication systems using the instantaneous signal amplitude weighted by signal envelope amplitude distortion as an adjustment control signal | |
JPS6350231A (ja) | 通信システムとこれに用いる受信装置 | |
US20050047532A1 (en) | Apparatus, methods and articles of manufacture for dynamic differential delay correction | |
JPH0621762A (ja) | デイジタル形トランスバーサル自動等化器 | |
JP3239926B2 (ja) | 歪補償回路 | |
JPH01106516A (ja) | フィルタ手段係数調整方法 | |
KR20020046118A (ko) | 단극성 최소대역폭 신호 성형 방법 및 전송장치 | |
JPS5859643A (ja) | 2線式ワイヤ・ライン上で両方向のベ−スバンド・デイジタル送信方式 | |
JPS5840386B2 (ja) | タイミングフクゲン オヨビ セイギヨソウチ | |
JPS63119331A (ja) | 多値識別方式 | |
KR20230057573A (ko) | 디지털 cdr 회로 및 그것을 포함하는 피드백 루프 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |