JP2626044B2 - ディジタル無線方式 - Google Patents
ディジタル無線方式Info
- Publication number
- JP2626044B2 JP2626044B2 JP1098115A JP9811589A JP2626044B2 JP 2626044 B2 JP2626044 B2 JP 2626044B2 JP 1098115 A JP1098115 A JP 1098115A JP 9811589 A JP9811589 A JP 9811589A JP 2626044 B2 JP2626044 B2 JP 2626044B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- channel
- sub
- output
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Radio Transmission System (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 〔概要〕 ディジタル多重無線装置の受信信号のレベル変動と符
号間干渉の補償をダイバシティとトランスバーサル等化
器で行うディジタル無線方式に関し、スペースダイバシ
ティで受信した主信号と副信号の位相を同一にする個別
の調整を無しで済ませられるトランスバーサル等化器を
用いたディジタル無線方式を目的とし、 スペースダイバシティで受信した信号を直交検波した
出力を識別し符号化して入力し該入力符号のクロック速
度の２倍以上のクロック速度で動作する主信号のトラン
スバーサル等化器と副信号のトランスバーサル等化器の
Ｉチャネル出力とＱチャネル出力とを別々に加算する加
算器と該加算器の各出力の誤差信号と該トランスバーサ
ル等化器の入力の主信号と副信号のIQチャネル別の極性
信号との符号相関をとり該トランスバーサル等化器の遅
延回路の各タップの出力の振幅を制御する相関器を具
え、スペースダイバシティで受信した主信号と副信号の
検波出力の直交するＩチャネル信号とＱチャネル信号
を、主信号と副信号別に符号化したＩチャネル符号列と
Ｑチャネル符号列とし、主副信号別とIQチャネル別のト
ランスバーサル等化器で入力符号の位相と振幅とを制御
し波形等化して主信号と副信号の位相を一致させた状態
でＩチャネルとＱチャネル別に加算して合成して出力す
るように構成する。
号間干渉の補償をダイバシティとトランスバーサル等化
器で行うディジタル無線方式に関し、スペースダイバシ
ティで受信した主信号と副信号の位相を同一にする個別
の調整を無しで済ませられるトランスバーサル等化器を
用いたディジタル無線方式を目的とし、 スペースダイバシティで受信した信号を直交検波した
出力を識別し符号化して入力し該入力符号のクロック速
度の２倍以上のクロック速度で動作する主信号のトラン
スバーサル等化器と副信号のトランスバーサル等化器の
Ｉチャネル出力とＱチャネル出力とを別々に加算する加
算器と該加算器の各出力の誤差信号と該トランスバーサ
ル等化器の入力の主信号と副信号のIQチャネル別の極性
信号との符号相関をとり該トランスバーサル等化器の遅
延回路の各タップの出力の振幅を制御する相関器を具
え、スペースダイバシティで受信した主信号と副信号の
検波出力の直交するＩチャネル信号とＱチャネル信号
を、主信号と副信号別に符号化したＩチャネル符号列と
Ｑチャネル符号列とし、主副信号別とIQチャネル別のト
ランスバーサル等化器で入力符号の位相と振幅とを制御
し波形等化して主信号と副信号の位相を一致させた状態
でＩチャネルとＱチャネル別に加算して合成して出力す
るように構成する。
本発明はディジタル多重無線装置に係り、特にスペー
スダイバシティで受信した受信信号のレベルと位相の変
動のある符号間の干渉の補償を行うディジタル無線方式
に関する。
スダイバシティで受信した受信信号のレベルと位相の変
動のある符号間の干渉の補償を行うディジタル無線方式
に関する。
従来のディジタル無線方式は、第３図に示す如く、先
ずスペースダイバシティの主アンテナ11Aで受信した無
線周波数の主信号MAINと、副アンテナ12Aで受信した無
線周波数の副信号SUBとを夫々、主受信機21Aと副受信機
21Aで、中間周波数の信号IF1とIF2に周波数変換し、中
間周波信号IF1とIF2を位相差検出器3Aで互の位相差φを
検出し、移相器4Aで該位相差φを無くすように移相して
同一位相とし合成器5Aで合成する。そして合成器5Aの出
力の中間周波の合成信号IFを検波器6Aで直交検波し、そ
の出力の直交するアナログのＩチャネル信号とＱチャネ
ル信号とを識別器7Aにてレベル識別し符号化して、ディ
ジタルのＩチャネル符号列DIとＱチャネル符号列DQと
し、次のトランスバーサル等化器8AにてＩチャネル符号
列とＱチャネル符号列の夫々を、図示しないが、時間領
域で或る時点の主信号S0に対し、その１ビット前後の進
み符号S1と遅れ符号S-1からの符号間干渉を、信号S-1,S
0,S1の夫々に、増幅利得を変え重み付けしたのち合成器
で合成し該符号間干渉を補償し、等化されたIchデータD
IとQchデータDQを出力する構成となっていた。
ずスペースダイバシティの主アンテナ11Aで受信した無
線周波数の主信号MAINと、副アンテナ12Aで受信した無
線周波数の副信号SUBとを夫々、主受信機21Aと副受信機
21Aで、中間周波数の信号IF1とIF2に周波数変換し、中
間周波信号IF1とIF2を位相差検出器3Aで互の位相差φを
検出し、移相器4Aで該位相差φを無くすように移相して
同一位相とし合成器5Aで合成する。そして合成器5Aの出
力の中間周波の合成信号IFを検波器6Aで直交検波し、そ
の出力の直交するアナログのＩチャネル信号とＱチャネ
ル信号とを識別器7Aにてレベル識別し符号化して、ディ
ジタルのＩチャネル符号列DIとＱチャネル符号列DQと
し、次のトランスバーサル等化器8AにてＩチャネル符号
列とＱチャネル符号列の夫々を、図示しないが、時間領
域で或る時点の主信号S0に対し、その１ビット前後の進
み符号S1と遅れ符号S-1からの符号間干渉を、信号S-1,S
0,S1の夫々に、増幅利得を変え重み付けしたのち合成器
で合成し該符号間干渉を補償し、等化されたIchデータD
IとQchデータDQを出力する構成となっていた。
従来のディジタル無線方式は、上述の如く、スペース
ダイバシティで受信した主信号MAINと副信号SUBの合成
をIF帯の合成器5Aで行っていて、次にその合成出力IFを
直交検波し識別して符号化したＩチャネルとＱチャネル
の符号列DI,DQの夫々の符号間の干渉歪をトランスバー
サル等化器8Aで波形等化し補償するが、該トランスバー
サル等化器8Aの動作が、入力の合成信号IFの主信号IF1
と副信号IF2の位相差φの残留分に敏感である為、その
位相差φを無くし同相とする移相器4Aの調整を厳密に行
う必要がある。そのため移相器4Aの調整を無調整化する
ことが困難であるという問題がある。本発明は、スペー
スダイバシティで受信した主信号と副信号の位相を同一
にする個別の調整を無しで済ませられるトランスバーサ
ル等化器を用いたディジタル無線方式を課題とする。
ダイバシティで受信した主信号MAINと副信号SUBの合成
をIF帯の合成器5Aで行っていて、次にその合成出力IFを
直交検波し識別して符号化したＩチャネルとＱチャネル
の符号列DI,DQの夫々の符号間の干渉歪をトランスバー
サル等化器8Aで波形等化し補償するが、該トランスバー
サル等化器8Aの動作が、入力の合成信号IFの主信号IF1
と副信号IF2の位相差φの残留分に敏感である為、その
位相差φを無くし同相とする移相器4Aの調整を厳密に行
う必要がある。そのため移相器4Aの調整を無調整化する
ことが困難であるという問題がある。本発明は、スペー
スダイバシティで受信した主信号と副信号の位相を同一
にする個別の調整を無しで済ませられるトランスバーサ
ル等化器を用いたディジタル無線方式を課題とする。
この課題は、ディジタルのトランスバーサル等化器は
位相と振幅の両方の制御が出来ること、及び入力のクロ
ック速度の２倍以上のクロック速度で動作させればダイ
バシティで受信した主信号と副信号の遅延時間に多少差
があっても受信信号の１フレーム分を必ず捕捉して波形
等香できることを利用し、第１図に示す如く、スペース
ダイバシティの主アンテナ11と副アンテナ２で受信した
主信号MAINと副信号SUBを別々の検波器31と検波器32で
直交検波し、夫々の検波出力のベースバンド帯のアナロ
グのＩチャネル信号とＱチャネル信号を、主副別々の識
別器41と識別器42でレベル識別し符号化してディジタル
のＩチャネル符号列DIとＱチャネル符号列DQとし、主副
別々のトランスバーサル等化器51と等化器52で入力符号
列のクロック速度の２倍以上のクロック速度で位相と振
幅とを制御して、主信号MAIN側と副信号SUB側を更にI,Q
チャネル別に波形等化する。そして、MAIN側とSUB側の
出力データの位相が一致した状態でI,Qチャネル別の加
算器61と加算器62にて合成するように、加算器61と62の
各出力DI,DQの誤差信号EkI,EkQと、トランスバーサル等
化器51と52の入力符号DI,DQの各極性信号YkI,YkQとの相
関をとって、トランスバーサル等化器51と52の夫々の延
路の各タップの出力S-1,S0,S1の振幅を制御するように
構成した本発明によって解決される。
位相と振幅の両方の制御が出来ること、及び入力のクロ
ック速度の２倍以上のクロック速度で動作させればダイ
バシティで受信した主信号と副信号の遅延時間に多少差
があっても受信信号の１フレーム分を必ず捕捉して波形
等香できることを利用し、第１図に示す如く、スペース
ダイバシティの主アンテナ11と副アンテナ２で受信した
主信号MAINと副信号SUBを別々の検波器31と検波器32で
直交検波し、夫々の検波出力のベースバンド帯のアナロ
グのＩチャネル信号とＱチャネル信号を、主副別々の識
別器41と識別器42でレベル識別し符号化してディジタル
のＩチャネル符号列DIとＱチャネル符号列DQとし、主副
別々のトランスバーサル等化器51と等化器52で入力符号
列のクロック速度の２倍以上のクロック速度で位相と振
幅とを制御して、主信号MAIN側と副信号SUB側を更にI,Q
チャネル別に波形等化する。そして、MAIN側とSUB側の
出力データの位相が一致した状態でI,Qチャネル別の加
算器61と加算器62にて合成するように、加算器61と62の
各出力DI,DQの誤差信号EkI,EkQと、トランスバーサル等
化器51と52の入力符号DI,DQの各極性信号YkI,YkQとの相
関をとって、トランスバーサル等化器51と52の夫々の延
路の各タップの出力S-1,S0,S1の振幅を制御するように
構成した本発明によって解決される。
本発明のディジタル無線方式の基本構成を示す第１図
の原理図において、 11は、スペースダイバシティ受信の主アンテナであっ
て、主信号MAINを出力する。
の原理図において、 11は、スペースダイバシティ受信の主アンテナであっ
て、主信号MAINを出力する。
12は、スペースダイバシティ受信の副アンテナであっ
て、副信号SUBを出力する。
て、副信号SUBを出力する。
21は、主信号MAINを増幅し必要により周波数変換する
主信号用の受信機である。
主信号用の受信機である。
22は、副信号SUBを増幅し必要により周波数変換する
副信号用の受信機である。
副信号用の受信機である。
31は、主信号用の受信機21の出力を直交検波する主信
号用の検波器であって、位相の直交するＩチャネル信号
とＱチャネル信号を出力する。
号用の検波器であって、位相の直交するＩチャネル信号
とＱチャネル信号を出力する。
32は、副信号用の受信機22の出力を直交検波する副信
号用の検波器であって、位相の直交するＩチャネル信号
とＱチャネル信号を出力する。
号用の検波器であって、位相の直交するＩチャネル信号
とＱチャネル信号を出力する。
41は、主信号の検波器31のＩチャネル信号とＱチャネ
ル信号の出力を夫々、レベル識別し符号化してＩチャネ
ル符号列DI（Ｍ）とＱチャネル符号列DQ（Ｍ）を出力す
る主信号用の識別器である。
ル信号の出力を夫々、レベル識別し符号化してＩチャネ
ル符号列DI（Ｍ）とＱチャネル符号列DQ（Ｍ）を出力す
る主信号用の識別器である。
42は、副信号の検波器32のＩチャネル信号とＱチャネ
ル信号の出力を夫々、レベル識別し符号化してＩチャネ
ル符号列DI（Ｓ）とＱチャネル符号列DQ（Ｓ）を出力す
る副信号用の識別器である。
ル信号の出力を夫々、レベル識別し符号化してＩチャネ
ル符号列DI（Ｓ）とＱチャネル符号列DQ（Ｓ）を出力す
る副信号用の識別器である。
51は、主信号用の識別器41の出力のＩチャネル符号列
DI（Ｍ）とＱチャネル符号列DQ（Ｍ）を並列に入力し、
その入力符号列のクロック速度の２倍以上のクロック速
度で動作し、或る時点の主信号S0と、該信号S0の１ビッ
ト前の進み信号S-1と、１ビット後の遅れ信号S1の各タ
ップ出力に夫々、重み付けしたのち合成して波形等化し
たＩチャネル符号列DI（Ｍ）とＱチャネル符号列D
Q（Ｍ）を出力する主信号用のトランスバーサル等化器
である。
DI（Ｍ）とＱチャネル符号列DQ（Ｍ）を並列に入力し、
その入力符号列のクロック速度の２倍以上のクロック速
度で動作し、或る時点の主信号S0と、該信号S0の１ビッ
ト前の進み信号S-1と、１ビット後の遅れ信号S1の各タ
ップ出力に夫々、重み付けしたのち合成して波形等化し
たＩチャネル符号列DI（Ｍ）とＱチャネル符号列D
Q（Ｍ）を出力する主信号用のトランスバーサル等化器
である。
52は、副信号用の識別器42の出力のＩチャネル符号列
DI（Ｓ）とＱチャネル符号列DQ（Ｓ）を並列に入力し、
その入力符号列のクロック速度の２倍以上の速度で動作
し、或る時点の主信号S0と、該信号S0の１ビット前の進
み信号S-1と、１ビット後の遅れ信号S1の各タップ出力
に夫々、重み付けしたのち合成して波形等化したＩチャ
ネル符号列DI（Ｓ）とＱチャネル符号列DQ（Ｓ）を出力
する副信号用のトランスバーサル等化器である。
DI（Ｓ）とＱチャネル符号列DQ（Ｓ）を並列に入力し、
その入力符号列のクロック速度の２倍以上の速度で動作
し、或る時点の主信号S0と、該信号S0の１ビット前の進
み信号S-1と、１ビット後の遅れ信号S1の各タップ出力
に夫々、重み付けしたのち合成して波形等化したＩチャ
ネル符号列DI（Ｓ）とＱチャネル符号列DQ（Ｓ）を出力
する副信号用のトランスバーサル等化器である。
61は、主信号用のトランスサーバル等化器51の出力の
Ｉチャネル符号列DI（Ｍ）と、副信号用のトランスバー
サル等化器52の出力のＩチャネル符号列DI（Ｓ）とを加
算し合成してＩチャネルデータDIを出力するＩチャネル
用の加算器である。
Ｉチャネル符号列DI（Ｍ）と、副信号用のトランスバー
サル等化器52の出力のＩチャネル符号列DI（Ｓ）とを加
算し合成してＩチャネルデータDIを出力するＩチャネル
用の加算器である。
62は、主信号用のトランスサーバル等化器51の出力の
Ｑチャネル符号列DQ（Ｍ）と、副信号用のトランスバー
サル等化器52の出力のＱチャネル符号列DQ（Ｓ）とを加
算し合成してＱチャネルデータDQを出力するＱチャネル
用の加算器である。
Ｑチャネル符号列DQ（Ｍ）と、副信号用のトランスバー
サル等化器52の出力のＱチャネル符号列DQ（Ｓ）とを加
算し合成してＱチャネルデータDQを出力するＱチャネル
用の加算器である。
７は、Ｉチャネル用の加算器61の出力データDIの誤差
信号EIおよびＱチャネル用の加算器62の出力データDQの
誤差信号EQと、主信号用のトランスバーサル等化器51と
副信号用のトランスバーサル等化器52の入力のＩチャネ
ル符号列DI（Ｍ）の極性信号YkIおよびＱチャネル符号
列DQ（Ｍ）の極性信号YkQとの夫々の排他的論理割EX−O
Rをとり符号の相関をとって、Ｉチャネル用の制御信号C
kIとＱチャネル用の制御信号CkQとを出力する相関器で
ある。
信号EIおよびＱチャネル用の加算器62の出力データDQの
誤差信号EQと、主信号用のトランスバーサル等化器51と
副信号用のトランスバーサル等化器52の入力のＩチャネ
ル符号列DI（Ｍ）の極性信号YkIおよびＱチャネル符号
列DQ（Ｍ）の極性信号YkQとの夫々の排他的論理割EX−O
Rをとり符号の相関をとって、Ｉチャネル用の制御信号C
kIとＱチャネル用の制御信号CkQとを出力する相関器で
ある。
そして相関器７の出力のＩチャネル用の制御信号CkI
とＱチャネル用の制御信号CkQにより、主信号用のトラ
ンスバーサル等化器51と副信号用のトランスバーサル等
化器52の夫々の遅延回路の各タップ出力S-1,S0,S1の重
み付け利得を制御して、加算器61の出力データDIの誤差
信号EkIおよび加算器62の出力データDQの誤差信号EkQが
最小となるように構成する。
とＱチャネル用の制御信号CkQにより、主信号用のトラ
ンスバーサル等化器51と副信号用のトランスバーサル等
化器52の夫々の遅延回路の各タップ出力S-1,S0,S1の重
み付け利得を制御して、加算器61の出力データDIの誤差
信号EkIおよび加算器62の出力データDQの誤差信号EkQが
最小となるように構成する。
主信号用のトランスバーサル等化器51と副信号用のト
ランスサーバル等化器52は、夫々、主信号用の識別器41
の出力のＩチャネル符号列DI（Ｍ）とＱチャネル符号列
DQ（Ｍ）、副信号用の識別器42の出力のＩチャネル符号
列DI（Ｓ）とＱチャネル符号列DQ（Ｓ）を並列に入力
し、その入力符号列のクロック速度の２倍以上のクロッ
ク速度で等化動作をするので、主信号と副信号の遅延時
間に多少差があっても、動作の開始時刻に関わらず必ず
夫々の１フレーム分の符号列を捕捉し、夫々で、或る時
点の主信号S0と、該信号S0の１ビット前の進み信号S-1
と、１ビット後の遅れ信号S1の各タップ出力に夫々、重
み付けしたのち合成して時間領域で波形等化した主信号
のＩチャネル符号列DI（Ｍ）とＱチャネル符号列D
Q（Ｍ）、副信号のＩチャネル符号列DI（Ｓ）とＱチャ
ネル符号列DQ（Ｓ）とを出力し、夫々Ｉチャネル符号は
Ｉチャネル用の加算器61へ、Ｑチャネル符号はＱチャネ
ル用の加算器62へ出力する。
ランスサーバル等化器52は、夫々、主信号用の識別器41
の出力のＩチャネル符号列DI（Ｍ）とＱチャネル符号列
DQ（Ｍ）、副信号用の識別器42の出力のＩチャネル符号
列DI（Ｓ）とＱチャネル符号列DQ（Ｓ）を並列に入力
し、その入力符号列のクロック速度の２倍以上のクロッ
ク速度で等化動作をするので、主信号と副信号の遅延時
間に多少差があっても、動作の開始時刻に関わらず必ず
夫々の１フレーム分の符号列を捕捉し、夫々で、或る時
点の主信号S0と、該信号S0の１ビット前の進み信号S-1
と、１ビット後の遅れ信号S1の各タップ出力に夫々、重
み付けしたのち合成して時間領域で波形等化した主信号
のＩチャネル符号列DI（Ｍ）とＱチャネル符号列D
Q（Ｍ）、副信号のＩチャネル符号列DI（Ｓ）とＱチャ
ネル符号列DQ（Ｓ）とを出力し、夫々Ｉチャネル符号は
Ｉチャネル用の加算器61へ、Ｑチャネル符号はＱチャネ
ル用の加算器62へ出力する。
Ｉチャネル用の加算器61は、主信号用のトランスバー
サル等化器51の出力のＩチャネル符号列DI（Ｍ）と、副
信号用のトランスバーサル等化器52の出力のＩチャネル
符号列DI（Ｓ）とを加算し合成してＩチャネルデータDI
を出力し、Ｑチャネル用の加算器62は、主信号用のトラ
ンスバーサル等化器51の出力のＱチャネル符号列D
Q（Ｍ）と、副信号用のトランスバーサル等化器52の出
力のＱチャネル符号列DQ（Ｓ）とを加算し合成してＱチ
ャネルデータDQを出力するが、同時に、出力データの最
下位ビットより一つ下位のビットで表せるＩチャネルデ
ータDIの誤差信号EkIとＱチャネルデータDQの誤差信号E
kQとを相関器７へ送出する。
サル等化器51の出力のＩチャネル符号列DI（Ｍ）と、副
信号用のトランスバーサル等化器52の出力のＩチャネル
符号列DI（Ｓ）とを加算し合成してＩチャネルデータDI
を出力し、Ｑチャネル用の加算器62は、主信号用のトラ
ンスバーサル等化器51の出力のＱチャネル符号列D
Q（Ｍ）と、副信号用のトランスバーサル等化器52の出
力のＱチャネル符号列DQ（Ｓ）とを加算し合成してＱチ
ャネルデータDQを出力するが、同時に、出力データの最
下位ビットより一つ下位のビットで表せるＩチャネルデ
ータDIの誤差信号EkIとＱチャネルデータDQの誤差信号E
kQとを相関器７へ送出する。
相関器７は、Ｉチャネル用の加算器61の出力データDI
の誤差信号EkIおよびＱチャネル用の加算器62の出力デ
ータDQの誤差信号EkQと、主信号用のトランスバーサル
等化器51と副信号用のトランスバーサル等化器52の入力
信号の最上位ビットで表せるＩチャネル符号列DI（Ｍ）
の極性信号YkIおよびＱチャネル符号列DQ（Ｍ）の極性
信号YkQとの夫々の排他的論理和EX−ORをとり符号の相
関をとって、入力のレベルが大きくて極性信号YkI,YkQ
が正の符号“1"であり、出力データの誤差信号EkI,EkQ
が大きくて符号“1"の場合は、相関器７の出力のＩチャ
ネル用の制御信号CkIとＱチャネル用の制御信号CkQは
“0"となって、主信号のトランスバーサル等化器51と副
信号用のトランスバーサル等化器52の夫々の遅延回路の
各タップ出力の重み付け利得を減らして、出力データの
誤差信号EkI,EkQが最小になるように制御する。また入
力のレベルが小さくて極性信号YkI,YkQが負の符号“0"
であり、出力データの誤差信号EI,EQが大きくて符号
“1"の場合は、相関器７の出力のＩチャネル用の制御信
号CkIとＱチャネル用の制御信号CkQは符号“1"となっ
て、主信号のトランスバーサル等化器51と副信号用のト
ランスサーバル等化器52の夫々の遅延回路の各タップ出
力の重み付け利得を増やして、出力データの誤差信号E
kI,EkQが最小になるように制御する。
の誤差信号EkIおよびＱチャネル用の加算器62の出力デ
ータDQの誤差信号EkQと、主信号用のトランスバーサル
等化器51と副信号用のトランスバーサル等化器52の入力
信号の最上位ビットで表せるＩチャネル符号列DI（Ｍ）
の極性信号YkIおよびＱチャネル符号列DQ（Ｍ）の極性
信号YkQとの夫々の排他的論理和EX−ORをとり符号の相
関をとって、入力のレベルが大きくて極性信号YkI,YkQ
が正の符号“1"であり、出力データの誤差信号EkI,EkQ
が大きくて符号“1"の場合は、相関器７の出力のＩチャ
ネル用の制御信号CkIとＱチャネル用の制御信号CkQは
“0"となって、主信号のトランスバーサル等化器51と副
信号用のトランスバーサル等化器52の夫々の遅延回路の
各タップ出力の重み付け利得を減らして、出力データの
誤差信号EkI,EkQが最小になるように制御する。また入
力のレベルが小さくて極性信号YkI,YkQが負の符号“0"
であり、出力データの誤差信号EI,EQが大きくて符号
“1"の場合は、相関器７の出力のＩチャネル用の制御信
号CkIとＱチャネル用の制御信号CkQは符号“1"となっ
て、主信号のトランスバーサル等化器51と副信号用のト
ランスサーバル等化器52の夫々の遅延回路の各タップ出
力の重み付け利得を増やして、出力データの誤差信号E
kI,EkQが最小になるように制御する。
従って本発明のディジタル無線方式は、相関器７の出
力のＩチャネル用の制御信号CkIとＱチャネル用の制御
信号CkQにより、スペースダイバシティ受信の主信号用
のトランスバーサル等化器51 と副信号用のトランスバーサル等化器52の夫々の遅延回
路の各タップ出力S-1,S0,S1の重み付け利得を制御し
て、常に加算器61の出力データDIの誤差信号EkIおよび
加算器62の出力データDQの誤差信号EkQが最小となるよ
うに位相とレベルを同時に制御して干渉を補償するの
で、スペースダイバシティ受信の主信号と副信号の位相
を同一にする個別の調整を必要とせず問題は解決され
る。
力のＩチャネル用の制御信号CkIとＱチャネル用の制御
信号CkQにより、スペースダイバシティ受信の主信号用
のトランスバーサル等化器51 と副信号用のトランスバーサル等化器52の夫々の遅延回
路の各タップ出力S-1,S0,S1の重み付け利得を制御し
て、常に加算器61の出力データDIの誤差信号EkIおよび
加算器62の出力データDQの誤差信号EkQが最小となるよ
うに位相とレベルを同時に制御して干渉を補償するの
で、スペースダイバシティ受信の主信号と副信号の位相
を同一にする個別の調整を必要とせず問題は解決され
る。
第２図は本発明の実施例のディジタル無線方式の構成
を示すブロック図であって、受信する信号が256値QAM信
号の場合の実施例である。
を示すブロック図であって、受信する信号が256値QAM信
号の場合の実施例である。
第２図におけるダイバシティ受信の主信号MAINの識別
器41は、図示しない前段の検波器31,32で直交検波した
アナログのIch信号の識別器411のA/D変換器とQchの識別
器412のA/D変換器で構成され、両A/D変換器とも、入力
の256値QAM信号を16個の識別レベルで識別し４ビット符
号D1〜D4の符号化出力を出力し、主信号のトランスバー
サル等化器51へ入力する。副信号SUBの識別器42も、ア
ナログのIch信号の識別器421のA/D変換器とQchの識別器
422のA/D変換器で構成され、両A/D変換器とも、入力信
号を16個の識別レベルで識別し４ビット符号D1〜D4の符
号化出力を出力し、副信号のトランスバーサル等化器52
へ入力する。
器41は、図示しない前段の検波器31,32で直交検波した
アナログのIch信号の識別器411のA/D変換器とQchの識別
器412のA/D変換器で構成され、両A/D変換器とも、入力
の256値QAM信号を16個の識別レベルで識別し４ビット符
号D1〜D4の符号化出力を出力し、主信号のトランスバー
サル等化器51へ入力する。副信号SUBの識別器42も、ア
ナログのIch信号の識別器421のA/D変換器とQchの識別器
422のA/D変換器で構成され、両A/D変換器とも、入力信
号を16個の識別レベルで識別し４ビット符号D1〜D4の符
号化出力を出力し、副信号のトランスバーサル等化器52
へ入力する。
主信号のトランスバーサル等化器51と副信号のトラン
スバーサル等化器52は共に、ＩチャネルとＱチャネル別
に、４ビットの並列符号D1〜D4を入力し、該入力符号の
クロック速度の２倍以上の速度のクロックの周期Ｔづつ
遅延する遅延素子5111,5112又は5211,5212の縦続された
遅延回路511又は521と、遅延素子5111又は5112で時間Ｔ
だけ遅延した時点の主信号S0と、該信号S0の１ビットＴ
前の進み信号S-1と、１ビットＴ後の遅れ信号S1の各タ
ップ出力に夫々、可変利得増幅器5121,5122,5123又は5
221,5222,5223で重み付けしたのち合成器513又は523で
合成し、合成器13及び523が時間領域で波形等化した主
信号のＩチャネル符号列DI（Ｍ）とＱチャネル符号列DQ
（Ｍ）および副信号のＩチャネル符号列DI（Ｓ）とＱチ
ャネル符号列DQ（Ｓ）を出力する。そして主信号のＩチ
ャネル符号列DI（Ｍ）と副信号のＩチャネル符号列D
I（Ｓ）は、Ｉチャネルの加算器61へ出力し、Ｑチャネ
ル符号列DQ（Ｍ）とＱチャネル符号列DQ（Ｓ）はＱチャ
ネルの加算器61へ出力する。Ｉチャネルの加算器61は、
主信号用のトランスバーサル等化器51からのＩチャネル
符号列DI（Ｍ）と、副信号用のトランスバーサル等化器
52からのＩチャネル符号列DI（Ｓ）とを加算し合成して
ＩチャネルデータDIを出力し、Ｑチャネル用の加算器62
は、主信号用のトランスバーサル等化器51からのＱチャ
ネル符号列DQ（Ｍ）と、副信号用のトランスバーサル等
化器52の出力のＱチャネル符号列DQ（Ｓ）とを加算し合
成してＱチャネルデータDQを出力するが、同時に、出力
データの最下位ビットD4より一つ下位の第５ビットD5で
表せるＩチャネルデータDIの誤差信号EIとＱチャネルデ
ータDQの誤差信号EQとを相関器７へ送出する。
スバーサル等化器52は共に、ＩチャネルとＱチャネル別
に、４ビットの並列符号D1〜D4を入力し、該入力符号の
クロック速度の２倍以上の速度のクロックの周期Ｔづつ
遅延する遅延素子5111,5112又は5211,5212の縦続された
遅延回路511又は521と、遅延素子5111又は5112で時間Ｔ
だけ遅延した時点の主信号S0と、該信号S0の１ビットＴ
前の進み信号S-1と、１ビットＴ後の遅れ信号S1の各タ
ップ出力に夫々、可変利得増幅器5121,5122,5123又は5
221,5222,5223で重み付けしたのち合成器513又は523で
合成し、合成器13及び523が時間領域で波形等化した主
信号のＩチャネル符号列DI（Ｍ）とＱチャネル符号列DQ
（Ｍ）および副信号のＩチャネル符号列DI（Ｓ）とＱチ
ャネル符号列DQ（Ｓ）を出力する。そして主信号のＩチ
ャネル符号列DI（Ｍ）と副信号のＩチャネル符号列D
I（Ｓ）は、Ｉチャネルの加算器61へ出力し、Ｑチャネ
ル符号列DQ（Ｍ）とＱチャネル符号列DQ（Ｓ）はＱチャ
ネルの加算器61へ出力する。Ｉチャネルの加算器61は、
主信号用のトランスバーサル等化器51からのＩチャネル
符号列DI（Ｍ）と、副信号用のトランスバーサル等化器
52からのＩチャネル符号列DI（Ｓ）とを加算し合成して
ＩチャネルデータDIを出力し、Ｑチャネル用の加算器62
は、主信号用のトランスバーサル等化器51からのＱチャ
ネル符号列DQ（Ｍ）と、副信号用のトランスバーサル等
化器52の出力のＱチャネル符号列DQ（Ｓ）とを加算し合
成してＱチャネルデータDQを出力するが、同時に、出力
データの最下位ビットD4より一つ下位の第５ビットD5で
表せるＩチャネルデータDIの誤差信号EIとＱチャネルデ
ータDQの誤差信号EQとを相関器７へ送出する。
相関器７はＩチャネルとＱチャネル別のEX−ORゲート
71Iと積分器72IおよびEX−ORゲート71Qと積分器72Qで構
成され、ＩチャネルのEX−ORゲート71Iは、Ｉチャネル
用の加算器61の出力データDIの誤差信号EIと主信号用の
トランスバーサル等化器51と副信号用のトランスバーサ
ル等化器52の入力信号の最上位ビットD1の符号を表した
Ｉチャネル符号列DI（Ｍ）の極性信号YIを入力し互の排
他的論理和EX−ORをとり符号の相関をとり積分器72Iで
積分して制御信号CkIを出力する。ＱチャネルのEX−OR
ゲート71Qは、Ｑチャネル用の加算器62の出力データDQ
の誤差信号EQと主信号用のトランスバーサル等化器51と
副信号用のトランスバーサル等化器52のＱチャネルの入
力信号の最上位ビットD1の符号で表したＱチャネル符号
列DQ（Ｍ）の極性信号YQを入力して互の排他的論理和EX
−ORをとり符号の相関をとり積分器72Qで積分して制御
信号CkQを出力する。
71Iと積分器72IおよびEX−ORゲート71Qと積分器72Qで構
成され、ＩチャネルのEX−ORゲート71Iは、Ｉチャネル
用の加算器61の出力データDIの誤差信号EIと主信号用の
トランスバーサル等化器51と副信号用のトランスバーサ
ル等化器52の入力信号の最上位ビットD1の符号を表した
Ｉチャネル符号列DI（Ｍ）の極性信号YIを入力し互の排
他的論理和EX−ORをとり符号の相関をとり積分器72Iで
積分して制御信号CkIを出力する。ＱチャネルのEX−OR
ゲート71Qは、Ｑチャネル用の加算器62の出力データDQ
の誤差信号EQと主信号用のトランスバーサル等化器51と
副信号用のトランスバーサル等化器52のＱチャネルの入
力信号の最上位ビットD1の符号で表したＱチャネル符号
列DQ（Ｍ）の極性信号YQを入力して互の排他的論理和EX
−ORをとり符号の相関をとり積分器72Qで積分して制御
信号CkQを出力する。
そして、入力のIch信号,Qch信号のレベルが大きくて
極性信号YI,YQが正の符号“1"であり、出力データDI,DQ
の誤差信号EI,EQが大きくて符号“1"の場合は、相関器
７のEX−ORゲート71I,71Qの出力は符号“0"となり、積
分したＩチャネル用の制御信号CkI,Qチャネル用の制御
信号CkQは、主信号のトランスバーサル等化器51,副信号
用のトランスバーサル等化器52の夫々の遅延回路511,5
21の各タップ出力S-1,S0,S1の重み付け利得を減らし
て、出力データDI,DQの誤差信号EI,EQが最小になるよう
に制御する。また、入力のレベルが小さくて極性信号
YI,YQが負の符号“0"であり、出力データの誤差信号EI,
EQが大きくて符号“1"の場合は、相関器７のEX−ORゲー
ト71I,71Qの出力は符号“1"となって、積分したＩチャ
ネル用の制御信号CkIとＱチャネル用の制御信号CkQは、
主信号のトランスバーサル等化器51と副信号用のトラン
スバーサル等化器52の夫々の遅延回路511,521の各タッ
プ出力S-1,S0,S1の重み付けをする可変利得増幅器5121,
5122,5123又は5221,5222,5223の利得を制御して、加算
器61の出力データDIの誤差信号EIおよび加算器62の出力
データDQの誤差信号EQが最小になるように制御する。
極性信号YI,YQが正の符号“1"であり、出力データDI,DQ
の誤差信号EI,EQが大きくて符号“1"の場合は、相関器
７のEX−ORゲート71I,71Qの出力は符号“0"となり、積
分したＩチャネル用の制御信号CkI,Qチャネル用の制御
信号CkQは、主信号のトランスバーサル等化器51,副信号
用のトランスバーサル等化器52の夫々の遅延回路511,5
21の各タップ出力S-1,S0,S1の重み付け利得を減らし
て、出力データDI,DQの誤差信号EI,EQが最小になるよう
に制御する。また、入力のレベルが小さくて極性信号
YI,YQが負の符号“0"であり、出力データの誤差信号EI,
EQが大きくて符号“1"の場合は、相関器７のEX−ORゲー
ト71I,71Qの出力は符号“1"となって、積分したＩチャ
ネル用の制御信号CkIとＱチャネル用の制御信号CkQは、
主信号のトランスバーサル等化器51と副信号用のトラン
スバーサル等化器52の夫々の遅延回路511,521の各タッ
プ出力S-1,S0,S1の重み付けをする可変利得増幅器5121,
5122,5123又は5221,5222,5223の利得を制御して、加算
器61の出力データDIの誤差信号EIおよび加算器62の出力
データDQの誤差信号EQが最小になるように制御する。
従って、第２図の実施例のディジタル無線方式は、相
関器７の出力のＩチャネル用の制御信号CkIとＱチャネ
ル用の制御信号CkQにより、スペースダイバシティ受信
の主信号用のトランスバーサル等化器51と副信号用のト
ランスバーサル等化器52の夫々の遅延回路511,521の各
タップ出力S-1,S0,S1の重み付け利得を制御して、常に
加算器61の出力データDIの誤差信号EIおよび加算器62の
出力データDQの誤差信号EQが最小になるように位相とレ
ベルを同時に制御して符号間干渉を補償するので、スペ
ースダイバシティ受信の主信号と副信号の位相を同一に
するための個別の精密調整を必要とせず問題は無い。
関器７の出力のＩチャネル用の制御信号CkIとＱチャネ
ル用の制御信号CkQにより、スペースダイバシティ受信
の主信号用のトランスバーサル等化器51と副信号用のト
ランスバーサル等化器52の夫々の遅延回路511,521の各
タップ出力S-1,S0,S1の重み付け利得を制御して、常に
加算器61の出力データDIの誤差信号EIおよび加算器62の
出力データDQの誤差信号EQが最小になるように位相とレ
ベルを同時に制御して符号間干渉を補償するので、スペ
ースダイバシティ受信の主信号と副信号の位相を同一に
するための個別の精密調整を必要とせず問題は無い。
以上説明した如く、本発明によれば、スペースダイバ
シティ受信の主信号と副信号の合成を、主信号用トラン
スバーサル等化器と副信号用トランスバーサル等化器の
夫々の等化出力をＩチャネルとＱチャネル別に加算する
ことにより、無調整化することを可能とする効果と、等
化後に合成するので従来例より等化精度を向上する効果
と、トランスバーサル等化器を入力符号のクロックの２
倍以上のクロック速度で動作させるので、スペースダイ
バシティ受信の主アンテナ系と副アンテナ系の線路の長
さの差の調整をラフにできる効果がある。
シティ受信の主信号と副信号の合成を、主信号用トラン
スバーサル等化器と副信号用トランスバーサル等化器の
夫々の等化出力をＩチャネルとＱチャネル別に加算する
ことにより、無調整化することを可能とする効果と、等
化後に合成するので従来例より等化精度を向上する効果
と、トランスバーサル等化器を入力符号のクロックの２
倍以上のクロック速度で動作させるので、スペースダイ
バシティ受信の主アンテナ系と副アンテナ系の線路の長
さの差の調整をラフにできる効果がある。
第１図は本発明のディジタル無線方式の基本構成を示す
原理図、 第２図は本発明の実施例のディジタル無線方式の構成を
示すブロック図、 第３図は従来のディジタル無線方式のブロック図であ
る。図において、 11は主アンテナ、12は副アンテナ、21,22は受信機、31,
32は検波器、41,42は識別器、51,52はトランスバーサル
等化器、61,62は加算器、７は相関器である。
原理図、 第２図は本発明の実施例のディジタル無線方式の構成を
示すブロック図、 第３図は従来のディジタル無線方式のブロック図であ
る。図において、 11は主アンテナ、12は副アンテナ、21,22は受信機、31,
32は検波器、41,42は識別器、51,52はトランスバーサル
等化器、61,62は加算器、７は相関器である。
フロントページの続き (56)参考文献 特開 平２−305135（ＪＰ，Ａ) 特開 平１−221932（ＪＰ，Ａ) 特開 昭62−85523（ＪＰ，Ａ) 電子情報通信学会創立70周年記念総合 全国大会 2154分冊10（昭和62−３− 15）Ｐ．32
Claims (1)
- 【請求項１】スペースダイバシティで受信した主信号
（MAIN）と副信号（SUB）とを直交検波しレベル識別し
て符号化し該符号を入力し遅延する回路の各タップの出
力の振幅を変えて合成するトランスバーサル等化器で符
号間の干渉を補償し波形等化したＩチャネルデータ
（DI）とＱチャネルデータ（DQ）を出力するディジタル
無線方式において、 該受信した信号を直交検波（31,32）した出力を識別（4
1,42）し符号化して入力し該入力符号のクロック速度の
２倍以上のクロック速度で動作する主信号のトランスバ
ーサル等化器（51）と副信号のトランスバーサル等化器
（52）のＩチャネル出力とＱチャネル出力とを別々に加
算する加算器（61,62）と、 該加算器の各出力（DI,DQ）の誤差信号（EI,EQ）と該ト
ランスバーサル等化器（51,52）の入力の主信号と副信
号のIQチャネル別の極性信号（YkI,YkQ）との符号相関
をとり該トランスバーサル等化器の遅延回路の各タップ
の出力（S-1,S0,S1）の振幅を制御する相関器（７）を
具え、 スペースダイバシティで受信した主信号と副信号の検波
出力の直交するＩチャネル信号とＱチャネル信号を、主
信号と副信号別に符号化したＩチャネル符号列とＱチャ
ネル符号列とし、主副信号別とIQチャネル別のトランス
バーサル等化器で入力符号の位相と振幅とを制御し波形
等化して主信号と副信号の位相を一致させた状態でＩチ
ャネルとＱチャネル別に加算し合成して出力するように
したことを特徴とするディジタル無線方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1098115A JP2626044B2 (ja) | 1989-04-18 | 1989-04-18 | ディジタル無線方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1098115A JP2626044B2 (ja) | 1989-04-18 | 1989-04-18 | ディジタル無線方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02277324A JPH02277324A (ja) | 1990-11-13 |
| JP2626044B2 true JP2626044B2 (ja) | 1997-07-02 |
Family
ID=14211314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1098115A Expired - Fee Related JP2626044B2 (ja) | 1989-04-18 | 1989-04-18 | ディジタル無線方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2626044B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4361089B2 (ja) * | 2004-07-22 | 2009-11-11 | パイオニア株式会社 | 位相合成ダイバーシティ受信機 |
-
1989
- 1989-04-18 JP JP1098115A patent/JP2626044B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 電子情報通信学会創立７０周年記念総合全国大会 ２１５４分冊１０（昭和６２−３−１５）Ｐ．３２ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02277324A (ja) | 1990-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6115426A (en) | Adaptive communication apparatus | |
| JP2780576B2 (ja) | 干渉波除去装置 | |
| US5241545A (en) | Apparatus and method for recovering a time-varying signal using multiple sampling points | |
| CN101841500B (zh) | 用于产生同步时钟信号的系统和方法 | |
| WO2001058104A1 (fr) | Dispositif de reproduction de temporisation et demodulateur | |
| JP2671595B2 (ja) | 復調装置 | |
| CN1213912A (zh) | 耙子接收机以及具有该耙子接收机的频谱扩展通信装置 | |
| JP3220144B2 (ja) | シリアル・データ・システムでの時間変動する信号を回復するための装置及び方法 | |
| US5949816A (en) | Spread spectrum communication apparatus | |
| JP3316744B2 (ja) | Ａｆｃ回路、それを備えた受信機、及び自動周波数制御通信システム | |
| US5361400A (en) | Apparatus and method for removing distortion in a received signal | |
| JP3317259B2 (ja) | ベースバンド信号多重回路とその送信レベル制御方法 | |
| JP2572765B2 (ja) | 送信パスダイバ−シチ伝送方式 | |
| US6072828A (en) | Timing recovery apparatus and method using equalizer and apparatus for judging last data | |
| JP3336836B2 (ja) | 同期判定回路、復調器及び通信システム | |
| JP2626044B2 (ja) | ディジタル無線方式 | |
| JP3527270B2 (ja) | Ｔｄｍａシステムにおけるマルチパス伝送補償方法 | |
| JP2005287019A (ja) | 光ファイバ通信リンク用の低電力低ジッタ光受信器 | |
| JP3250139B2 (ja) | キャリアスリップ補償機能を備えた受信機 | |
| US5579343A (en) | Soft decision circuit | |
| US6266521B1 (en) | Receiver and method for demodulating reception signals | |
| JP2003046436A (ja) | 送信電力制御システム、及びその送信電力制御方法 | |
| JPH08307287A (ja) | 無線通信装置 | |
| JP3412605B2 (ja) | ダイバ−シティ受信装置及びその方法 | |
| JP3223402B2 (ja) | バースト信号検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |