JPH02275614A - 半導体単結晶基板 - Google Patents
半導体単結晶基板Info
- Publication number
- JPH02275614A JPH02275614A JP9795489A JP9795489A JPH02275614A JP H02275614 A JPH02275614 A JP H02275614A JP 9795489 A JP9795489 A JP 9795489A JP 9795489 A JP9795489 A JP 9795489A JP H02275614 A JPH02275614 A JP H02275614A
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- semiconductor single
- stress
- orientation
- crystal substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 title claims abstract description 17
- 230000007547 defect Effects 0.000 abstract description 5
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 239000011810 insulating material Substances 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体単結晶基板に関し、特に結晶方位を示す
オリエンテーションフラットを有する半導体単結晶基板
に関する。
オリエンテーションフラットを有する半導体単結晶基板
に関する。
従来、半導体装置の製造に使用される半導体単結晶基板
には結晶方位を明示するため、オリエンテーションフラ
ットと称する切欠きが設けられている。
には結晶方位を明示するため、オリエンテーションフラ
ットと称する切欠きが設けられている。
第２図は従来の半導体単結晶基板の一例の平面模式図で
ある。
ある。
この半導体基板１は（１００）面を有し、［０１１）方
位にオリエンテーションフラット３が設けられている。
位にオリエンテーションフラット３が設けられている。
半導体素子形成のために行うパターニングの方向４は、
オリエンテーションフラット３に直角及び平行な方向に
行われていた。即ち、オリエンチー′ジョンフラットを
基準にする為、バターニング方向く直線部分）と結晶配
列方向２は一致していた。
オリエンテーションフラット３に直角及び平行な方向に
行われていた。即ち、オリエンチー′ジョンフラットを
基準にする為、バターニング方向く直線部分）と結晶配
列方向２は一致していた。
上述した従来のオリエンテーションフラットの方位では
バターニングの方向と結晶配列方向が一致するため、横
方向に応力の発生しやすいという問題がある。例えば、
深い溝を掘るトレンチ構造や熱酸化膜を成長させるＬＯ
ＧＯＳ構造等の製造過程で結晶配列方向に応力が集中し
、上記構造の側面部及び底部より結晶欠陥が発生してデ
バイス特性を劣化させるという欠点がある。
バターニングの方向と結晶配列方向が一致するため、横
方向に応力の発生しやすいという問題がある。例えば、
深い溝を掘るトレンチ構造や熱酸化膜を成長させるＬＯ
ＧＯＳ構造等の製造過程で結晶配列方向に応力が集中し
、上記構造の側面部及び底部より結晶欠陥が発生してデ
バイス特性を劣化させるという欠点がある。
第３図は従来の半導体チップの一例の断面模式半導体単
結晶基板１に溝を掘り、絶縁膜５で表面を覆った後、溝
に絶縁体または導体の充填物６を充填すると熱膨張率の
差により応カフが発生する。
結晶基板１に溝を掘り、絶縁膜５で表面を覆った後、溝
に絶縁体または導体の充填物６を充填すると熱膨張率の
差により応カフが発生する。
第４図は従来の半導体チップの他の例の断面図である。
半導体単結晶基板１の表面に窒化膜８のマスクを設け、
熱酸化して酸化膜９を形成した時も、やはり応カフを生
ずる。
熱酸化して酸化膜９を形成した時も、やはり応カフを生
ずる。
このように結晶配列方向に応力が集中することにより結
晶欠陥が発生し、デバイス特性を劣化させるという欠点
を生ずる。
晶欠陥が発生し、デバイス特性を劣化させるという欠点
を生ずる。
本発明は、（１００）面を主面とする半導体単結晶基板
の結晶方位を表示するオリエンテーションフラットが結
晶配列方向に対して５゜〜４０゜の傾きで設けられてい
ることを特徴とする。
の結晶方位を表示するオリエンテーションフラットが結
晶配列方向に対して５゜〜４０゜の傾きで設けられてい
ることを特徴とする。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の平面模式図である。
（１００）面を主面とする半導体単結晶基板１のオリエ
ンテーションフラット３を結晶配列方向２から５゜〜４
０”ずらす、この実施例においては、（０１１）方位か
らθ° （５゛≦θ°≦４０°）ずらした位置に設定す
る。この場合、（０１１’）の垂直方向である（ ０１
’１ ）方向からも５゜〜４０°ずらずことが必要で
ある。又Ｃｏ１１）と〔０丁１〕の間だけでなくすべて
の結晶配列方向から５゜〜４０９ずらせば、オリエンテ
ーションフラット３をどこに設定しても良い。
ンテーションフラット３を結晶配列方向２から５゜〜４
０”ずらす、この実施例においては、（０１１）方位か
らθ° （５゛≦θ°≦４０°）ずらした位置に設定す
る。この場合、（０１１’）の垂直方向である（ ０１
’１ ）方向からも５゜〜４０°ずらずことが必要で
ある。又Ｃｏ１１）と〔０丁１〕の間だけでなくすべて
の結晶配列方向から５゜〜４０９ずらせば、オリエンテ
ーションフラット３をどこに設定しても良い。
以上説明したように、本発明は、結晶配列方向に対し５
゜〜４０°ずらせてパターニングすることで、トレンチ
構造のように、深い溝を掘り、そこを絶縁物で埋込む除
虫ずる横方向及び斜め下方向の応力、あるいはＬＯＧＯ
Ｓ酸化構造のように、熱酸化で体積が増加して生ずる横
方向の応力等を分散することが出来るため、応力によっ
て発生する結晶欠陥を低減出来る効果がある。
゜〜４０°ずらせてパターニングすることで、トレンチ
構造のように、深い溝を掘り、そこを絶縁物で埋込む除
虫ずる横方向及び斜め下方向の応力、あるいはＬＯＧＯ
Ｓ酸化構造のように、熱酸化で体積が増加して生ずる横
方向の応力等を分散することが出来るため、応力によっ
て発生する結晶欠陥を低減出来る効果がある。
第１図は本発明の一実施例の平面模式図、第２図は従来
の半導体単結晶基板の一例の平面模式図、第３図は従来
の半導体チップの一例の断面図、第４図は従来の半導体
チップの他の例の断面模式図である。 １・・・半導体単結晶基板、２・・・結晶配列方向、３
・・・オリエンテーションフラット、４・・・バターニ
ング方向（直線部分）、５・・・絶縁膜、６・・・充填
物、７・・・応力、８・・・窒化膜、９・・・熱酸化膜
。 ｙｌｌ 困
の半導体単結晶基板の一例の平面模式図、第３図は従来
の半導体チップの一例の断面図、第４図は従来の半導体
チップの他の例の断面模式図である。 １・・・半導体単結晶基板、２・・・結晶配列方向、３
・・・オリエンテーションフラット、４・・・バターニ
ング方向（直線部分）、５・・・絶縁膜、６・・・充填
物、７・・・応力、８・・・窒化膜、９・・・熱酸化膜
。 ｙｌｌ 困
Claims (1)
- （１００）面を主面とする半導体単結晶基板の結晶方位
を表示するオリエンテーションフラットが結晶配列方向
に対して５゜〜４０゜の傾きで設けられていることを特
徴とする半導体単結晶基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9795489A JPH02275614A (ja) | 1989-04-17 | 1989-04-17 | 半導体単結晶基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9795489A JPH02275614A (ja) | 1989-04-17 | 1989-04-17 | 半導体単結晶基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02275614A true JPH02275614A (ja) | 1990-11-09 |
Family
ID=14206063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9795489A Pending JPH02275614A (ja) | 1989-04-17 | 1989-04-17 | 半導体単結晶基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02275614A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007294804A (ja) * | 2006-04-27 | 2007-11-08 | Matsushita Electric Ind Co Ltd | 半導体発光素子およびウエハ |
| WO2007126158A1 (ja) * | 2006-04-27 | 2007-11-08 | Panasonic Corporation | 半導体発光素子およびウエハ |
| US8399962B2 (en) | 2010-05-18 | 2013-03-19 | Panasonic Corporation | Semiconductor chip and process for production thereof |
| US8575729B2 (en) | 2010-05-18 | 2013-11-05 | Panasonic Corporation | Semiconductor chip with linear expansion coefficients in direction parallel to sides of hexagonal semiconductor substrate and manufacturing method |
-
1989
- 1989-04-17 JP JP9795489A patent/JPH02275614A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007294804A (ja) * | 2006-04-27 | 2007-11-08 | Matsushita Electric Ind Co Ltd | 半導体発光素子およびウエハ |
| WO2007126158A1 (ja) * | 2006-04-27 | 2007-11-08 | Panasonic Corporation | 半導体発光素子およびウエハ |
| US7915714B2 (en) | 2006-04-27 | 2011-03-29 | Panasonic Corporation | Semiconductor light emitting element and wafer |
| US8399962B2 (en) | 2010-05-18 | 2013-03-19 | Panasonic Corporation | Semiconductor chip and process for production thereof |
| US8575729B2 (en) | 2010-05-18 | 2013-11-05 | Panasonic Corporation | Semiconductor chip with linear expansion coefficients in direction parallel to sides of hexagonal semiconductor substrate and manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3994009A (en) | Stress sensor diaphragms over recessed substrates | |
| JP4939038B2 (ja) | Ｉｉｉ族窒化物半導体基板 | |
| JPH09203721A (ja) | ｐＨセンサおよびそれを用いたワンチップｐＨセンサ | |
| JPH02275614A (ja) | 半導体単結晶基板 | |
| JP2824719B2 (ja) | 半導体圧力センサおよびその製造方法 | |
| JPH0481868B2 (ja) | ||
| JPS62105446A (ja) | 半導体装置の製造方法 | |
| JPS59182538A (ja) | 半導体装置およびその製造方法 | |
| US20180358301A1 (en) | Semiconductor device and its manufacturing method | |
| JPS59167011A (ja) | 半導体ウエハ | |
| JPH05234901A (ja) | 結晶成長方法 | |
| JPH01220458A (ja) | 半導体装置 | |
| JPS61274313A (ja) | 半導体装置 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JPH01140624A (ja) | 半導体装置の製造方法 | |
| US5273807A (en) | Substrate having a V-shaped groove of a special configuration in a substrate | |
| JPS63108717A (ja) | 半導体装置の製造方法 | |
| JPS62128118A (ja) | 半導体装置 | |
| JP2003075386A (ja) | マイクロデバイス及びその製造方法 | |
| JPH1027944A (ja) | 光半導体素子とその製造方法，及び光半導体モジュールとその製造方法 | |
| JPS6347331B2 (ja) | ||
| JPH0213828B2 (ja) | ||
| JPS5819424B2 (ja) | シリコンキバンノケンマホウホウ | |
| JPS63193517A (ja) | 複合単結晶基板 | |
| JPS6226181B2 (ja) |