JPH02273867A - 行列演算装置 - Google Patents
行列演算装置Info
- Publication number
- JPH02273867A JPH02273867A JP9607989A JP9607989A JPH02273867A JP H02273867 A JPH02273867 A JP H02273867A JP 9607989 A JP9607989 A JP 9607989A JP 9607989 A JP9607989 A JP 9607989A JP H02273867 A JPH02273867 A JP H02273867A
- Authority
- JP
- Japan
- Prior art keywords
- zero
- matrix
- memory
- elements
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 67
- 238000004364 calculation method Methods 0.000 claims abstract description 26
- 230000009466 transformation Effects 0.000 abstract description 29
- 238000004422 calculation algorithm Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000001537 neural effect Effects 0.000 description 3
- 238000013528 artificial neural network Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
この発明は、零成分を多く含む行列（スパース行列）と
ベクトルとの演算に適した行列演算装置に関する。
ベクトルとの演算に適した行列演算装置に関する。
〈従来の技術〉
自然界における現象を計算機を用いてシュミレー７ョン
する場合、２次元配列で表わされろ行列を変換行列とし
て、１次元配列で表わされるベクトルの１次変換を計算
することが多い。例えば、次式（１） 、 （２）に示
すような行列演算が挙げられる。
する場合、２次元配列で表わされろ行列を変換行列とし
て、１次元配列で表わされるベクトルの１次変換を計算
することが多い。例えば、次式（１） 、 （２）に示
すような行列演算が挙げられる。
ｙ ＝ Ｗ ｘ ・・・（１
）ｖ’＝ｕＬＷ −（２）ここ
で、Ｘ＝（Ｘ＋−ＸＩＸ３＋”’−ＸＭ）ｔは人力ベク
トル、Ｙ＝ＣＹ＋、’ｌｘ、Ｙ＊、・・・、ｙＮ）ｔ
は出力ベクトル、Ｗ＝（Ｗｊｉ）は−次変換のための
Ｎ行Ｍ列の変換行列、Ｌｌ＝（ｕｌ、ｌｌｔ、１１３．
”・、Ｌｌ、Ｏｔは人力ベクトル、■＝（Ｖｌ、Ｖ２．
Ｖ３．・−、ＶＭ）ｔは出力ベクトル、（＊）Ｌは行と
列を入れ換えた転置行列を示している。
）ｖ’＝ｕＬＷ −（２）ここ
で、Ｘ＝（Ｘ＋−ＸＩＸ３＋”’−ＸＭ）ｔは人力ベク
トル、Ｙ＝ＣＹ＋、’ｌｘ、Ｙ＊、・・・、ｙＮ）ｔ
は出力ベクトル、Ｗ＝（Ｗｊｉ）は−次変換のための
Ｎ行Ｍ列の変換行列、Ｌｌ＝（ｕｌ、ｌｌｔ、１１３．
”・、Ｌｌ、Ｏｔは人力ベクトル、■＝（Ｖｌ、Ｖ２．
Ｖ３．・−、ＶＭ）ｔは出力ベクトル、（＊）Ｌは行と
列を入れ換えた転置行列を示している。
従来のベクトルプロセッサなどの行列演算装置は、上記
変換行列Ｗの各要素Ｗｊｉを表わずデータを記憶するメ
モリと、この要素Ｗｊｉと人力ベクトルの要素との積和
の計算アルゴリズムを記憶する記憶手段と、この計算ア
ルゴリズムに従って計算する演算手段とを備えて、（１
）式の計算のとき出力ｙｊ（ｊ−１、２、・・・、Ｎ）
を、次式（３）に従って計算するようにしている。
変換行列Ｗの各要素Ｗｊｉを表わずデータを記憶するメ
モリと、この要素Ｗｊｉと人力ベクトルの要素との積和
の計算アルゴリズムを記憶する記憶手段と、この計算ア
ルゴリズムに従って計算する演算手段とを備えて、（１
）式の計算のとき出力ｙｊ（ｊ−１、２、・・・、Ｎ）
を、次式（３）に従って計算するようにしている。
ｙ、−Σ Ｗｊｉｘ、 ・・・（
３）’ｉ−１’ また（２）式の計算のとき各列の出力ｖ、（ｉ＝ Ｉ
、２・・・、Ｍ）を、次式（４）に従って計算するよう
にしている。
３）’ｉ−１’ また（２）式の計算のとき各列の出力ｖ、（ｉ＝ Ｉ
、２・・・、Ｍ）を、次式（４）に従って計算するよう
にしている。
シ、−Σ Ｗｊｉｕ−・・（４）
ｌ ｊ＝１ ｊ
なお、これら式（３）、（４）の計算を模式的に示すと
それぞれ第１６図、第１７図のようになる。
それぞれ第１６図、第１７図のようになる。
〈発明が解決しようとする課題〉
ところで、上記行列演算を現実の問題に適用するにあた
って、上記変換行列Ｗの要素Ｗｊｉのうち零である要素
（以下、「零要素」と呼ぶ）の占める割合が大きくなる
場合がある。たとえば、神経回路網のンユミレーション
において、一方の神経回路素子群が他方の神経回路素子
群から受は取る伝達信号は、送り手の各素子の出力を人
力ベクトルＸとし、送り手側の各素子から受は手側の各
素子への結合の強さ（結合係数）を変換行列Ｗとした一
次変換ｙ＝Ｗｘと考えることができるが、このとき、す
べての神経回路素子間か接続されていることは稀であっ
て、逆に、各素子間の結合係数すなわち変換行列Ｗの要
素のうち大部分が零要素である（スパース行列である）
場合が多い。この傾向は神経回路網が大規模になるほど
強くなる。
って、上記変換行列Ｗの要素Ｗｊｉのうち零である要素
（以下、「零要素」と呼ぶ）の占める割合が大きくなる
場合がある。たとえば、神経回路網のンユミレーション
において、一方の神経回路素子群が他方の神経回路素子
群から受は取る伝達信号は、送り手の各素子の出力を人
力ベクトルＸとし、送り手側の各素子から受は手側の各
素子への結合の強さ（結合係数）を変換行列Ｗとした一
次変換ｙ＝Ｗｘと考えることができるが、このとき、す
べての神経回路素子間か接続されていることは稀であっ
て、逆に、各素子間の結合係数すなわち変換行列Ｗの要
素のうち大部分が零要素である（スパース行列である）
場合が多い。この傾向は神経回路網が大規模になるほど
強くなる。
このような場合、上記従来の演算処理装置は、零でない
要素（以下、「非零要素」と呼ぶ）が多い行列を取り扱
う場合と同様に、上記Ｎ行Ｍ列の変換行列Ｗの各要素Ｗ
ｊｉをそのままＮＸＭ個の実数としてメモリに割り当て
て記憶する必要があり、また、上記行列演算処理１回に
つき乗算と加算とをＮＸＭ回ずつ行なっている。このた
め、零要素を記憶・計算する無駄が生じていると考え゛
られる。
要素（以下、「非零要素」と呼ぶ）が多い行列を取り扱
う場合と同様に、上記Ｎ行Ｍ列の変換行列Ｗの各要素Ｗ
ｊｉをそのままＮＸＭ個の実数としてメモリに割り当て
て記憶する必要があり、また、上記行列演算処理１回に
つき乗算と加算とをＮＸＭ回ずつ行なっている。このた
め、零要素を記憶・計算する無駄が生じていると考え゛
られる。
そこで、この発明の目的は、大規模なスパース行列演算
処理を行なうときにメモリの記憶量と計算屓を低減する
ことができる演算処理装置を提供することにある。
処理を行なうときにメモリの記憶量と計算屓を低減する
ことができる演算処理装置を提供することにある。
く課題を解決するための手段〉
上記目的を達成するために、この発明の演算処理装置は
、２次元配列で表わされる行列の各要素について零要素
か非零要素かを特定するデータを格納ずろ第１のメモリ
と、上記行列の非零要素の内容を表わすデータを格納す
る第２のメモリと、上記第１のメモリに格納されたデー
タを参照して、上記行列の要素が零であるか否かを判別
する判別手段と、上記判別手段によって零でないと判別
された行列の要素について、上記第２のメモリに格納さ
れたデータと入力ベクトルの要素とを乗算して、積和を
求める演算手段を備えたことを特徴としている。
、２次元配列で表わされる行列の各要素について零要素
か非零要素かを特定するデータを格納ずろ第１のメモリ
と、上記行列の非零要素の内容を表わすデータを格納す
る第２のメモリと、上記第１のメモリに格納されたデー
タを参照して、上記行列の要素が零であるか否かを判別
する判別手段と、上記判別手段によって零でないと判別
された行列の要素について、上記第２のメモリに格納さ
れたデータと入力ベクトルの要素とを乗算して、積和を
求める演算手段を備えたことを特徴としている。
また、上記第１のメモリは、零要素が連続して並ぶ数を
表わす整数によって零要素を特定するデータを格納する
のが望ましい。
表わす整数によって零要素を特定するデータを格納する
のが望ましい。
〈作用〉
上記判別手段によって第１のメモリに格納されたデータ
を参照して、参照した上記行列の要素が零であるときは
、何ら計算を行なうことなく、次の要素の参照を続ける
。そして、参照した要素が零でないとき、上記演算手段
によって上記第２のメモリに格納されたデータと、大カ
ベクトルのこのデータに対応する要素とを乗算する。１
つの行または列について、この積和を計算して、出力ベ
クトルの１つの要素とする。そして、各行または各列に
ついて、この計算を行なって、出力ベクトルの全要素を
求める。
を参照して、参照した上記行列の要素が零であるときは
、何ら計算を行なうことなく、次の要素の参照を続ける
。そして、参照した要素が零でないとき、上記演算手段
によって上記第２のメモリに格納されたデータと、大カ
ベクトルのこのデータに対応する要素とを乗算する。１
つの行または列について、この積和を計算して、出力ベ
クトルの１つの要素とする。そして、各行または各列に
ついて、この計算を行なって、出力ベクトルの全要素を
求める。
このように行列演算処理を行なう場合、例えば上記行列
の全要素（ＮＸＭ個の実数）のうち非零要素の占める割
合かに％であるとき、この行列の要素を記憶するための
上記第２のメモリの記憶量は、実数にしてＮ Ｘ Ｍ
ｘ ｋ／ １００ｇ分となる。また、上記行列演算処理
１回につき乗算と加算を行なう回数は、それぞれＮｘＭ
ｘｋ／１００となる。したがって、非零要素の占める割
合が少ない（ｋが小さい）ときに、上記行列の要素の記
憶量と上記演算処理の計算量が低減される。
の全要素（ＮＸＭ個の実数）のうち非零要素の占める割
合かに％であるとき、この行列の要素を記憶するための
上記第２のメモリの記憶量は、実数にしてＮ Ｘ Ｍ
ｘ ｋ／ １００ｇ分となる。また、上記行列演算処理
１回につき乗算と加算を行なう回数は、それぞれＮｘＭ
ｘｋ／１００となる。したがって、非零要素の占める割
合が少ない（ｋが小さい）ときに、上記行列の要素の記
憶量と上記演算処理の計算量が低減される。
また、上記第１のメモリは、零要素が連続して並ぶ数を
表わす整数によって零要素を特定するデータを格納する
場合、零要素か非零要素かの判断回数が少なくて済み、
上記第１のメモリの記憶量は、整数にして約Ｎ Ｘ Ｍ
Ｘ ｋ／１００個分となる。したがって、このｋが小
さいときに、上記行列の各要素について零または非零を
特定するための記憶量が低減される。
表わす整数によって零要素を特定するデータを格納する
場合、零要素か非零要素かの判断回数が少なくて済み、
上記第１のメモリの記憶量は、整数にして約Ｎ Ｘ Ｍ
Ｘ ｋ／１００個分となる。したがって、このｋが小
さいときに、上記行列の各要素について零または非零を
特定するための記憶量が低減される。
〈実施例〉
以下、この発明の行列演算装置を図示の実施例により詳
細に説明する。
細に説明する。
第１図はこの発明の第１の実施例を示している。
この行列演算装置は、ＣＰＵ（中央演算処理装置）■と
、所定の計算アルゴリズムを記憶するＲＯＭ２と、変換
行列Ｗについての情報を記憶する第１のメモリＩＩおよ
び第２のメモリ１２と、入力ベクトルｘ−（ｘ、−、ｘ
ｊ、・・、ｘＭ）ｔまたはｕ＝（ｕ＋＋・’＋ｕ１・・
・ＵＮ）ｔの情報を入力する人力装置２１と、出力ベク
トルｙ＝（ｙ＋、−、ｙｊ、−ｙｑ）’またはｖ＝（ｖ
、、−、ｖｊ。
、所定の計算アルゴリズムを記憶するＲＯＭ２と、変換
行列Ｗについての情報を記憶する第１のメモリＩＩおよ
び第２のメモリ１２と、入力ベクトルｘ−（ｘ、−、ｘ
ｊ、・・、ｘＭ）ｔまたはｕ＝（ｕ＋＋・’＋ｕ１・・
・ＵＮ）ｔの情報を入力する人力装置２１と、出力ベク
トルｙ＝（ｙ＋、−、ｙｊ、−ｙｑ）’またはｖ＝（ｖ
、、−、ｖｊ。
・・・、 ｖｙ） ｔの情報を出力する出力装置２２を
備えている。
備えている。
上記ＣＰ Ｕ Ｉは、上記入力装置２１がら入カベク！
・ルＸの各要素を表わすデータを受けて、上記第１のメ
モＩＪ Ｉ Ｉおよび第２のメモリ１２を参照し、ＲＯ
Ｍ２が記憶する計算アルゴリズムに従って、上記入力ベ
クトルＸまたはＵの一次変換を計算して、出力ベクトル
ｙまたはＶを表わすデータを上記出力装置２２に出力す
ることができる。第７図に示すように、上記入力装置２
１は、入力ベクトルＸの各要素ｘｉを表わすデータを保
持可能な入力バッファ３０２およびこの人力バッファ３
０２の各データＸ Ｔｘｐ（ｘｐ＝ Ｉ 、 ２、−、
Ｍ）を指すポインタ（指示値ｘｐ）３０６と、入力ベク
トルＵの各要素ｕｊを表わずデータを保持可能な人力バ
ッファ３０４およびこの人力バッファ３０４の各データ
Ｕ Ｔ ｕｐ（ｕｐｌ、２．・・・Ｎ）を指すポインタ
（指示値ｕｐ）３０８とからなっている。上記出力装置
２２は、出力ベクトルｙの各要素ｔｊを表わすデータを
保持可能な積和演算バッファ兼用の出力バッファ３０３
およびこの出力バッファ３０３の各データＹ Ｔ ｙｐ
（ｙｐ＝Ｉ、２．・・・、Ｎ）を指すポインタ（指示値
ｙｐ）３０７と、出力ベクトルＶの各要素ｖｉを表わす
データを保持可能な積和演算バッファ兼用の出力バッフ
ァ３０５およびこの出力バッファ３０５の各データＶＴ
ｖｐ（ｖｐ＝ Ｉ 、 ２、−Ｍ）を指すポインタ（指
示値ｖｐ）３０９とからなっている。なお、第７図中の
３０１は、この演算処理装置の機能を説明するために、
例として変換行列Ｗの各要素ｗｊｉを２次元配列によっ
て表わしたしのである。図中、“０”はＷｊｉ−〇であ
る零要素、“Ｗ”はＷｊｉｆ−０である非零要素を表イ
っしている。また、ｐｉは零要素が行方向に並ぶ数、ｑ
ｌは非零要素が行方向に並ぶ数を表わしている。第２図
に示すように、上記第１のメモリｌＩは、上記変換行列
Ｗの零要素が連続して並ぶ数を表わす整数を記憶してい
るインデックステーブル４０１と、このインデックステ
ーブル４０１の各データビｌ’ １ｐ（ｉｐ＝ Ｉ 、
２ 、・・りを指すポインタ（指示値１ｐ）４０３と
からなっている。一方、第３図に示すように、上記第２
のメモリ１２は、上記変換行列Ｗの非零要素の内容を表
わすデータを順に格納している係数メモリ４０２と、こ
の係数メモリ４０２の各データＷＴｖｐ（ｗｐ＝ Ｉ
、 ２、−＝）を指すポインタ（指示値ｗｐ）４０４と
からなっている。
・ルＸの各要素を表わすデータを受けて、上記第１のメ
モＩＪ Ｉ Ｉおよび第２のメモリ１２を参照し、ＲＯ
Ｍ２が記憶する計算アルゴリズムに従って、上記入力ベ
クトルＸまたはＵの一次変換を計算して、出力ベクトル
ｙまたはＶを表わすデータを上記出力装置２２に出力す
ることができる。第７図に示すように、上記入力装置２
１は、入力ベクトルＸの各要素ｘｉを表わすデータを保
持可能な入力バッファ３０２およびこの人力バッファ３
０２の各データＸ Ｔｘｐ（ｘｐ＝ Ｉ 、 ２、−、
Ｍ）を指すポインタ（指示値ｘｐ）３０６と、入力ベク
トルＵの各要素ｕｊを表わずデータを保持可能な人力バ
ッファ３０４およびこの人力バッファ３０４の各データ
Ｕ Ｔ ｕｐ（ｕｐｌ、２．・・・Ｎ）を指すポインタ
（指示値ｕｐ）３０８とからなっている。上記出力装置
２２は、出力ベクトルｙの各要素ｔｊを表わすデータを
保持可能な積和演算バッファ兼用の出力バッファ３０３
およびこの出力バッファ３０３の各データＹ Ｔ ｙｐ
（ｙｐ＝Ｉ、２．・・・、Ｎ）を指すポインタ（指示値
ｙｐ）３０７と、出力ベクトルＶの各要素ｖｉを表わす
データを保持可能な積和演算バッファ兼用の出力バッフ
ァ３０５およびこの出力バッファ３０５の各データＶＴ
ｖｐ（ｖｐ＝ Ｉ 、 ２、−Ｍ）を指すポインタ（指
示値ｖｐ）３０９とからなっている。なお、第７図中の
３０１は、この演算処理装置の機能を説明するために、
例として変換行列Ｗの各要素ｗｊｉを２次元配列によっ
て表わしたしのである。図中、“０”はＷｊｉ−〇であ
る零要素、“Ｗ”はＷｊｉｆ−０である非零要素を表イ
っしている。また、ｐｉは零要素が行方向に並ぶ数、ｑ
ｌは非零要素が行方向に並ぶ数を表わしている。第２図
に示すように、上記第１のメモリｌＩは、上記変換行列
Ｗの零要素が連続して並ぶ数を表わす整数を記憶してい
るインデックステーブル４０１と、このインデックステ
ーブル４０１の各データビｌ’ １ｐ（ｉｐ＝ Ｉ 、
２ 、・・りを指すポインタ（指示値１ｐ）４０３と
からなっている。一方、第３図に示すように、上記第２
のメモリ１２は、上記変換行列Ｗの非零要素の内容を表
わすデータを順に格納している係数メモリ４０２と、こ
の係数メモリ４０２の各データＷＴｖｐ（ｗｐ＝ Ｉ
、 ２、−＝）を指すポインタ（指示値ｗｐ）４０４と
からなっている。
上記インデックステーブル４０１１係数メモリ４０２は
、次のようにして作成される。第７図に示した上記変換
行列Ｗ３０１の各行を１行目から順に左から右に調べて
ゆき、非零要素のときその内容（実数）を表わすデータ
を、上記係数メモリ４０２に格納する一方、この非零要
素の左側に並ぶ零要素の数ｐｉに１を足した整数（ｐｉ
＋１）をｎビットのデータで表わして上記インデックス
テーブル４０１に格納する（以下、単に「整数を登録す
る」という）。なお、上記非零要素の左隣が非零要素で
ある場合、ｐｉ＝ｏであるため、登録する整数は１とな
る。非零要素がｑｉ個並ぶときは上記インデックステー
ブル４０１には整数１を（ｑｉ−１）個続けて登録する
ことになる。各行の行末にきたときは、行末記号ｄｅｌ
ｉｍ（ｄｅｌｉｍ＝２ −１）を登録する。行末が零要
素である場合、この行末の零要素を含む零要素の並びの
数（零要素が並んでおらず、左隣が非零要素のときはｌ
）を登録するのでなく、行末記号ｄｅｌｉｍを登録する
。ところで、このようにｎビットのデータ（ｌワード）
で整数を表わす場合、表わすことができる整数は（２−
１）までであり、さらに整数（２−１）を上に述べたよ
うに行末記号ｄｅｌｉｍに使用しているので、結局、ｌ
ワードで表すことができる整数は（２−２）までとなっ
ている。そこで、（２−２）個以上零要素が並ぶときは
、次のように２ワード以上使ってその数を表わして登録
する。例えば、零要素が並ぶ数をｐｉとすると、 ｐｉ＋ １ ＝（２−２）ａ＋ｂ ａ、ｂは整数
０≦ａ Ｏ≦ｂ＜（２−２） と表わせるときは、（ａ＋Ｉ）個のワードを使って表わ
す。すなわち、ａ個のワードのデータは（２２）とし、
最後のｌワードのデータはｂとする。
、次のようにして作成される。第７図に示した上記変換
行列Ｗ３０１の各行を１行目から順に左から右に調べて
ゆき、非零要素のときその内容（実数）を表わすデータ
を、上記係数メモリ４０２に格納する一方、この非零要
素の左側に並ぶ零要素の数ｐｉに１を足した整数（ｐｉ
＋１）をｎビットのデータで表わして上記インデックス
テーブル４０１に格納する（以下、単に「整数を登録す
る」という）。なお、上記非零要素の左隣が非零要素で
ある場合、ｐｉ＝ｏであるため、登録する整数は１とな
る。非零要素がｑｉ個並ぶときは上記インデックステー
ブル４０１には整数１を（ｑｉ−１）個続けて登録する
ことになる。各行の行末にきたときは、行末記号ｄｅｌ
ｉｍ（ｄｅｌｉｍ＝２ −１）を登録する。行末が零要
素である場合、この行末の零要素を含む零要素の並びの
数（零要素が並んでおらず、左隣が非零要素のときはｌ
）を登録するのでなく、行末記号ｄｅｌｉｍを登録する
。ところで、このようにｎビットのデータ（ｌワード）
で整数を表わす場合、表わすことができる整数は（２−
１）までであり、さらに整数（２−１）を上に述べたよ
うに行末記号ｄｅｌｉｍに使用しているので、結局、ｌ
ワードで表すことができる整数は（２−２）までとなっ
ている。そこで、（２−２）個以上零要素が並ぶときは
、次のように２ワード以上使ってその数を表わして登録
する。例えば、零要素が並ぶ数をｐｉとすると、 ｐｉ＋ １ ＝（２−２）ａ＋ｂ ａ、ｂは整数
０≦ａ Ｏ≦ｂ＜（２−２） と表わせるときは、（ａ＋Ｉ）個のワードを使って表わ
す。すなわち、ａ個のワードのデータは（２２）とし、
最後のｌワードのデータはｂとする。
この行列演算装置は、上記述べたように、変換行列Ｗの
零要素が並ぶ数ｐｉと行末記号ｄｅｌ ｉｍをインデッ
クスとして、次のように演算処理を行なう。
零要素が並ぶ数ｐｉと行末記号ｄｅｌ ｉｍをインデッ
クスとして、次のように演算処理を行なう。
人力ベクトルＸの一次変換として式（１）を計算をする
場合、第８図に示す計算アルゴリズムに従って計算する
。
場合、第８図に示す計算アルゴリズムに従って計算する
。
まず、ステップＳＩに示すように、各ポインタ４０３．
４０４．３０６ ３０７の指示値をそれぞれ１ＰＩＰ、
ｌ’ｐ＝ ｔ 、 ｘｐ＝ ｏとし、出カバソファ３０
３のデータＹ Ｔ ｙｐ（ｙｐ＝ ｔ 、・・・、Ｍ）
を０とする（初期化）。次に、インデックステーブル４
０１のデータ＋’ｒｉｐが行末記号ｄｅｌｉｍ（−２−
１）であるかどうか判別（Ｓｔ）して、行末であれば改
行（Ｓ、）する。行末でな（」れば、行方向向きにＦｒ
ｌｐ分だけ移動（ＳＳ）ｔ、て、ＩＴｉｐが最大数（２
−２）であるかどうかを判別（Ｓ６）する。最大数であ
れば、インデックステーブル４０１の次のデータを調べ
にゆ＜（Ｓｔ）。最大数でなければ、積Ｗ’ｌ”ｗｐＸ
ＸＴｘｐをｙ’ｒｙｐに加算（ｓｏ）シ、係数メモリ４
０４の次のデータを出せるように指示値叩を１つ進める
と共に、インデックステーブル４０１の次のデータを調
べにゆ＜（Ｓ、）。そして、ステップＳ、に戻って、再
びＩＴｉｐが行末記号ｄｅｌｉｍであるかどうかを判別
して、行末であれば改行（Ｓ、）して、さらに、Ｎ行ま
で調べ終わったとき、この演算を終了する。
４０４．３０６ ３０７の指示値をそれぞれ１ＰＩＰ、
ｌ’ｐ＝ ｔ 、 ｘｐ＝ ｏとし、出カバソファ３０
３のデータＹ Ｔ ｙｐ（ｙｐ＝ ｔ 、・・・、Ｍ）
を０とする（初期化）。次に、インデックステーブル４
０１のデータ＋’ｒｉｐが行末記号ｄｅｌｉｍ（−２−
１）であるかどうか判別（Ｓｔ）して、行末であれば改
行（Ｓ、）する。行末でな（」れば、行方向向きにＦｒ
ｌｐ分だけ移動（ＳＳ）ｔ、て、ＩＴｉｐが最大数（２
−２）であるかどうかを判別（Ｓ６）する。最大数であ
れば、インデックステーブル４０１の次のデータを調べ
にゆ＜（Ｓｔ）。最大数でなければ、積Ｗ’ｌ”ｗｐＸ
ＸＴｘｐをｙ’ｒｙｐに加算（ｓｏ）シ、係数メモリ４
０４の次のデータを出せるように指示値叩を１つ進める
と共に、インデックステーブル４０１の次のデータを調
べにゆ＜（Ｓ、）。そして、ステップＳ、に戻って、再
びＩＴｉｐが行末記号ｄｅｌｉｍであるかどうかを判別
して、行末であれば改行（Ｓ、）して、さらに、Ｎ行ま
で調べ終わったとき、この演算を終了する。
人力ベクトルｕＬの一次変換式（２）を計算する場合、
上記演算と同様の手順によって、第９図に示す計算アル
ゴリズムに従って計算する。
上記演算と同様の手順によって、第９図に示す計算アル
ゴリズムに従って計算する。
このように演算処理を行なうことによって、例えばＮ行
Ｍ列の変換行列Ｗの全要素（ＮＸＭ個の実数）のうち非
零要素の占める割合かに％であるとき、この行列Ｗの要
素を記憶するための−Ｆ記係数メモリ４０２の記憶量は
、実数にしてＮＸＭＸｋ／１００個分となり、一方、上
記インデックステーブル４０１の記憶量は、整数にして
約ＮＸＭＸｋ／１００個分となる。したがって、非零要
素の占める割合が少ない（ｋが小さいとき）上記変換行
列Ｗの要素の記憶量を低減することができる。また、上
記行列演算処理１回につき乗算と加算を行なう回数はそ
れぞれＮｘＭｘｋ／ＬＨ回となって、ｋが小さいとき計
算潰を低減することができる。
Ｍ列の変換行列Ｗの全要素（ＮＸＭ個の実数）のうち非
零要素の占める割合かに％であるとき、この行列Ｗの要
素を記憶するための−Ｆ記係数メモリ４０２の記憶量は
、実数にしてＮＸＭＸｋ／１００個分となり、一方、上
記インデックステーブル４０１の記憶量は、整数にして
約ＮＸＭＸｋ／１００個分となる。したがって、非零要
素の占める割合が少ない（ｋが小さいとき）上記変換行
列Ｗの要素の記憶量を低減することができる。また、上
記行列演算処理１回につき乗算と加算を行なう回数はそ
れぞれＮｘＭｘｋ／ＬＨ回となって、ｋが小さいとき計
算潰を低減することができる。
次に、第２の実施例を説明する。
この演算処理装置は、第１の実施例のインデックステー
ブル４０１に代えて、第４図に示すインデックステーブ
ル４１１を備えている。他の構成は第１の実施例と同一
である。上記インデックステーブル４１１は次のように
して作成される。インデックステーブル４０１と同様に
、零要素の推びの数ｐｉにｌを足した整数Ｃｐｉ＋１）
を登録する。
ブル４０１に代えて、第４図に示すインデックステーブ
ル４１１を備えている。他の構成は第１の実施例と同一
である。上記インデックステーブル４１１は次のように
して作成される。インデックステーブル４０１と同様に
、零要素の推びの数ｐｉにｌを足した整数Ｃｐｉ＋１）
を登録する。
ただし、行末記号ｄｅｌ ｉｍを使用せず、零要素か行
末から次行の行頭へ続く場合は、行末の零要素の並び数
と次行の行頭の零要素の並び数とを足した数に１を加え
て登録する。例えば、第７図に示す変換行列Ｗ３０１の
１行目の行末と２行Ｉ」の行頭の場合、整数（ｐｔ＋ｐ
、＋１ ）を登録する。
末から次行の行頭へ続く場合は、行末の零要素の並び数
と次行の行頭の零要素の並び数とを足した数に１を加え
て登録する。例えば、第７図に示す変換行列Ｗ３０１の
１行目の行末と２行Ｉ」の行頭の場合、整数（ｐｔ＋ｐ
、＋１ ）を登録する。
上記人力ベクトルＸ１人力ベクトルｕＬの一次変換式（
１）１式（２）を計算する場合、それぞれ第１０図、第
１１図に示す計算アルゴリズムに従って行なう。なお、
簡単のため、各データ、指示値は第１の実施例と同一記
号を使用している（後に述べる第３、第４の実施例にお
いて同様）。第１の実施例に対して略同−手順であるが
、式（＋）の計算の場合、行末を検出するためにｘｐと
Ｍとを比較して、Ｘｐ＞Ｍならば行が変わったと判断（
Ｓｔｓ）Ｌ−て、ｙｐを１ｎｔ（ｘｐ／Ｍ）だけ進める
（Ｓ ｔＯ）点が異なっている。式（２）の計算の場合
、ｖｐを使ってこれを行なう。なお、１ｎｔ（＊）は括
弧内の式の値の整数部を示している。
１）１式（２）を計算する場合、それぞれ第１０図、第
１１図に示す計算アルゴリズムに従って行なう。なお、
簡単のため、各データ、指示値は第１の実施例と同一記
号を使用している（後に述べる第３、第４の実施例にお
いて同様）。第１の実施例に対して略同−手順であるが
、式（＋）の計算の場合、行末を検出するためにｘｐと
Ｍとを比較して、Ｘｐ＞Ｍならば行が変わったと判断（
Ｓｔｓ）Ｌ−て、ｙｐを１ｎｔ（ｘｐ／Ｍ）だけ進める
（Ｓ ｔＯ）点が異なっている。式（２）の計算の場合
、ｖｐを使ってこれを行なう。なお、１ｎｔ（＊）は括
弧内の式の値の整数部を示している。
次に、第３の実施例を説明する。
この演算処理装置は、第１の実施例のインデックステー
ブル４０１に代えて、第５図に示すインデックステーブ
ル４２１を備えている。池の構成は第１の実施例と同一
である。上記インデックステーブル４２１は、零要素の
並びの数ｐｉと別に非零要素の並びの数ｑｉを登録する
。すなわち、非零要素が並んでいる場合、第１の実施例
、第２の実施例と異なり、（ｑｉ−１）個の整数１をそ
れぞれ別個に登録するのでなく、１つのデータとして整
数ｑｉを登録する。そして、ｌワード当たりｎビットの
うち最上位ビットを、零要素の並びの数ｐｉであるか非
零要素の並びの数ｑｉであるかの区別に使用する。零要
素または非零要素が行末から次行の行頭へ続くときは、
それらの並びの数を足した整数（１）ｉ＋Ｉ）ｉ＋１）
、 （ｑｉ＋ＱＨ＋１）を登録する。
ブル４０１に代えて、第５図に示すインデックステーブ
ル４２１を備えている。池の構成は第１の実施例と同一
である。上記インデックステーブル４２１は、零要素の
並びの数ｐｉと別に非零要素の並びの数ｑｉを登録する
。すなわち、非零要素が並んでいる場合、第１の実施例
、第２の実施例と異なり、（ｑｉ−１）個の整数１をそ
れぞれ別個に登録するのでなく、１つのデータとして整
数ｑｉを登録する。そして、ｌワード当たりｎビットの
うち最上位ビットを、零要素の並びの数ｐｉであるか非
零要素の並びの数ｑｉであるかの区別に使用する。零要
素または非零要素が行末から次行の行頭へ続くときは、
それらの並びの数を足した整数（１）ｉ＋Ｉ）ｉ＋１）
、 （ｑｉ＋ＱＨ＋１）を登録する。
上記入力ベクトルＸ、入力ベクトル、１の一次変換とし
て式（１）、（２）を計算する場合、それぞれ第１２図
、第１３図に示す計算アルゴリズムに従って演算処理を
行なう。第１の実施例および第２の実施例に対して略同
−手順であるが、１Ｔｉｐが零要素または非零要素のい
ずれを示しているかを判断（ＳＳ３．Ｓ？４）して、零
要素を示しているときは、その数だけｘｐまたはｖｐを
スキップする点が異なっている（Ｓ ５４． Ｓ ？り
。非零要素を示しているときは、その数だけ入力ＸＴｘ
ｐと係数ＷＴｗｐとの積和を計算する（Ｓ、７乃至Ｓｓ
＋、Ｓｔｓ乃至Ｓ、、）。ただし、第２の実施例と同様
に、その途中で行末になったかどうかを、ｘｐまたはｖ
ｐの値をＭの値と比較して判断する（Ｓ、。、Ｓ、。）
。
て式（１）、（２）を計算する場合、それぞれ第１２図
、第１３図に示す計算アルゴリズムに従って演算処理を
行なう。第１の実施例および第２の実施例に対して略同
−手順であるが、１Ｔｉｐが零要素または非零要素のい
ずれを示しているかを判断（ＳＳ３．Ｓ？４）して、零
要素を示しているときは、その数だけｘｐまたはｖｐを
スキップする点が異なっている（Ｓ ５４． Ｓ ？り
。非零要素を示しているときは、その数だけ入力ＸＴｘ
ｐと係数ＷＴｗｐとの積和を計算する（Ｓ、７乃至Ｓｓ
＋、Ｓｔｓ乃至Ｓ、、）。ただし、第２の実施例と同様
に、その途中で行末になったかどうかを、ｘｐまたはｖ
ｐの値をＭの値と比較して判断する（Ｓ、。、Ｓ、。）
。
次に、第４の実施例を説明する。
この演算処理装置は、第１の実施例のインデックステー
ブルに代えて、第６図に示すインデックステーブル４３
１を備えている。他の構成は第１の実施例と同一である
。上記インデックステーブル４３１は、第３の実施例と
同様に、零要素の並びの数ｐｉと別に非零要素の並びの
数ｑｉを登録する。
ブルに代えて、第６図に示すインデックステーブル４３
１を備えている。他の構成は第１の実施例と同一である
。上記インデックステーブル４３１は、第３の実施例と
同様に、零要素の並びの数ｐｉと別に非零要素の並びの
数ｑｉを登録する。
ただし、行末では零要素または非零要素の並びの数のい
ずれかの最大値を行末記号ｄｅｌ １Ｉ１１として登録
する。なお、行末が零要素または零要素の並びで終わる
ときは、Ｉまたは並びの数を登録せず、上記行末記号ｄ
ｅｌ ｉｎを登録する。
ずれかの最大値を行末記号ｄｅｌ １Ｉ１１として登録
する。なお、行末が零要素または零要素の並びで終わる
ときは、Ｉまたは並びの数を登録せず、上記行末記号ｄ
ｅｌ ｉｎを登録する。
上記人力ベクトルＸ、入力ベクトルｕｔの一次変換式（
Ｉ）２式（２゛）を計算する場合、それぞれ第１４図、
第１５図に示す計算アルゴリズムに従って演算処理を行
なう。第３の実施例に対して、行末であるかどうかを行
末記号ｄｅｌｔａを使用して判断（Ｓ、３．Ｓ、。４）
する点のみが異なっている。
Ｉ）２式（２゛）を計算する場合、それぞれ第１４図、
第１５図に示す計算アルゴリズムに従って演算処理を行
なう。第３の実施例に対して、行末であるかどうかを行
末記号ｄｅｌｔａを使用して判断（Ｓ、３．Ｓ、。４）
する点のみが異なっている。
なお、第１乃至第４の実施例において、変換行列Ｗの各
行を左から右ヘスキャンしたが、当然ながら、列方向に
スキャンしても良い。
行を左から右ヘスキャンしたが、当然ながら、列方向に
スキャンしても良い。
〈発明の効果〉
以上より明らかなように、この発明の演算処理装置は、
２次元配列で表わされる行列の各要素について零要素か
非零要素かを特定するデータを格納する第１のメモリと
、上記行列の非零要素の内容を表わすデータを格納する
第２のメモリと、上記第１のメモリに格納されたデータ
を参照して、上記行列の要素が零であるか否かを判別す
る判別手段と、上記判別手段によって零でないと判別さ
れた行列の要素について、上記第２のメモリに格納され
たデータと入力ベクトルの要素とを乗算して、積和を求
める演算手段を備えているので、大規模なスパース行列
の演算処理を行なう場合、変換行列において非零要素の
占める割合かに％であるとき、メモリの記憶量と計算量
をに％に低減することができる。
２次元配列で表わされる行列の各要素について零要素か
非零要素かを特定するデータを格納する第１のメモリと
、上記行列の非零要素の内容を表わすデータを格納する
第２のメモリと、上記第１のメモリに格納されたデータ
を参照して、上記行列の要素が零であるか否かを判別す
る判別手段と、上記判別手段によって零でないと判別さ
れた行列の要素について、上記第２のメモリに格納され
たデータと入力ベクトルの要素とを乗算して、積和を求
める演算手段を備えているので、大規模なスパース行列
の演算処理を行なう場合、変換行列において非零要素の
占める割合かに％であるとき、メモリの記憶量と計算量
をに％に低減することができる。
また、上記第１のメモリは、零である要素が連続して並
ぶ数を表わす整数によって零要素を特定するデータを格
納するようにした場合、変換行列の各要素について零要
素か非零要素か特定する回数をに％に低減することがで
き、第１のメモリの記憶量をに％に低減することができ
る。
ぶ数を表わす整数によって零要素を特定するデータを格
納するようにした場合、変換行列の各要素について零要
素か非零要素か特定する回数をに％に低減することがで
き、第１のメモリの記憶量をに％に低減することができ
る。
第１図はこの発明の演算処理装置の構成を示すブロック
図、第２図、第４図、第５図および第６図は上記演算処
理装置のインデックステーブルを示す図、第３図は上記
演算処理装置の係数メモリを示す図、第７図は上記演算
処理装置の人出力バッファ、ポインタと変換行列Ｗの要
素を示す図、第８図乃至第１５図は上記演算処理装置の
計算アルゴリズムを示すフローチャート、第１６図およ
び第１７図は従来の演算処理装置による演算を模式％式
％ １２・・・第２のメモリ、２１・・・入力装置、２２・
・・出力装置、３０１・・・変換行列Ｗ、３０２．３０
８・・・入力バッファ、 ３０３．３０５・・・出力バッファ、 ４０１．４１１，４２１，４３１・・・インデックス
テーブル、４０２・・・係数メモリ、 ３０６．３０７，３０８，３０９，４０３，４０４・・
・ポインタ。 １図 第７１！！！１ 第８図 第９図 第４図 第５図 第６図 第１０図 第１４図 第１１図 第１５図 １１に１６図 第１７図
図、第２図、第４図、第５図および第６図は上記演算処
理装置のインデックステーブルを示す図、第３図は上記
演算処理装置の係数メモリを示す図、第７図は上記演算
処理装置の人出力バッファ、ポインタと変換行列Ｗの要
素を示す図、第８図乃至第１５図は上記演算処理装置の
計算アルゴリズムを示すフローチャート、第１６図およ
び第１７図は従来の演算処理装置による演算を模式％式
％ １２・・・第２のメモリ、２１・・・入力装置、２２・
・・出力装置、３０１・・・変換行列Ｗ、３０２．３０
８・・・入力バッファ、 ３０３．３０５・・・出力バッファ、 ４０１．４１１，４２１，４３１・・・インデックス
テーブル、４０２・・・係数メモリ、 ３０６．３０７，３０８，３０９，４０３，４０４・・
・ポインタ。 １図 第７１！！！１ 第８図 第９図 第４図 第５図 第６図 第１０図 第１４図 第１１図 第１５図 １１に１６図 第１７図
Claims (2)
- （１）２次元配列で表わされる行列の各要素について零
である要素か零でない要素かを特定するデータを格納す
る第１のメモリと、 上記行列の零でない要素の内容を表わすデータを格納す
る第２のメモリと、 上記第１のメモリに格納されたデータを参照して、上記
行列の要素が零であるか否かを判別する判別手段と、 上記判別手段によって零でないと判別された行列の要素
について、上記第２のメモリに格納されたデータと入力
ベクトルの要素とを乗算して、積和を求める演算手段を
備えたことを特徴とする行列演算装置。 - （２）上記第１のメモリは、零である要素が連続して並
ぶ数を表わす整数によって零である要素を特定するデー
タを格納することを特徴とする請求項１に記載の行列演
算装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1096079A JPH0748207B2 (ja) | 1989-04-14 | 1989-04-14 | 行列演算装置 |
| US07/798,939 US5267185A (en) | 1989-04-14 | 1991-11-27 | Apparatus for calculating matrices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1096079A JPH0748207B2 (ja) | 1989-04-14 | 1989-04-14 | 行列演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02273867A true JPH02273867A (ja) | 1990-11-08 |
| JPH0748207B2 JPH0748207B2 (ja) | 1995-05-24 |
Family
ID=14155390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1096079A Expired - Fee Related JPH0748207B2 (ja) | 1989-04-14 | 1989-04-14 | 行列演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748207B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004511046A (ja) * | 2000-10-06 | 2004-04-08 | インテル・コーポレーション | 線形変換を効率的に実行する方法および装置 |
| JP2019522850A (ja) * | 2016-06-14 | 2019-08-15 | ザ ガバニング カウンシル オブ ザ ユニバーシティ オブ トロントＴｈｅ Ｇｏｖｅｒｎｉｎｇ Ｃｏｕｎｃｉｌ Ｏｆ Ｔｈｅ Ｕｎｉｖｅｒｓｉｔｙ Ｏｆ Ｔｏｒｏｎｔｏ | ディープニューラルネットワーク用のアクセラレータ |
| CN111052111A (zh) * | 2017-09-14 | 2020-04-21 | 三菱电机株式会社 | 运算电路、运算方法以及程序 |
| CN111201525A (zh) * | 2017-10-18 | 2020-05-26 | 三菱电机株式会社 | 运算电路以及运算方法 |
| CN113228057A (zh) * | 2019-01-11 | 2021-08-06 | 三菱电机株式会社 | 推理装置和推理方法 |
| CN117290653A (zh) * | 2023-11-24 | 2023-12-26 | 巨霖科技(上海)有限公司 | 一种基于eda系统的矩阵求解方法及系统 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5364439A (en) * | 1976-11-20 | 1978-06-08 | Agency Of Ind Science & Technol | Linear coversion system |
| JPS60250473A (ja) * | 1984-05-25 | 1985-12-11 | Hitachi Ltd | ベクトルプロセツサ |
-
1989
- 1989-04-14 JP JP1096079A patent/JPH0748207B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5364439A (en) * | 1976-11-20 | 1978-06-08 | Agency Of Ind Science & Technol | Linear coversion system |
| JPS60250473A (ja) * | 1984-05-25 | 1985-12-11 | Hitachi Ltd | ベクトルプロセツサ |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004511046A (ja) * | 2000-10-06 | 2004-04-08 | インテル・コーポレーション | 線形変換を効率的に実行する方法および装置 |
| US6895421B1 (en) | 2000-10-06 | 2005-05-17 | Intel Corporation | Method and apparatus for effectively performing linear transformations |
| US7337204B2 (en) | 2000-10-06 | 2008-02-26 | Intel Corporation | Method and apparatus for effectively performing linear transformations |
| JP2019522850A (ja) * | 2016-06-14 | 2019-08-15 | ザ ガバニング カウンシル オブ ザ ユニバーシティ オブ トロントＴｈｅ Ｇｏｖｅｒｎｉｎｇ Ｃｏｕｎｃｉｌ Ｏｆ Ｔｈｅ Ｕｎｉｖｅｒｓｉｔｙ Ｏｆ Ｔｏｒｏｎｔｏ | ディープニューラルネットワーク用のアクセラレータ |
| CN111052111A (zh) * | 2017-09-14 | 2020-04-21 | 三菱电机株式会社 | 运算电路、运算方法以及程序 |
| CN111201525A (zh) * | 2017-10-18 | 2020-05-26 | 三菱电机株式会社 | 运算电路以及运算方法 |
| CN113228057A (zh) * | 2019-01-11 | 2021-08-06 | 三菱电机株式会社 | 推理装置和推理方法 |
| CN113228057B (zh) * | 2019-01-11 | 2024-05-31 | 三菱电机株式会社 | 推理装置和推理方法 |
| CN117290653A (zh) * | 2023-11-24 | 2023-12-26 | 巨霖科技(上海)有限公司 | 一种基于eda系统的矩阵求解方法及系统 |
| CN117290653B (zh) * | 2023-11-24 | 2024-02-20 | 巨霖科技(上海)有限公司 | 一种基于eda系统的矩阵求解方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0748207B2 (ja) | 1995-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109086076B (zh) | 神经网络处理装置及其执行向量点积指令的方法 | |
| US6288723B1 (en) | Method and apparatus for converting data format to a graphics card | |
| JPH02501601A (ja) | ２次元離散余弦変換プロセッサ | |
| CN109032670A (zh) | 神经网络处理装置及其执行向量复制指令的方法 | |
| JPH01237765A (ja) | ディジタル信号処理プロセッサおよびディシタル信号処理プロセッサシステム | |
| JPS62269519A (ja) | ディスクリ−トコサイン変換回路 | |
| JPH11203272A (ja) | 高速フーリエ変換処理装置、高速フーリエ変換処理システムおよび高速フーリエ変換処理方法 | |
| JPH02273867A (ja) | 行列演算装置 | |
| JPH07121507A (ja) | 離散コサイン変換装置 | |
| CN106454382B (zh) | 一种量子图像制备方法 | |
| JP2889244B2 (ja) | 画像処理装置 | |
| CN107491288A (zh) | 一种基于单指令多数据流结构的数据处理方法及装置 | |
| JP2945726B2 (ja) | 並列処理システム | |
| KR100451147B1 (ko) | 고속곱셈기 | |
| KR920008212B1 (ko) | MSCM(Mixed Shuffle Connection Method)을 이용한 이차원 FFT(Fast Fourier Transform)프로세서. | |
| JPS60164868A (ja) | 高速フ−リエ変換装置 | |
| JPH05153402A (ja) | 離散コサイン変換器 | |
| Elnaggar et al. | Mapping tensor products onto VLSI networks with reduced I/O | |
| JP2000137703A (ja) | 離散コサイン変換装置及び逆離散コサイン変換装置 | |
| JPS62235660A (ja) | 多次元配列のブロツク化アドレツシング装置 | |
| JPH0877343A (ja) | ラスター／ブロック変換方法並びにこの方法を実施する装置 | |
| JPS6123274A (ja) | ベクトル処理装置 | |
| JPS60169975A (ja) | 高速ｌｕ分解器 | |
| JPH07141325A (ja) | 信号処理装置 | |
| JPH01194081A (ja) | 画像メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |