JPH02273080A - インバーター電源装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電動機等の電源に使用するインバーター電源装
置に関するものである。

従来の技術 まず、従来のインバーター電源装置の概要を説明する。

第３図はインバーター電源装置のスイッチング部を示す
ものである。第３図において、３１は三相交流源３２か
らの交流電圧を整流する全波整流回路、３３は平滑コン
デンサ、３４〜３９はスイッチング素子である。スイッ
チング素子３４〜３９の中でスイッチング素子３４．３
５は出力電圧のある一つの相に対応するものであり、ま
たスイッチング素子３６．３７は他の一つの相に、また
スイッチング素子３８．３９はその他の相にそれぞれ対
応するものである。スイッチング素子３４．３５は互に
直列に接続されており、それが平滑コンデンサ３３と並
列に接続されている。また他のスイッチング素子も同様
であり、スイッチング素子３６．３７およびスイッチン
グ素子３８゜３９はそれぞれ直列に接続され、それらは
ともに平滑コンデンサ３３と並列に接続されている。４
０〜４５はダイオードであり、そのうちダイオード４θ
はスイッチング素子３４に並列に接続され、またダイオ
ード４１はスイッチング素子３５に並列に接続されてい
る。４６は負荷装置として設けられたモータであり三相
交流電圧で駆動する。

Ｕ、Ｖ、Ｗはそれぞれモータ４６へ三相交流の電源電圧
を供給するための電源線であり、それぞれ対応するスイ
ッチング素子対の接続点から電化を取り出している。す
なわち電源線Ｕはスイッチング素子３４．３５の接点に
接続され、電源線Ｖはスイッチング素子３６．３７の接
点に、また電源線Ｗはスイッチング素子３８．３９の接
点にそれぞれ接続されている。

第４図は動作原理を示すものである。第４図において、
Ａ、Ｂ、Ｃはそれぞれモータ速度設定用の正弦波信号で
あり、正弦波信号Ａと正弦波信号Ｂ１正弦波信号Ｂと正
弦波信号Ｃ１正弦波信号Ｃと正弦波信号Ａの位相差はそ
れぞれ等しく１２０度となっている。以下この３つの正
弦波信号を総称してモータ速度設定信号と呼ぶ。またＴ
は三角波信号であり、その周期は固定されている。モー
タ速度設定信号Ａ、Ｂ、Ｃと三角波信号Ｔはともに比較
器に入力され、比較器からはＰＷＭ波信号が出力される
。そしてそのＰＷＭ波信号のデユーティ−比はモータ速
度設定信号Ａ、Ｂ、Ｃの周期に従って変化する事となる
。そして、このＰＷＭ波信号に従ってスイッチング素子
３４〜３９を制御する事により、図に示すように各電流
線Ｕ、Ｖ、Ｗ間に電圧を生じせしめ、モータ４６を動作
させる。

第５図はスイッチング素子３４〜３９を制御するための
制御回路を示すものである。第５図において、４８はＰ
ＷＭ波信号を発生させるとともに一対のスイッチング素
子すなわちスイッチング素子３４．３５が同時にオンと
なった状態が生じるのを避けるようにする為の装置であ
り、以下ＰＷＭｌ路４８と呼ぶ。以下、ＰＷＭ回路４３
について説明する。４９および５０は抵抗器およびコン
デンサで構成された遅延部であり、信号を遅延させるた
めに設けられる。５１．５２はＡＮＤ回路であり、ＡＮ
Ｄ回路５１の一方の入力端子には遅延部４９によって遅
延された信号が入力し、他方の入力端子には遅延されな
いままの信号が入力される。またＡＮＤ回路５２の一方
の入力端子には遅延部５０によって遅延された信号が入
力し、他方の入力端子には遅延されないままの信号が入
力される。遅延部５０およびＡＮＤ回路５２より成る信
号処理部の前段にはインバータ５３が挿入されている。

５４は比較器であり、前述のようにモータ速度設定信号
Ａと三角波信号Ｔを受け、ＰＷＭ波信号を出力する。遅
延部５４およびＡＮＤ回路５１より成る信号処理部には
比較器５４より出力されたＰＷＭ波信号がそのまま入力
され、他方すなわち遅延部５０およびＡＮＤ回路５２よ
り成る信号処理部には同ＰＷＭ波信号をインバータ５３
によって反転した信号が入力される。

６０はスイッチング素子３４を駆動するためのドライブ
回路、また６１はスイッチング素子３５を駆動するため
のドライブ回路である。ドライブ回路６０において、６
２はフォトカプラーであり、絶縁のためのものである。

６３および６４は出力用のトランジスタである。トラン
ジスタ６３はＮＰＮ型、またトランジスタ６４はＰＮＰ
型である。

つまり双方のトランジスタのベースが「Ｈｌ」になると
、ＮＰＮ型であるトランジスタ６３は必ずオン、ＰＮＰ
型であるトランジスタ６４は必ずオフとなる。６５はフ
ォトカプラー６２の出力信号を増幅するためのトランジ
スタであり、トランジスタ６５によって増幅された電圧
がトランジスタ６３．６４のベースに印加される事とな
る。そして出力はトランジスタ６３．６４の接続点すな
わち点Ｅから取り出される。ＢＵＰはスイッチング素子
３４の入力端子であり、点Ｅから取り出された電圧は端
子ＢＵＰへ送られる。なお、他の相についてのＰＷＭ回
路およびドライブ回路も同様な構成である。　以上のよ
うに本装置には、一つの相毎に対応する一つのＰＷＭ回
路および２つのドライブ回路が設けられている。そして
各ドライブ回路それぞれに３つのトランジスタと１つの
フォトカプラーが設けられている。

発明が解決しようとする課題 しかしながら、以上のような構成では、ドライブ回路の
前段に、一つの相に対応する一対のスイッチング素子の
双方が同時にオン状態となるのを避けるための信号処理
装置が必要であり、部品点数が多くなって大きなコスト
高を招いてしまう。

課題を解決するための手段 本発明は以上の課題を解決するため、一対のスイッチン
グ素子のそれぞれに対応する二つのドライブ回路におい
て、第１のドライブ回路内の互に反転の関係にある二つ
の出力用トランジスタの内アース側のものをＮＰＮ型ト
ランジスタにし、第２のドライブ回路内の互に反転の関
係にある二つの出力用トランジスタの内のアース側のも
のをＰＮＰ型トランジスタにし、各出力用トランジスタ
のベースに直列に抵抗器を挿入するとともに一方側例え
ばアース側の出力用トランジスタについてはそのベース
に挿入された抵抗器に並列にコンデンサを設けた。

作用 以上のような構成にした事により、双方のドライブ回路
において一方の出力用トランジスタについて設けられた
コンデンサがスピードアップ用コンデンサとして作用す
る事となる。従って上記一方の出力用トランジスタがオ
フ状態からオン状態へ反転するタイミングは他方のトラ
ンジスタがオン状態からオフ状態へ反転するタイミング
よりも早まる事となる。

実施例 以下、本発明におけるインバーター電源装置の実施例に
ついて説明する。第１図は本実施例におけるインバータ
ー電源装置のスイッチング素子を制御するための制御回
路である。第１図では複数の相の中の一つの相に対応す
るスイッチング素子すなわスイッチング素子３４．３５
を制御する部分のみを示しており、他のスイッチング素
子を制御する部分も同様な構成であるので省略する。そ
してこの制御回路からの信号が第３図に示されたスイッ
チング部へ送られる。スイッチング部の構成は第３図に
示すものと同様であるのでその詳細な説明は省略する。

第１図において、■は比較器であり、モータ速度設定信
号Ａと三角波信号Ｔを受け、ＰＷＭ波信号を出力する。

２はスイッチング素子３４を駆動するためのドライブ回
路、また３はスイッチング素子３５を駆動するためのド
ライブ回路である。

４および５はそれぞれドライブ回路２およびドライブ回
路３の前段に設けられたフォトカプラーであり、絶縁の
ためのものである。

ドライブ回路２において、６はフォトカプラー４のフォ
トトランジスタ７に直列に接続された抵抗器であり、フ
ォトトランジスタ７と抵抗器６との直列接続体がアース
と直流電圧源の＋Ｖｃｃ端子との間に接続されている。

８および９は出力用のトランジスタであり、それぞれコ
レクタ同志が接続され。一方すなわちホット側のトラン
ジスタ８のエミッタは＋Ｖｃｃ端子に接続され、他方す
なわちアース側のトランジスタ９のエミッタはアースに
接続されている。またトランジスタ８はＰＮＰ型であり
、トランジスタ９はＮＰＮ型トランジスタである。トラ
ンジスタ８のベースはベース電流制限用抵抗器１ｏを介
してフォトトランジスタ７と抵抗器６との接点Ｆに接続
され、他方のトランジスタ９のベースはベース電流制限
用抵抗器１１を介して同接点Ｆに接続されている。１２
は抵抗器１１に並列に接続されたコンデンサである。１
３はトランジスタ８のベース・エミッタ間に生じた浮遊
容量を、また１４はトランジスタ９のベース・エミッタ
間に生じた浮遊容量をそれぞれ示す。出力電圧はトラン
ジスタ８，９の接続部点から取り出されようになってお
り、トランジスタ８，９の接続部点Ｇがスイッチング素
子３４の入力端子ＢＵＰに接続される。

ドライブ回路３に於て、１６はフォトカプラー４のフォ
トトランジスタ１７に直列に接続された抵抗器であり、
フォトトランジスタ１７と抵抗器１６との直列接続体が
アースと＋Ｖｃｃ端子との間に接続されている。１８お
よび１９は出力用のトランジスタである。ホット側のト
ランジスタ１８はＮＰＮ型トランジスタ、アース側のト
ランジスタ１９はＰＮＰ型トランジスタであり、この点
はドライブ回路２とは異なる。トランジスタ１８．１９
はそれぞれエミッタ同志が接続され、トランジスタ１８
のコレクタは＋Ｖｃｃ端子に、またトランジスタ１つの
コレクタはアースに接続されている。トランジスタ１８
のベースはベース電流制限用抵抗器２０を介してフォト
トランジスタ１７と抵抗器１６との接点Ｈに接続され、
他方のトランジスタ１９のベースはベース電流制限用抵
抗器２１を介して同接点Ｈに接続されている。２２は抵
抗器２１に並列に接続されたコンデンサである。２３は
トランジスタ１８のベース・エミッタ間に生じた浮遊容
量を、また２４はトランジスタ１９のベース・エミッタ
間に生じた浮遊容量をそれぞれ示す。出力電圧はトラン
ジスタ１８，１９の接続部点から取り出されようになう
ており、トランジスタ１８．１９の接続部点■がスイッ
チング素子３５の入力端子ＢＵＮに接続される。

第２図は動作時の各部の信号波形等を示すものである。

第２図においてＳｌはフォトカプラー６およびフォトカ
プラー１６に入力する入力信号波形図を示す。またＱｌ
はトランジスタ８０オン・オフ状態を示す波形図、Ｑ２
はトランジスタ９のオン・オフ状態を示す波形図、Ｑ３
はトランジスタ１８のオン・オフ状態を示す波形図、Ｑ
４はトランジスタ１９のオン・オフ状態を示す波形図を
示す。またＳ２は点Ｇの電圧波形すなわちドライブ回路
２の出力信号波形を示し、Ｓ３は点■の電圧波形すなわ
ちドライブ回路３の出力信号波形を示す。

以下動作を説明する。比較器１からはＰＷＭ波信号が出
力し、それが第２図に示される入力信号Ｓ１としてフォ
トカプラー６およびフォトカプラー１６に入力される。

まずドライブ回路２において、ｔｌにて８１が立ち上が
ると、それに従ってｔ３にてトランジスタ８がオン状態
へ反転し、コンデンサ１２の作用によりそれよりも少し
早くｔ２にてトランジスタ９がオフ状態へ反転する。し
かし、たとえトランジスタ９が早くオフ状態へ反転して
も出力信号Ｓ２はすぐに「Ｈｌ」とはならす、トランジ
スタ８の反転に従って出力信号Ｓ２の反転は遅れる。そ
してトランジスタ８がオン状態へ反転して始めて出力信
号Ｓ２は「Ｈｌ」になる。またドライブ回路２において
、ｔｌにてＳｌが立ち上がると、それに従ってｔ５にて
トランジスタ１８がオフ状態へ反転し、それよりも少し
早（ｔ４にてトランジスタ１９はオン状態へ反転する。

この場合はトランジスタ１９がオン状態となってしまえ
ば出力信号Ｓ３はすぐに’　Ｌ　ｏ　Ｗ　Ｊ状態になる
。

次にｔ６にてＳｔが立ち下がる事となる。まずドライブ
回路２においてｔ６にてＳｌが立ち下がるとそれに従っ
てｔ８にてトランジスタ８がオフ状態へ反転し、それよ
りも少し早＜ｔ７にてトランジスタ９がオン状態へ反転
する。そして今度はトランジスタ９の反転とほぼ同時に
出力信号ｓ２も反転する事となり、出力信号Ｓ２はすぐ
に’　Ｌ　ｏ　Ｗ　Ｊになる。またドライブ回路２にお
いてｔ６にてｓｌが立ち下がるとそれに従ってｔＨｌに
てトランジスタ１８がオン状態へ反転し、それよりも少
し早くｔ９にてトランジスタ１９はオフ状態へ反転する
。

この場合たとえトランジスタ１９が早（オフ状態へ反転
しても出力信号Ｓ３はすぐに’Ｈｉ」とはならず、トラ
ンジスタ１８の反転に従って出力信号Ｓ３の反転も遅れ
る。そしてトランジスタ１８が完全にオン状態になって
始めて出力信号Ｓ３は’Ｈｉ」になる。

つまり、Ｓｌの立ち上がり時には出力信号Ｓ３はすぐに
ｒ　Ｌ　ｏ　Ｗ　Ｊ状態になり、それに対して出力信号
Ｓ２はいくらか送れて’Ｈｉ」状態になる。

またＳｌの立下り時には出力信号Ｓ２はすぐに「ＬＯＷ
　Ｊ状態になり、それに対して出力信号Ｓ３はいくらか
送れて「Ｈｌ」状態になる。従って以上のように構成す
ると、出力信号Ｓ２と出力信号Ｓ３とがともに’Ｈｉ」
状態になる事は無（、スイッチング素子３４．３５を同
時にオン状態にしてしまう事はない。また、以上のよう
に一つの相に対応するドライブ回路たとえばドライブ回
路２，３において、一方のドライブ回路２の二つの出力
用トランジスタの内のアース側のものにＮＰＮ型トラン
ジスタ、ホット側のものにＰＮＰ型トランジスタを用い
、また他方のドライブ回路３の二つの出力用トランジス
タの内のアース側のものにＰＮＰ型トランジスタ、ホッ
ト側のものにＮＰＮ型トランジスタを用いた事により、
双方のドライブ回路２．３に同じ信号が加わっても、一
方が他方に対して反転した出力信号が得られる事となる
。つまり、このようにＮＰＮ型トランジスタとＰＮＰ型
トランジスタを使い分ける事によって出力が反転するよ
うに構成したので、従来必要であった反転回路は不必要
になり、しかもドライブ回路２゜３へ入力されるまで共
通の信号であるので、その信号用線路も共通のもので良
く、非常に簡単な構成で済む事となる。

発明の効果 以上のように本発明は、一対のスイッチング素子のそれ
ぞれに対応する二つのドライブ回路において、第１のド
ライブ回路内の二つの出力用トランジスタの内のアース
側のものをＮＰＮ型トランジスタにし、第２のドライブ
回路内の二つの出力用トランジスタの内のアース側のも
のをＰＮＰ型トランジスタにし、各出力用トランジスタ
のベースに直列に抵抗器を挿入するとともに一方側例え
ばアース側の出力用トランジスタについてはそのベース
に挿入された抵抗器に並列にコンデンサを設けた事によ
り、一方のトランジスタのベース側に設けられたコンデ
ンサがスピードアップ用コンデンサとして作用する事と
なり、上記一方のトランジスタがオフ状態からオン状態
へ反転するタイミングは他方のトランジスタがオン状態
からオフ状態へ反転するタイミングよりも早まる事とな
る。

従って、従来のようにドライブ回路の前段に一対のスイ
ッチング素子が同時にオン状態となるのを避けるための
信号処理装置が必要がなく、出力用トランジスタに抵抗
器およびコンデンサを追加するだけで他に信号処理装置
等を設けなくても双方のトランジスタが同時にオン状態
となる事を防止する事が可能となり、非常に少ない部品
点数で構成する事が可能となり、大きなコスト低下を実
現する事が出来る。

【図面の簡単な説明】 第１図は本発明の実施例におけるインバーター電源装置
の制御回路の回路図、第２図は同インバーター電源装置
の制御回路中の各部の信号波形を示す説明図、第３図は
従来のインバーター電源装置の概略構成図、第４図は従
来のインバーター電源装置の動作を示す説明図、第５図
は同インバーター電源装置の制御回路の回路図である。 １：比較器　　　　　　２．３＝ニドライブ路４．５：
フォトカブラ−〇：抵抗器 ８．９７トランジスタ １０．１１：ベース電流制限用抵抗器 １２：コンデンサ　　１３．１１浮遊容量１８．１９：
）ランジスタ ２０．２１　ｎベース電流制限用抵抗器２２：コンデン
サ　　２３．２４：浮遊容量代理人の氏名　弁理士　粟
野重孝　はが１名萬 図 錫 Ｌ ｒｂ 第 図 ８ＬＩＰの信号 ＢＵＮの信号 Ｂｖｐの１１号 ＢｖＮのブ息号 ａｌＶＰｌｌ）信号 ＢＷ’〜のイ九号 ＦＦ Ｉ＋Ｆｌ１１ ′ニー 〇ＦＦ （ＩＦＦ ：み ｗｕ閘甑門工、っ□」皿肌

Claims (1)

1. 【特許請求の範囲】 直流電源に直列に接続された第１および第２のスイッチ
   ング素子を備えるとともに上記第１および第２のスイッ
   チング素子の接続点の電圧を負荷装置へ供給するように
   構成されたスイッチ部と、 入力側にｐ型半導体を備えた第１の出力用トランジスタ
   と入力側にｎ型半導体を備えた第２の出力用トランジス
   タとを直列的に接続し、第１の出力用トランジスタを直
   流電源の正極側に、また第２の出力用トランジスタを同
   直流電源の負極側にそれぞれ接続するとともに上記第１
   の出力用トランジスタと第２の出力用トランジスタとの
   接続点の電圧を上記第１のスイッチング素子の制御端子
   に印加するように構成された第１のドライブ回路と、 入力側にｎ型半導体を備えた第３の出力用トランジスタ
   と入力側にｐ型半導体を備えた第４の出力用トランジス
   タとを直列に接続し、第３の出力用トランジスタを直流
   電源の正極側に、また第４の出力用トランジスタを同直
   流電源の負極側にそれぞれ接続するとともに上記第３の
   出力用トランジスタと第４の出力用トランジスタとの接
   続点の電圧を上記第２のスイッチング素子の制御端子に
   印加するように構成された第２のドライブ回路と、 共通のＰＷＭ信号をそれぞれの出力用トランジスタに入
   力させるための信号入力線路とを有し、それぞれの出力
   用トランジスタの信号入力線路に直列に抵抗器を挿入す
   るとともに第２の出力用トランジスタと第４の出力用ト
   ランジスタの信号入力線路に挿入された抵抗器に並列に
   コンデンサを接続した事を特徴とするインバーター電源
   装置。