JPH02272739A - 化合物半導体の熱処理法 - Google Patents
化合物半導体の熱処理法Info
- Publication number
- JPH02272739A JPH02272739A JP9313689A JP9313689A JPH02272739A JP H02272739 A JPH02272739 A JP H02272739A JP 9313689 A JP9313689 A JP 9313689A JP 9313689 A JP9313689 A JP 9313689A JP H02272739 A JPH02272739 A JP H02272739A
- Authority
- JP
- Japan
- Prior art keywords
- film
- annealing
- protective film
- impurity layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 150000001875 compounds Chemical class 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000010438 heat treatment Methods 0.000 title claims description 7
- 239000012535 impurity Substances 0.000 claims abstract description 52
- 238000000137 annealing Methods 0.000 claims abstract description 42
- 230000001681 protective effect Effects 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000009792 diffusion process Methods 0.000 claims abstract description 7
- 238000005468 ion implantation Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 abstract description 44
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- 150000002500 ions Chemical class 0.000 abstract description 4
- 230000001464 adherent effect Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 31
- 230000004913 activation Effects 0.000 description 10
- 239000000470 constituent Substances 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- -1 Si ions Chemical class 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は化合物半導体に形成された注入不純物層の熱処
理(アニール)に関する。
理(アニール)に関する。
(従来の技術)
GaAs等の化合物半導体結晶基板にイオン注入するこ
とによって、トランジスタや集積回路を作成する場合、
アニール工程は、注入不純物を電機的に活性化させて導
電層を形成するうえで不可欠である。アニールによる注
入不純物層の活性化の制御性・再現性は、デバイス特性
の制御性・再現性において非常に重要である。また、注
入不純物層の活性化率の向上は、デバイス特性を向上さ
せる。
とによって、トランジスタや集積回路を作成する場合、
アニール工程は、注入不純物を電機的に活性化させて導
電層を形成するうえで不可欠である。アニールによる注
入不純物層の活性化の制御性・再現性は、デバイス特性
の制御性・再現性において非常に重要である。また、注
入不純物層の活性化率の向上は、デバイス特性を向上さ
せる。
アニールにおいては、構成元素であるAs等の熱分解を
防ぐため、一般に化合物半導体基板の表面に保護膜を付
着形成した後、アニールする方法が多く採用されている
。
防ぐため、一般に化合物半導体基板の表面に保護膜を付
着形成した後、アニールする方法が多く採用されている
。
第2図に化合物半導体表面に形成された注入不純物層を
アニールするときの基板断面を示す。まず、化合物半導
体基板5の表面に、イオン注入により不純物層6を形成
する。この不純物層6を形成した面(上面)にアニール
保護膜7を付着形成し、さらに、不純物層を形成しない
面(裏面)に同じアニール保護膜8を付着形成する。そ
の後、基板をアニールする。
アニールするときの基板断面を示す。まず、化合物半導
体基板5の表面に、イオン注入により不純物層6を形成
する。この不純物層6を形成した面(上面)にアニール
保護膜7を付着形成し、さらに、不純物層を形成しない
面(裏面)に同じアニール保護膜8を付着形成する。そ
の後、基板をアニールする。
アニール法としては、従来、電気炉を用い数十分の高温
熱処理を行っていたが、注入不純物の拡散が大きく、ま
た活性化率が十分に上がらないという問題があった。こ
れに対し、高出力のハロゲンランプ、アークランプ、ま
たはカーボンヒータ等を用いた短時間アニールは、基板
を1分以下の短時間で加熱することができるので、従来
法に比べ、注入不純物の拡散を非常に小さく抑え、かつ
高活性化率、高キャリア濃度が得られる。従って、デバ
イス特性の向上を図るうえで短時間アニールは必須技術
となっている。
熱処理を行っていたが、注入不純物の拡散が大きく、ま
た活性化率が十分に上がらないという問題があった。こ
れに対し、高出力のハロゲンランプ、アークランプ、ま
たはカーボンヒータ等を用いた短時間アニールは、基板
を1分以下の短時間で加熱することができるので、従来
法に比べ、注入不純物の拡散を非常に小さく抑え、かつ
高活性化率、高キャリア濃度が得られる。従って、デバ
イス特性の向上を図るうえで短時間アニールは必須技術
となっている。
短時間アニールでは、温度変化が非常に大きいこと、基
板のみを加熱することから、基板温度を直接、かつ素速
く測定することが、制御性・再現性のうえで重要である
。従来、温度モニターとしては熱電対を用いていたが、
測定の時間遅れが大きいこと、実際のプロセスでは基板
温度を直接測定することが非常に難しいことから、短時
間アニールの再現性・制御性は非常に悪かった。近年、
測定の時間遅れが非常に小さく、基板温度を非接触で測
定できるという特長を持つパイロメータが用いられるよ
うになり、短時間アニールき制御性・再現性が大幅に向
上した。
板のみを加熱することから、基板温度を直接、かつ素速
く測定することが、制御性・再現性のうえで重要である
。従来、温度モニターとしては熱電対を用いていたが、
測定の時間遅れが大きいこと、実際のプロセスでは基板
温度を直接測定することが非常に難しいことから、短時
間アニールの再現性・制御性は非常に悪かった。近年、
測定の時間遅れが非常に小さく、基板温度を非接触で測
定できるという特長を持つパイロメータが用いられるよ
うになり、短時間アニールき制御性・再現性が大幅に向
上した。
パイロメータは、基板から放射されるエネルギーの強度
がその基板の温度と一定の関係にあることを利用してい
る。基板の放射エネルギーの強度から基板温度を求める
とき、基板の放射率があらかじめわかっている必要があ
る。もし、放射率が間違っていると、パイロメータが示
す温度は正しい値を示さない。放射率は、基板の材質に
より決まるが、温度依存性がある。さらに、基板の材質
および温度が同じでも、基板表面の状態が異なると放射
率も異なる。すなわち、同じ化合物半導体基板でも保護
膜の質および膜厚が異なると、放射率も異なることにな
る。もしアニール中に保護膜の膜質または厚みが変化す
ると、放射率が変化し、パイロメータは真の値を示さず
、結果として設定どおりの温度コントロールができなく
なる。従って保護膜としては、アニール中に膜剥がれや
、膜質および膜厚の変化のないものを用いる必要がある
。
がその基板の温度と一定の関係にあることを利用してい
る。基板の放射エネルギーの強度から基板温度を求める
とき、基板の放射率があらかじめわかっている必要があ
る。もし、放射率が間違っていると、パイロメータが示
す温度は正しい値を示さない。放射率は、基板の材質に
より決まるが、温度依存性がある。さらに、基板の材質
および温度が同じでも、基板表面の状態が異なると放射
率も異なる。すなわち、同じ化合物半導体基板でも保護
膜の質および膜厚が異なると、放射率も異なることにな
る。もしアニール中に保護膜の膜質または厚みが変化す
ると、放射率が変化し、パイロメータは真の値を示さず
、結果として設定どおりの温度コントロールができなく
なる。従って保護膜としては、アニール中に膜剥がれや
、膜質および膜厚の変化のないものを用いる必要がある
。
アニール保護膜としては、シリコン窒化膜、シリコン酸
化膜、またはアルミ窒化膜等が用いられている。アルミ
窒化膜は、高い活性化率がえられるが、加工・除去の点
で問題がある。シリコン酸化膜はアニール中に基板の構
成元素であるGaの外部拡散が生じることから、注入不
純物層の活性化率の再現性・制御性が確保できない。一
方、シリコン窒化膜は、加工・除去性に優れ、アニール
中に基板の構成元素であるGa等の外部拡散がない特長
があり、アニール保護膜として最も優れている。しかし
、シリコン窒化膜は、シリコン酸化膜等に比べて基板と
の密着性が弱い。従来の電気炉アニールでは、この欠点
は全く問題にならなかった。ところが、昇温率が非常に
大きい短時間アニールにおいては、基板表面が少しでも
荒れていたり、汚れていたりすると、アニール中にその
部分で膜剥がれが生じ易い。注入不純物層のある面が、
プロセス中に荒れたり、汚れたりすることはないが、注
入不純物層のない面は、しばしば荒れたり、汚れたりす
る。このため、アニール中に裏面の保護膜が剥離すると
いう問題があった。一般に、パイロメータは基板の裏面
を見ていることから、裏面の膜剥がれ、すなわち裏面状
態の変化は、放射率の変化を招き、その結果、設定どま
りの温度コントロールができなくりなり、制御性・再現
性が得られないという問題があった。
化膜、またはアルミ窒化膜等が用いられている。アルミ
窒化膜は、高い活性化率がえられるが、加工・除去の点
で問題がある。シリコン酸化膜はアニール中に基板の構
成元素であるGaの外部拡散が生じることから、注入不
純物層の活性化率の再現性・制御性が確保できない。一
方、シリコン窒化膜は、加工・除去性に優れ、アニール
中に基板の構成元素であるGa等の外部拡散がない特長
があり、アニール保護膜として最も優れている。しかし
、シリコン窒化膜は、シリコン酸化膜等に比べて基板と
の密着性が弱い。従来の電気炉アニールでは、この欠点
は全く問題にならなかった。ところが、昇温率が非常に
大きい短時間アニールにおいては、基板表面が少しでも
荒れていたり、汚れていたりすると、アニール中にその
部分で膜剥がれが生じ易い。注入不純物層のある面が、
プロセス中に荒れたり、汚れたりすることはないが、注
入不純物層のない面は、しばしば荒れたり、汚れたりす
る。このため、アニール中に裏面の保護膜が剥離すると
いう問題があった。一般に、パイロメータは基板の裏面
を見ていることから、裏面の膜剥がれ、すなわち裏面状
態の変化は、放射率の変化を招き、その結果、設定どま
りの温度コントロールができなくりなり、制御性・再現
性が得られないという問題があった。
また、基板の両端から内側にそれぞれ数胴までの範囲の
両端部では、シリコン窒化膜の密着性が悪く、基板表面
の汚れ等に関係なく短時間アニール中に膜剥がれが生じ
る。膜剥がれは多量のダストを発生させることになり、
デバイスの歩留まりを低下させるという問題があった。
両端部では、シリコン窒化膜の密着性が悪く、基板表面
の汚れ等に関係なく短時間アニール中に膜剥がれが生じ
る。膜剥がれは多量のダストを発生させることになり、
デバイスの歩留まりを低下させるという問題があった。
(発明が解決しようとする課題)
本発明は、上述した欠点のない、化合物半導体の注入不
純物の熱処理法を提供することにある。
純物の熱処理法を提供することにある。
(課題を解決するための手段)
本発明の化合物半導体の熱処理法は、化合物半導体表面
にイオン注入により形成された不純物層に、保護膜を付
着形成した後、アニールすることによって不純物層を活
性化させて導電層を形成するにあたり、不純物層を形成
した面には、不純物の拡散を抑え、かつ加工性・除去性
に優れた保護膜を付着形成し、不純物層を形成しない面
には、密着性が高く、アニール中に膜剥がれや、膜質変
化のない保護膜を付着形成し、その後に、アニールする
ことによって不純物層を活性化させ導電層を形成する。
にイオン注入により形成された不純物層に、保護膜を付
着形成した後、アニールすることによって不純物層を活
性化させて導電層を形成するにあたり、不純物層を形成
した面には、不純物の拡散を抑え、かつ加工性・除去性
に優れた保護膜を付着形成し、不純物層を形成しない面
には、密着性が高く、アニール中に膜剥がれや、膜質変
化のない保護膜を付着形成し、その後に、アニールする
ことによって不純物層を活性化させ導電層を形成する。
(作 用)
前述した手段によれば、不純物層を形成しない面には、
密着性が高く、アニール中に膜剥がれや、膜質および膜
厚変化の無い保護膜を付着形成することにより、アニー
ル中に裏面状態に変化がないことから、パイロメータに
よる温度測定を正確に行うことができる。従って、短時
間アニールの高い再現性・制御性が得られる。基板周辺
、側面を含むすべての面で膜剥がれがないことから、ダ
ストの発生がなく歩留まりが向上する。さらに、このよ
うに制御性・再現性の非常に高い短時間アニールに加え
、不純物層を形成した面には不純物の拡散を抑え、かつ
加工性・除去性に優れた保護膜を付着形成することによ
り、注入不純物層の高活性化率を再現性・制御性良く得
ることができる。
密着性が高く、アニール中に膜剥がれや、膜質および膜
厚変化の無い保護膜を付着形成することにより、アニー
ル中に裏面状態に変化がないことから、パイロメータに
よる温度測定を正確に行うことができる。従って、短時
間アニールの高い再現性・制御性が得られる。基板周辺
、側面を含むすべての面で膜剥がれがないことから、ダ
ストの発生がなく歩留まりが向上する。さらに、このよ
うに制御性・再現性の非常に高い短時間アニールに加え
、不純物層を形成した面には不純物の拡散を抑え、かつ
加工性・除去性に優れた保護膜を付着形成することによ
り、注入不純物層の高活性化率を再現性・制御性良く得
ることができる。
また、デバイスを形成する面の保護膜は、加工性・除去
性に優れていることから、プロセス上の問題も発生しな
い。
性に優れていることから、プロセス上の問題も発生しな
い。
(実施例)
以下、図面により本発明の詳細な説明する。
この実施例はGaAs基板を用いた場合について説明す
る。
る。
第1図は、本発明の一実施例の保護膜付きGaAs基板
の断面図である。まず、GaAs基板1の表面に、イオ
ン注入により不純物イオン、例えばSiイオンを注入し
、不純物!2を形成する。
の断面図である。まず、GaAs基板1の表面に、イオ
ン注入により不純物イオン、例えばSiイオンを注入し
、不純物!2を形成する。
この不純物2を形成した面に保護膜として、不純物の拡
散を抑え、かつ加工性・除去性に優れたシリコン窒化膜
3を付着形成する。さらに、不純物層2を形成しない面
の保護膜として、密着性が高く、アニール中に膜剥がれ
や、膜質および膜厚の変化のないシリコン酸化膜4を付
着形成する。これを短時間アニールすることにより注入
不純物層を活性かする。前述の説明かられかるように、
この実施例によれば、注入不純物層の高活性化率を制御
性・再現性良く得ることができる。また、加工性・除去
性およびダストの問題もない。
散を抑え、かつ加工性・除去性に優れたシリコン窒化膜
3を付着形成する。さらに、不純物層2を形成しない面
の保護膜として、密着性が高く、アニール中に膜剥がれ
や、膜質および膜厚の変化のないシリコン酸化膜4を付
着形成する。これを短時間アニールすることにより注入
不純物層を活性かする。前述の説明かられかるように、
この実施例によれば、注入不純物層の高活性化率を制御
性・再現性良く得ることができる。また、加工性・除去
性およびダストの問題もない。
なお化合物半導体基板としては、GaAs基板に限らず
、InP基板があり、さらに、CaA IAs層、r
nGaAs等をエピタキシャル生長させたSi基板、C
aAs基板、またはInP基板等があるが、これらの基
板であってもよいことは言うまでもない。
、InP基板があり、さらに、CaA IAs層、r
nGaAs等をエピタキシャル生長させたSi基板、C
aAs基板、またはInP基板等があるが、これらの基
板であってもよいことは言うまでもない。
不純物を形成した面の保護膜としては、不純物または基
板構成元素の拡散を抑え、かつ加工性・除去性に優れた
膜であれば、いかなる膜でもよく、例えばシリコン窒化
膜等がある。
板構成元素の拡散を抑え、かつ加工性・除去性に優れた
膜であれば、いかなる膜でもよく、例えばシリコン窒化
膜等がある。
また、不純物を形成しない面の保護膜としては、基板と
の密着性が高く、アニール中に膜剥がれや、膜質および
膜厚の変化のない膜であれば、いかなる膜でもよく、例
えばシリコン窒化酸化膜等がある。
の密着性が高く、アニール中に膜剥がれや、膜質および
膜厚の変化のない膜であれば、いかなる膜でもよく、例
えばシリコン窒化酸化膜等がある。
また、不純物を形成しない面の保護膜としては、基板と
の密着性が高く、アニール中に膜剥がれや、膜質および
膜厚の変化のない膜であれば、いかなる膜でもよく、例
えばアルミ窒化膜等がある。
の密着性が高く、アニール中に膜剥がれや、膜質および
膜厚の変化のない膜であれば、いかなる膜でもよく、例
えばアルミ窒化膜等がある。
(発明の効果)
以上説明したように、本発明の化合物半導体の熱処理法
によれば、不純物層を形成した面には、不純物の活性化
を抑え、かつ加工性・除去性に優れた保護膜を付着形成
し、不純物層を形成しない面には、密着性が高く、アニ
ール中に膜剥がれや、膜質おらび膜厚の変化がない保護
膜を付着形成することにより、短時間アニールの高い制
御性・再現性が得られ、注入不純物層の高活性化率を制
御性・再現性良く得ることができる。これにより、高性
能のトランジスタや、集積回路を、制御性・再現性良く
制作することができる。
によれば、不純物層を形成した面には、不純物の活性化
を抑え、かつ加工性・除去性に優れた保護膜を付着形成
し、不純物層を形成しない面には、密着性が高く、アニ
ール中に膜剥がれや、膜質おらび膜厚の変化がない保護
膜を付着形成することにより、短時間アニールの高い制
御性・再現性が得られ、注入不純物層の高活性化率を制
御性・再現性良く得ることができる。これにより、高性
能のトランジスタや、集積回路を、制御性・再現性良く
制作することができる。
第1図は本発明の一実施例の保護膜付きGaAs基板の
断面図、 第2図は従来法におけるアニール保護膜付き化合物半導
体基板の断面図である。 1・・・CaAs基板 2・・・不純物層 3・・・シリコン窒化膜 4・・・シリコン酸化膜 5・・・化合物半導体基板 6・・・不純物層 7゜ 8・・・保護層 特 許 出 願 人 日本電信電話株式会社 第1 図 第2図 7、B−一一アニールイ呆謹脹
断面図、 第2図は従来法におけるアニール保護膜付き化合物半導
体基板の断面図である。 1・・・CaAs基板 2・・・不純物層 3・・・シリコン窒化膜 4・・・シリコン酸化膜 5・・・化合物半導体基板 6・・・不純物層 7゜ 8・・・保護層 特 許 出 願 人 日本電信電話株式会社 第1 図 第2図 7、B−一一アニールイ呆謹脹
Claims (1)
- 1、化合物半導体表面にイオン注入により形成された不
純物層に、保護膜を付着形成した後、アニールすること
によって不純物層を活性化させて導電層を形成するにあ
たり、不純物層を形成した面には、不純物の拡散を抑え
、かつ加工性・除去性に優れた保護膜を付着形成し、不
純物層を形成しない面には、密着性が高く、アニール中
に膜剥がれや膜質変化のない保護膜を付着形成し、その
後に、アニールすることによって不純物層を活性化させ
導電層を形成することを特徴とする化合物半導体の熱処
理法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1093136A JP2628911B2 (ja) | 1989-04-14 | 1989-04-14 | 化合物半導体の熱処理法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1093136A JP2628911B2 (ja) | 1989-04-14 | 1989-04-14 | 化合物半導体の熱処理法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02272739A true JPH02272739A (ja) | 1990-11-07 |
JP2628911B2 JP2628911B2 (ja) | 1997-07-09 |
Family
ID=14074112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1093136A Expired - Lifetime JP2628911B2 (ja) | 1989-04-14 | 1989-04-14 | 化合物半導体の熱処理法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2628911B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009060008A (ja) * | 2007-09-03 | 2009-03-19 | Sumitomo Electric Ind Ltd | 半導体素子、エピタキシャルウエハおよびそれらの製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61269311A (ja) * | 1985-05-24 | 1986-11-28 | Hitachi Ltd | 化合物半導体装置の製造法 |
JPS6377124A (ja) * | 1986-09-20 | 1988-04-07 | Fujitsu Ltd | 化合物半導体装置の熱処理方法 |
-
1989
- 1989-04-14 JP JP1093136A patent/JP2628911B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61269311A (ja) * | 1985-05-24 | 1986-11-28 | Hitachi Ltd | 化合物半導体装置の製造法 |
JPS6377124A (ja) * | 1986-09-20 | 1988-04-07 | Fujitsu Ltd | 化合物半導体装置の熱処理方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009060008A (ja) * | 2007-09-03 | 2009-03-19 | Sumitomo Electric Ind Ltd | 半導体素子、エピタキシャルウエハおよびそれらの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2628911B2 (ja) | 1997-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6225197B1 (en) | Method of forming polycrystalline film by steps including introduction of nickel and rapid thermal anneal | |
JP2006344937A (ja) | シリコン上に欠陥の少ない歪みエピタキシャルゲルマニウム膜を製造する方法 | |
JPS605014A (ja) | 多色輻射の照射による金属ケイ化物層の生成方法 | |
JPH02272739A (ja) | 化合物半導体の熱処理法 | |
JP2751223B2 (ja) | 半導体装置およびその製造方法 | |
JP2633039B2 (ja) | 化合物半導体ウエハの熱処理方法 | |
JPH08255882A (ja) | Soi基板の製造方法およびsoi基板 | |
JP2800464B2 (ja) | 化合物半導体基板用アニール処理炉 | |
JPS63207125A (ja) | 半導体素子の製造方法 | |
JPH05243171A (ja) | 半導体基板熱処理用治具 | |
Yagita et al. | Cr gettering by Ne ion implantation and the correlation with the electrical activation of implanted Si in semi‐insulating GaAs | |
JPS6142911A (ja) | イオン注入による導電層形成方法 | |
JPH0817755A (ja) | 半導体ウエハーの熱処理装置 | |
JPH0555166A (ja) | 半導体装置の製造方法 | |
JP2000091260A (ja) | 半導体製造方法 | |
JP2653513B2 (ja) | 半導体装置の製造方法 | |
JPS603124A (ja) | 化合物半導体のアニ−ル法 | |
JPH01260834A (ja) | 3−5族半導体基板の熱処理方法 | |
JPH01274422A (ja) | 半導体基板の熱処理方法 | |
JPS6175517A (ja) | 化合物半導体基板のアニ−ル法 | |
JPH04268716A (ja) | 半導体装置の製造方法 | |
JPH02181916A (ja) | 半導体基板の熱処理方法 | |
JPH01304727A (ja) | 半導体装置の製造方法 | |
JPS6022316A (ja) | 化合物半導体装置の製造方法 | |
JPS5776832A (en) | Method for forming palladium silicide |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |