JPH02270085A - マイクロプロセッサ及びマイクロプロセッサシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は２組のバスインターフェイスを持ち、そのう
ちの１組のバスインターフェイス用ピンをパッケージ上
部に備えたマイクロプロセッサと少くとも２つのプロセ
ッサが相互に接続されたマイクロプロセッサシステムに
関するものである。

〔従来の技術〕

第３図は従来のマイクロプロセッサシステムのブロック
図を示したもので、図において、（１）はマイクロプロ
セッサ、（２）はチップバス（３）を介してマイクロプ
ロセッサ（１）と接続されたコプロセッサ、（４）はバ
ッファ（５ンを介してチップバス（３）と接続されたシ
ステムバス、（６）はシステムバス（４）に接続された
メモリである。

次に動作について説明する。マイクロプロセッサ（１）
はメモリ（６）よりコプロセッサ（２）用命令を読み込
む。次に、マイクロプロセッサ（１）はコプロセツサ（
２）にコプロセッサ用命令を書き込む。次いで、マイク
ロプロセッサ（１）はメモリ（６）より数値計算用デー
タを読み込む。次に、マイクロプロセッサ（１）はコプ
ロセッサ（２）に数値計算用データを書き込む。

その次に、マイクロプロセッサ（１）は次の命令をメモ
リ（６）より読み込む。

〔発明が解決しようとする課題〕

従来のマイクロプロセッサシステムは以上のように構成
されていたので、マイクロプロセッサとメモリがデータ
のやりとりを行っている間はチップバスはマイクロプロ
セッサとメモリとの間のデータのやりとりに専有されて
しまい、マイクロプロセッサとコプロセッサとの間のデ
ータのやりとりができないという問題点があり、さらに
、プリント基板上にマイクロプロセッサとコプロセッサ
を実装すると、実装面積の増大、配線の容量によりマイ
クロプロセッサとコプロセッサとの間のデータのやりと
りが高速に行えないという問題点があった。また、プリ
ント基板上でマイクロプロセッサとコプロセッサとの間
を専用バスで接続したとしでも、プリント基板に装着さ
れるビン数の増加により実装が複雑になるという問題点
があった。

この発明は上記のような問題点を解消するためになされ
たもので、第１のマイクロプロセッサとメモリ等の外部
袋装置との間のデータのやりとりと第１のマイクロプロ
セッサと第２のマイクロプロセッサとの間のデータのや
りとりを同時にかつ高速に行えるマイクロプロセッサシ
ステムと、実装面積の増大を伴わずマイクロプロセッサ
システムの構成を可能にするマイクロプロセッサを得る
ことを目的とする。

〔課題を解決するための手段〕

この発明に係るマイクロプロセッサはコプロセッサ専用
のバスインターフェイス回路を有し、そのバスインター
フェイス用ピンをパッケージ上部に有し、またそのバス
インターフェイス回路が使用されるか否かを決定するス
イッチを備えたものである。また、この発明に係るマイ
クロプロセッサシステムはマイクロプロセッサとバスイ
ンターフェイス用ピンに接続される少くとも１つのプロ
セッサを備えたものである。

〔作用〕

この発明におけるコプロセッサ専用のバスインターフェ
イスはマイクロプロセッサとコプロセッサをプリント配
線を介することなく接続し、またマイクロプロセッサ内
部に設けられたスイッチはこのマイクロプロセッサが有
するバスインターフェイスが使用されるか否かを決め、
これにより上部バスを使用するか否かのマイクロプロセ
ッサのモード交換を行う。

〔実施例〕

以下、この発明の一実施例を第１図及び第２図により説
明する。図中前記従来のものと同一符号は同一または相
当部分を示すものであり説明を省略する。第１図におい
て、（８）は内部にバスインタ−７ｚイス用回路とその
バスインターフェイス回路が使用されるか否かを決定す
るスイッチを有し、またバスインターフェイス用ピン（
７）をパッケージ上部に有するマイクロプロセッサ、（
９）はコプロセッサ（２）のピンとバスインターフェイ
ス用ピン（７）とが接続されている専用バスで、第２図
の専用バスに相当する。第２図において、マイクロプロ
セッサ（８）は専用バス（９）によってコプロセッサ（
２）と接続されている。

次に動作について第１図及び第２図を参照しながら説明
する。第１図ではコプロセッサ（２）のピンがバスイン
ターフェイス用ピン（７）に接続されている。このとき
マイクロプロセッサ（８）の内部にあるバスインターフ
ェイス回路の使用を決定するスイッチがオンし、バスイ
ンターフェイス回路がアクティブ状態となっている。マ
イクロプロセッサ（８）はメモリ（６）よりコプロセッ
サ用命令を読み込む。

次にマイクロプロセッサ（８）は専用バス（９）を通し
てコプロセッサ（２）に先に読み込んだコプロセッサ命
令を書き込む。このとき同時にマイクロプロセッサ（８
）はチップバス（３）を介してメモリ（６）より数値計
算用データを読み込む。次いで、マイクロプロセッサ（
８）はコプロセッサ（２）に専用バス（９）を介して数
値計算用データを書き込む。このとき、同時にマイクロ
プロセッサ（８）は次の命令をチップバス（３）を介し
てメモリ（６）より読み込む。

このように本実施例ではマイクロプロセッサ（８）とコ
プロセッサ（２）を専用バス（９）によって接続したた
め、第３図に示すようにマイクロプロセッサ（８）がコ
プロセッサ用の命令を読み込んでから次の命令を読み込
むまでの時間が従来のものに比べて短縮されるという効
果がある。また、専用バス（９）をプリント配線によっ
て実現したのではなく、バスインターフェイス用ピン（
７）とコプロセッサ（２）のピンとを直接接続するため
、パッケージ下部のビン数の増加もなく接続が容易であ
り、かつ配線の容量による影響がなくなるため、マイク
ロプロセッサ（８）とコプロセッサ（２）との間のデー
タのやりとりが高速に行えるという効果を有する。

なお、上記実施例ではマイクロプロセッサ（８）のバス
インターフェイス用ピンにコプロセッサ（２）を接続し
た場合を示したが、第４図に示すように同じマイクロプ
ロセッサ（８）を複数個接続し、マにチプロセッサシス
テムを構成してもよい。

〔発明の効果〕

以上のようにこの発明請求項１のマイクロプロセッサは
２組のバスインターフェイスを有し、パッケージ上部の
ピンに第２のプロセッサが接続されると前記２組のバス
インターフェイスのうちの１組が有効に機能するような
スイッチを備えているため、２組のバスインターフェイ
スを両方使用するモード１と、２組のバスインターフェ
イスのうち片方のみを使用するモード２の切り換えが行
え、第２のプロセッサを使用するときは内部モードを前
記モード１とし、第２のプロセッサを使用しないときは
内部モードを前記モード２にするといった柔軟な拡張性
を持つ。さらに、パッケージ上部のバスインターフェイ
ス用ピンに第２のプロセッサを直接接続できるよう構成
されているため、実装面積は増大せず、パッケージ下部
のピン数の増加がないため第２のプロセッサを使用する
ときと使用しないときとで・実装のし易さに変化はなく
、また配線による容量の影響がなくなり第２のプロセッ
サとこの発明の請求項１のマイクロプロセッサとの間の
データのやりとりが高速に行えるという効果を有する。

またこの発明の請求項２によれば、第１のプロセッサと
少くとも１つの第２のプロセッサとを専用バスによって
接続するよう構成したので、第１のプロセッサが第２の
プロセッサ用の命令を読み込んでから次の命令を読み込
むまでの時間が短縮されるという効果を有する。

【図面の簡単な説明】

第１図はこの発明の一実施例であるマイクロプロセッサ
と他のマイクロプロセッサとの接続を示す側面図、第２
図はこの発明の一実施例によるマイクロプロセッサシス
テムを示したブロック図、第３図は従来例とこの発明の
動作を比較して示した説明図、第４図はこの発明の他の
実施例を示す側面図、第５図は従来のマイクロプロセッ
サシステムを示したブロック図である。図において、（
２）はコプロセッサ、（３）はチップバス、　（４）は
システムバス、（５）はバッファ、　（６）はメモリ、
　（７）はバスインターフェイス用ピン、　（８）はバ
スインターフェイス用ピン（７）を備えたマイクロプロ
セッサ、（９）は専用バスを示す。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）２組のバスインターフェイスを有し、前記２組の
   バスインターフェイスのうちの１組はメモリ等の外部装
   置とパッケージ下部のピンとを接続し、他の１組はプロ
   セッサとパッケージ上部のピンを接続する構成であるマ
   イクロプロセッサにおいて、前記プロセッサとパッケー
   ジ上部のピンを接続する１組のバスインターフェイスは
   パッケージ上部のピンにプロセッサが接続されることで
   機能するよう構成されたことを特徴とするマイクロプロ
   セッサ。
2. （２）メモリ等の外部装置と請求項１記載のマイクロプ
   ロセッサとが第１のバスインターフェイスによつて接続
   され、少くとも１つのプロセッサと前記請求項１記載の
   マイクロプロセッサとが前記第１のバスインターフェイ
   スとは異なる第２のバスインターフェイスによつて接続
   される構成を持つことを特徴とするマイクロプロセッサ
   システム。