JPH02268440A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH02268440A
JPH02268440A JP9000289A JP9000289A JPH02268440A JP H02268440 A JPH02268440 A JP H02268440A JP 9000289 A JP9000289 A JP 9000289A JP 9000289 A JP9000289 A JP 9000289A JP H02268440 A JPH02268440 A JP H02268440A
Authority
JP
Japan
Prior art keywords
emitter
film
silicon
contact
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9000289A
Other languages
Japanese (ja)
Inventor
Tadahiko Murata
村田 孔彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9000289A priority Critical patent/JPH02268440A/en
Publication of JPH02268440A publication Critical patent/JPH02268440A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To form a required emitter lower layer electrode with a good reproducibility by selectively growing silicon only in an opening for an emitter contact and adding an impurity to form the emitter lower layer electrode. CONSTITUTION:A silicon oxide film 3 and a silicon nitride film 4 are formed on a silicon substrate 1 in which base regions 2 are selectively formed. Openings are made in the silicon nitride film 4 with a resin film 5 used as a mask. The silicon nitride film 4 is covered by a resin film 6 having only an opening for an emitter contact and only opening for the emitter contact is made in the silicon oxide film 3 with the resin film 6 and the silicon nitride film 4 used as masks. Both the resin films, 5 and 6 are removed, a polycrystalline silicon film 7 is grown, and at the same time an impurity is added. The polycrystalline silicon film 7 is formed with a good reproducibility as an emitter lower layer electrode. An opening for a base contact is made and an emitter region 9 is formed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に微細構造の
バイポーラトランジスタの製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a semiconductor device, and particularly to a method for manufacturing a bipolar transistor with a fine structure.

〔従来の技術〕[Conventional technology]

従来、この種の半導体装置の製造方法では、半導体基板
上の絶縁膜に設けられた開孔部に多結晶シリコンを充填
してエミッタ下層電極を形成する場合、多結晶シリコン
膜を全面に形成し、更に樹脂膜で覆い、エツチングバッ
ク方を用いてエツチングして開孔部に多結晶シリコンを
埋込む方法が提案されている。例えば、特願昭61−1
50785号。
Conventionally, in the manufacturing method of this type of semiconductor device, when a hole formed in an insulating film on a semiconductor substrate is filled with polycrystalline silicon to form a lower emitter electrode, a polycrystalline silicon film is formed on the entire surface. Furthermore, a method has been proposed in which the opening is covered with a resin film and etched using an etching back method to fill the opening with polycrystalline silicon. For example, patent application 1986-1
No. 50785.

第3図(a)乃至(d)は上述した方法をバイポーラト
ランジスタに適用した例である。
FIGS. 3(a) to 3(d) show examples in which the above-described method is applied to bipolar transistors.

先ず、第3図(a)のように、ベース領域2を形成して
いるシリコン基板1上に第1絶縁膜3と第2絶縁膜4を
形成した後、図外の樹脂膜をマスクにして反応性イオン
エツチング法により絶縁膜3.4に開孔部を形成する。
First, as shown in FIG. 3(a), a first insulating film 3 and a second insulating film 4 are formed on a silicon substrate 1 forming a base region 2, and then a resin film (not shown) is used as a mask. Openings are formed in the insulating film 3.4 by reactive ion etching.

続いて、CVD法を用いて全面に多結晶シリコン膜12
を成長させる。このとき、多結晶シリコン膜12中にエ
ミッタの拡散源となる不純物として、リン(P)又は砒
素(As)を添加する。更に、多結晶シリコン膜12上
に樹脂膜13を形成する。
Subsequently, a polycrystalline silicon film 12 is formed on the entire surface using the CVD method.
grow. At this time, phosphorus (P) or arsenic (As) is added into the polycrystalline silicon film 12 as an impurity to serve as an emitter diffusion source. Furthermore, a resin film 13 is formed on the polycrystalline silicon film 12.

次に、第3図(b)のように、反応性イオンエツチング
法を用いて樹脂膜13及び多結晶シリコン膜12を順次
エツチングして絶縁膜3,4の開孔部内のみに多結晶シ
リコン膜12を残す。
Next, as shown in FIG. 3(b), the resin film 13 and the polycrystalline silicon film 12 are sequentially etched using a reactive ion etching method to form a polycrystalline silicon film only within the openings of the insulating films 3 and 4. Leave 12.

次に、第3図(C)に示すように、エミッタ領域形成用
の下層電極となる多結晶シリコン膜12のみを樹脂膜1
4で覆い、ベース電極用開孔部の多結晶シリコン膜12
を弗酸、硝酸系溶液を用いてエツチング除去する。これ
により、エミッタ相当箇所の開孔内にのみ多結晶シリコ
ン膜12が残され、後にエミッタ下層電極として構成さ
れる。
Next, as shown in FIG. 3(C), only the polycrystalline silicon film 12, which will become the lower electrode for forming the emitter region, is removed from the resin film 1.
4 and cover the polycrystalline silicon film 12 in the opening for the base electrode.
is removed by etching using a hydrofluoric acid or nitric acid solution. As a result, the polycrystalline silicon film 12 is left only in the opening corresponding to the emitter, and will later be configured as an emitter lower layer electrode.

次に、第3図(d)に示すように、樹脂膜14を酸素プ
ラズマ中で除去した後、高温度で熱処理し、残されてい
るエミッタ側の多結晶シリコン膜12中の不純物をベー
ス領域2に拡散し、エミッタ領域9を形成する。
Next, as shown in FIG. 3(d), after removing the resin film 14 in oxygen plasma, heat treatment is performed at high temperature to remove impurities in the remaining polycrystalline silicon film 12 on the emitter side from the base region. 2 to form an emitter region 9.

(発明が解決しようとする課題〕 上述した従来の製造方法では、多結晶シリコン膜12の
膜厚や樹脂膜13の膜厚にばらつきが生じると、これに
伴ってエツチングすべき膜厚はウェハ面内及びウェハ間
によって相違される。このため、多結晶シリコン膜12
と樹脂膜13を同時にエツチングする第3図(b)の工
程においては、上述した膜厚のばらつきによって、第4
図のように、多結晶シリコン膜12にアンダーエツチン
グやオーバエツチングが発生する。また、場合によって
は、樹脂膜13よりも多結晶シリコン膜12のエツチン
グ速度が大きくなるような異常エツチングが発生するこ
ともある。
(Problems to be Solved by the Invention) In the conventional manufacturing method described above, if variations occur in the thickness of the polycrystalline silicon film 12 or the resin film 13, the thickness of the film to be etched will vary depending on the thickness of the wafer surface. For this reason, the polycrystalline silicon film 12
In the step of FIG. 3(b) in which the resin film 13 and the resin film 13 are etched at the same time, the fourth
As shown in the figure, under-etching and over-etching occur in the polycrystalline silicon film 12. Further, in some cases, abnormal etching may occur such that the etching rate of the polycrystalline silicon film 12 is higher than that of the resin film 13.

したがって、従来の製造方法では、エミッタ相当箇所の
開孔内に多結晶シリコン膜12を好適に残すことが難し
くなり、所望するエミッタ領域9の形成、或いは好適な
エミッタ下層電極の形成を再現性良く行うことができな
いという問題がある。
Therefore, in the conventional manufacturing method, it is difficult to properly leave the polycrystalline silicon film 12 in the opening corresponding to the emitter, and it is difficult to form a desired emitter region 9 or a suitable emitter lower layer electrode with good reproducibility. The problem is that it cannot be done.

本発明はエミッタ領域を良好に形成し、かつ好適なエミ
ッタ下層電極を形成することを可能にした半導体装置の
製造方法を提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a semiconductor device, which makes it possible to form an emitter region well and form a suitable lower emitter electrode.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の半導体装置の製造方法は、ベース領域を形成し
た半導体基板上に第1及び第2の絶縁膜を形成する工程
と、前記第2絶縁膜をエミッタコンタクト及びベースコ
ンタクトの相当箇所においてエツチングして開孔を形成
する工程と、前記第1絶縁膜をエミッタコンタクト箇所
においてエツチングして前記半導体基板の表面を露出さ
せる開孔を形成する工程と、このエミッタコンタクトの
開孔内に不純物を含むシリコンを選択的に成長させてエ
ミッタ下層電極を形成する工程と、前記ベースコンタク
ト箇所の第1絶縁膜をエツチングする工程と、前記エミ
ッタ下層電極から不純物を拡散してエミッタ領域を形成
する工程と、前記エミッタコンタクト及びベースコンタ
クト上に夫々エミッタ電極及びベース電極を形成する工
程とを含んでいる。
The method for manufacturing a semiconductor device of the present invention includes the steps of forming first and second insulating films on a semiconductor substrate on which a base region is formed, and etching the second insulating film at locations corresponding to the emitter contact and the base contact. etching the first insulating film at the emitter contact location to form an opening exposing the surface of the semiconductor substrate; and etching silicon containing impurities in the emitter contact opening. a step of etching the first insulating film at the base contact portion; a step of diffusing impurities from the emitter lower electrode to form an emitter region; forming an emitter electrode and a base electrode on the emitter contact and the base contact, respectively.

この場合、エミッタ下層電極は、不純物を含まないシリ
コンを成長した後に、イオン注入法または熱拡散法によ
り不純物を該シリコンに注入してもよい。
In this case, the emitter lower electrode may be formed by growing impurity-free silicon and then implanting impurities into the silicon by ion implantation or thermal diffusion.

〔作用〕[Effect]

この製造方法では、エミッタコンタクト用の開孔内にの
み選択的にシリコンを成長させてエミッタ下層電極を構
成できるので、゛該シリコンをエミッタコンタクト用開
札内に好適に形成でき、所望のエミッタ下層電極を再現
性良く製造することができる。
In this manufacturing method, the emitter lower layer electrode can be formed by selectively growing silicon only in the opening for the emitter contact. can be manufactured with good reproducibility.

〔実施例〕〔Example〕

次に、本発明を図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の製造方法により製造したバイポーラト
ランジスタの断面図である。
FIG. 1 is a sectional view of a bipolar transistor manufactured by the manufacturing method of the present invention.

第1図において、シリコン基板1にはベース領域2とエ
ミッタ領域9とを形成し、その上に形成したシリコン酸
化膜3.シリコン窒化膜4からなる絶縁膜には、近接し
てベースコンタクト及びエミッタコンタクト用の各開孔
を開設している。そして、エミッタコンタクト用開孔の
内部には不純物添加された多結晶シリコン膜7を形成し
、これをエミッタ下層電極として構成している。
In FIG. 1, a base region 2 and an emitter region 9 are formed on a silicon substrate 1, and a silicon oxide film 3. In the insulating film made of silicon nitride film 4, openings for base contact and emitter contact are formed adjacently. Then, an impurity-doped polycrystalline silicon film 7 is formed inside the emitter contact opening, and this is configured as an emitter lower layer electrode.

また、このエミッタ下層電極7上にはエミ・ンタ電極1
0を形成し、かつベースコンタクト用開孔にはベース電
極11を形成している。
Further, an emitter electrode 1 is placed on this emitter lower layer electrode 7.
0 is formed, and a base electrode 11 is formed in the base contact opening.

第2図(a)乃至(e)は第1図のバイポーラトランジ
スタの製造方法を工程順に示す断面図である。
FIGS. 2(a) to 2(e) are cross-sectional views showing the method for manufacturing the bipolar transistor shown in FIG. 1 in order of steps.

先ず、第2図(a)のように、既にベース領域2を選択
形成しているシリコン基板1上に、第1絶縁膜としてシ
リコン酸化膜3を形成し、更にこの上に第2絶縁膜とし
てシリコン窒化膜4を形成する。その上で、樹脂膜5を
マスクにして反応性イオンエツチング法によりエミッタ
コンタクト及びベースコンタクト相当箇所を選択エツチ
ングし、第2絶縁膜4に開孔を設ける。このとき、第1
絶縁膜3は多少エツチングされてもよい。
First, as shown in FIG. 2(a), a silicon oxide film 3 is formed as a first insulating film on a silicon substrate 1 on which a base region 2 has already been selectively formed, and a second insulating film is further formed on this. A silicon nitride film 4 is formed. Then, using the resin film 5 as a mask, portions corresponding to the emitter contact and the base contact are selectively etched by reactive ion etching to form openings in the second insulating film 4. At this time, the first
The insulating film 3 may be etched to some extent.

次に、第2図(b)のように、エミッタコンタクト用開
孔のみを開窓した樹脂膜6でシリコン基板1上を覆い、
この樹脂l16及び第2絶縁膜4をマスクにして第1絶
縁膜3を反応性イオンエツチング又はHF系溶液により
選択エツチングしてエミッタコンタクトのみを開孔する
。このとき、最初にマスクとして用いた樹脂膜5を除去
し、後で樹脂膜6を形成しているが、場合によっては樹
脂膜5はそのままで、ベースコンタクト用開孔のみを樹
脂膜6で覆うようにしてもよい。
Next, as shown in FIG. 2(b), the silicon substrate 1 is covered with a resin film 6 in which only the emitter contact openings are opened.
Using the resin 116 and the second insulating film 4 as a mask, the first insulating film 3 is selectively etched by reactive ion etching or an HF solution to open only the emitter contact. At this time, the resin film 5 used as a mask is first removed and the resin film 6 is formed later, but in some cases, the resin film 5 is left as is and only the base contact opening is covered with the resin film 6. You can do it like this.

次に、第2図(C)のように、樹脂膜5,6の全てを0
2プラズマを用いて除去する。その後、例えばS i 
−M B E (Silicon molecular
 beamepitaxy  :分子線エピタキシー)
等を用いて、450℃程度で多結晶シリコン膜7を成長
する。このとき、多結晶シリコン膜7はシリコン結晶表
面上にのみ成長されるため、エミッタ用コンタクト開孔
の内部のみに成長される。なお、このときエミッタの拡
散源としての砒素又はアンチモン(sb等を同時に添加
する。この多結晶シリコン膜7はエミッタ下層電極とし
て構成される。
Next, as shown in FIG. 2(C), all of the resin films 5 and 6 are
2. Remove using plasma. Then, for example, S i
-MBE (Silicon molecular
beampitaxy: molecular beam epitaxy)
A polycrystalline silicon film 7 is grown at about 450° C. using a method such as the following. At this time, since the polycrystalline silicon film 7 is grown only on the silicon crystal surface, it is grown only inside the emitter contact opening. At this time, arsenic or antimony (sb, etc.) as an emitter diffusion source is added at the same time. This polycrystalline silicon film 7 is configured as an emitter lower layer electrode.

次に、第2図(d)のように、ベースコンタクト用開孔
のみを開窓した樹脂II!8をマスクにしてベースコン
タクト用開孔内の第1絶縁膜3を反応性イオンエツチン
グ及びHF系溶液を用いて除去し、ベースコンタクトを
開孔する。
Next, as shown in FIG. 2(d), resin II with only the opening for the base contact opened! 8 as a mask, the first insulating film 3 in the base contact hole is removed by reactive ion etching and an HF solution to form a base contact hole.

しかる上で、第2図(e)のように、樹脂膜8を02プ
ラズマ中で除去した後、高温で熱処理し、多結晶シリコ
ン膜7中の不純物を拡散し、エミ・ンタ領域9を形成す
る。
Then, as shown in FIG. 2(e), after removing the resin film 8 in 02 plasma, it is heat treated at high temperature to diffuse impurities in the polycrystalline silicon film 7 and form an emitter region 9. do.

以下、全面にアルミニウム膜又は金膜を形成した後、こ
れをパターニングすることにより、第1図に示したエミ
ッタ電橋10及びベース電極11を形成し、バイポーラ
トランジスタが完成する。
Thereafter, an aluminum film or a gold film is formed on the entire surface and then patterned to form the emitter bridge 10 and base electrode 11 shown in FIG. 1, thereby completing a bipolar transistor.

なお、エミッタ下層電極を構成する多結晶シリコンの代
わりにエピタキシャル成長した単結晶シリコン、或いは
アモルファスシリコンを用いてもよい。これらは、St
−MBHの成長温度、成長真空度等によって容易に変更
できる。
Note that epitaxially grown single crystal silicon or amorphous silicon may be used instead of polycrystalline silicon constituting the lower emitter electrode. These are St.
- It can be easily changed by changing the MBH growth temperature, growth vacuum degree, etc.

また、エミッタ下層電極に添加する不純物は、イオン注
入法あるいは熱拡散法によって、エミッタ下層電極膜を
形成した後に注入してもよい。
Further, the impurity added to the emitter lower layer electrode may be implanted after forming the emitter lower layer electrode film by ion implantation or thermal diffusion.

〔発明の効果] 以上説明したように本発明は、エミッタコンタクト用の
開孔内にのみ選択的にシリコンを成長させ、かつ不純物
を添加してエミッタ下層電極を形成しているので、該シ
リコンをエミッタコンタクト用開孔内に好適に形成して
所望のエミッタ下層電極を再現性良く形成することがで
き、特性の優れたバイポーラトランジスタを製造するこ
とができる効果がある。
[Effects of the Invention] As explained above, the present invention selectively grows silicon only in the opening for the emitter contact and adds impurities to form the emitter lower layer electrode. A desired emitter lower layer electrode can be formed with good reproducibility by being suitably formed within the emitter contact opening, and a bipolar transistor with excellent characteristics can be manufactured.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の製造方法で形成したバイポーラトラン
ジスタの縦断面図、第2図(a)乃至(e)は本発明の
一実施例を製造工程順に示す縦断面図、第3図(a)乃
至(d)は従来の製造方法を工程順に示す縦断面図、第
4図は従来の問題点を説明するための工程途中の縦断面
図である。 l・・・シリコン基板、2・・・ベース領域、3・・・
第1絶縁膜、4・・・第2絶縁膜、5.6・・・樹脂膜
、7・・・多結晶シリコン膜(エミッタ下層電極)、8
・・・樹脂膜、9・・・エミッタ領域、10・・・エミ
ッタ電極、11・・・ベース電極、12・・・多結晶シ
リコン膜、13.14・・・樹脂膜。 第 ■ 図 第3 図
FIG. 1 is a vertical cross-sectional view of a bipolar transistor formed by the manufacturing method of the present invention, FIGS. 2(a) to (e) are vertical cross-sectional views showing an embodiment of the present invention in the order of manufacturing steps, and FIG. ) to (d) are vertical cross-sectional views showing the conventional manufacturing method in the order of steps, and FIG. 4 is a vertical cross-sectional view in the middle of the process for explaining problems in the conventional method. l...Silicon substrate, 2...Base region, 3...
First insulating film, 4... Second insulating film, 5.6... Resin film, 7... Polycrystalline silicon film (emitter lower layer electrode), 8
... Resin film, 9... Emitter region, 10... Emitter electrode, 11... Base electrode, 12... Polycrystalline silicon film, 13.14... Resin film. Figure ■ Figure 3

Claims (1)

【特許請求の範囲】 1、ベース領域を形成した半導体基板上に第1及び第2
の絶縁膜を形成する工程と、前記第2絶縁膜をエミッタ
コンタクト及びベースコンタクトの相当箇所においてエ
ッチングして開孔を形成する工程と、前記第1絶縁膜を
エミッタコンタクト箇所においてエッチングして前記半
導体基板の表面を露出させる開孔を形成する工程と、こ
のエミッタコンタクトの開孔内に不純物を含むシリコン
を選択的に成長させてエミッタ下層電極を形成する工程
と、前記ベースコンタクト箇所の第1絶縁膜をエッチン
グする工程と、前記エミッタ下層電極から不純物を拡散
してエミッタ領域を形成する工程と、前記エミッタコン
タクト及びベースコンタクト上に夫々エミッタ電極及び
ベース電極を形成する工程とを含むことを特徴とする半
導体装置の製造方法。 2、エミッタ下層電極は、不純物を含まないシリコンを
成長した後に、イオン注入法または熱拡散法により不純
物を該シリコンに注入してなる特許請求の範囲第1項記
載の半導体装置の製造方法。
[Claims] 1. First and second semiconductor substrates are formed on a semiconductor substrate on which a base region is formed.
etching the second insulating film at locations corresponding to the emitter contact and the base contact to form openings; and etching the first insulating film at the emitter contact location to form the semiconductor layer. forming an opening that exposes the surface of the substrate; selectively growing silicon containing impurities in the opening of the emitter contact to form a lower emitter electrode; and forming a first insulator at the base contact location. The method includes the steps of etching a film, diffusing impurities from the emitter lower layer electrode to form an emitter region, and forming an emitter electrode and a base electrode on the emitter contact and base contact, respectively. A method for manufacturing a semiconductor device. 2. The method of manufacturing a semiconductor device according to claim 1, wherein the emitter lower layer electrode is formed by growing impurity-free silicon and then implanting impurities into the silicon by ion implantation or thermal diffusion.
JP9000289A 1989-04-10 1989-04-10 Manufacture of semiconductor device Pending JPH02268440A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9000289A JPH02268440A (en) 1989-04-10 1989-04-10 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9000289A JPH02268440A (en) 1989-04-10 1989-04-10 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH02268440A true JPH02268440A (en) 1990-11-02

Family

ID=13986398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9000289A Pending JPH02268440A (en) 1989-04-10 1989-04-10 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH02268440A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5695912A (en) * 1990-10-08 1997-12-09 Iwatsu Electric Co., Ltd. Desensitizing solution for offset printing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5695912A (en) * 1990-10-08 1997-12-09 Iwatsu Electric Co., Ltd. Desensitizing solution for offset printing

Similar Documents

Publication Publication Date Title
JPH08139278A (en) Manufacture of semiconductor device
JPH0582441A (en) Silicon carbide bipolar semiconductor device and its manufacture
JPS63174366A (en) Manufacture of semiconductor device
JPH02268440A (en) Manufacture of semiconductor device
JP2000100931A (en) Semiconductor device and manufacture thereof
JPH0684938A (en) Manufacture of semiconductor device
JPS5968949A (en) Manufacture of semiconductor device
JPS6024013A (en) Manufacture of semiconductor device
JP3261444B2 (en) Manufacturing method of semiconductor thin film
JPH0330293B2 (en)
JPH03227023A (en) Manufacture of bipolar transistor
JPH03235326A (en) Manufacture of semiconductor device
JPH034514A (en) Manufacture of wafer
JPH0226061A (en) Manufacture of semiconductor integrated circuit
JP2743451B2 (en) Method for manufacturing semiconductor device
JPS61207076A (en) Manufacture of semiconductor device
JPS6358921A (en) Manufacture of semiconductor device
JPS59105367A (en) Manufacture of metal oxide semiconductor type transistor
JPH04129215A (en) Manufacture of semiconductor device
JPS6188543A (en) Manufacture of semiconductor device
JPH0475349A (en) Manufacture of semiconductor device
JPS63233566A (en) Manufacture of semiconductor device
JPH0227813B2 (en) HANDOTAISOCHINOSEIZOHOHO
JPH0258848A (en) Manufacture of semiconductor device
JPS61274323A (en) Manufacture of semiconductor device