JPH02267653A

JPH02267653A - 入出力サブシステムのチャネルパス負荷率均等化方法

Info

Publication number: JPH02267653A
Application number: JP8853089A
Authority: JP
Inventors: Tatsuo Matoba; 的場　辰夫; Bunji Kawanishi; 川西　文二
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1989-04-07
Filing date: 1989-04-07
Publication date: 1990-11-01
Anticipated expiration: 2011-03-27
Also published as: JPH0831077B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔目次〕概要産業上の利用分野従来の技術（第６図、第７図）発明が解決しようとする課題課題を解決するための手段（第１図）作用実施例（ａ）一実施例の説明（第２図〜第５図）（ｂｌ他の実
施例の説明発明の効果〔概要〕複数のコンピュータにより共用される入出力サブシステ
ムにおいて、複数のコンピュータの使用率を均等化する
チャネルパス負荷率均等化方法に関し、ＣＰＵが高速化しても、処理速度の異なる複数のＣＰＵ
からの使用率を均等化することを目的とし、複数ＣＰＵのチャネルの各々にチャネルパスを介し接続
される入出力制御装置と、該入出力制御装置により制御
される複数の入出力デバイスとを有し、一のＣＰＵから
の入出力命令受付時に、指定された入出力デバイスが他
のＣＰＵにより使用されている場合、デバイスビジーを
応答し、該入出力デバイスの使用終了後、新たな入出力
命令が到来しないことを条件に、該待たされたーのＣＰ
Ｕにデバイスエンド報告を行う入出力サブシステムにお
いて、該他のＣＰＵからの入出力命令受付時に、該−〇
〇ＰＵに対する該デバイスエンド報告が待たされた回数
を計数し、該回数が規定値を越えた場合、受け付けた該
他のＣＰＵの入出力命令に対して擬似的にデバイスビジ
ーを応答して、該待たされ続けているーのＣＰＵにデバ
イスエンド報告を行い、該デバイスエンド報告を行った
一のＣＰＵからの新しい入出力命令の受け付は及び実行
を優先させる。

〔産業上の利用分野〕

本発明は、複数のコンピュータ（ＣＰ　Ｕ）により共用
される入出力サブシステムにおいて、複数のコンピュー
タの使用率を均等化するチャネルパス負荷率均等化方法
に関する。

近年のコンピュータシステムの使用形態の多様化に伴い
、磁気ディスクサブシステム等の入出力サブシステムの
共有化が増大している。

このため、磁気ディスク制御装置には、複数のＣＰＵと
の接続を可能にするため、従来よりチャネルスイッチ機
構が提供されている。

このように、サブシステムが共用化された際に、処理速
度の異なる複数のＣＰＵに共用される場合が多く、この
場合、処理速度の速いＣＰＵから磁気ディスク装置を占
有されてしまい、処理速度の速いＣＰＵはいつまでも使
用できないという事態が生じるので、これを複数のＣＰ
Ｕで平均的に使用できるようにする必要がある。

〔従来の技術〕

第６図は磁気ディスクサブシステムの説明図である。

磁気ディスクサブシステムは、コンピュータシステムの
Ｄ　Ａ　Ｓ　Ｄ　（Ｄｉｒｅｃｔ　Ａｃｃｅｓｓ　Ｓｔ
ｏｒａｇｅ　Ｄｅｖｉｃｅ）として使用され、磁気ディ
スク（入出力）制御装置２ａ、２ｂの各々は、上位に複
数のＣＰＵ（中央処理装置）１ａ、ｌｂのチャネル１０
とチャネルパス１１を介して接続される。

又、磁気ディスク制御装置２ａ、２ｂの下位では、各々
磁気ディスク制御アダプタ３ａ、３ｂを介し磁気ディス
ク装置（入出力デバイス）４ａ、４ｂ１−・、４ｎに接
続されている。

このようなサブシステムにおいて、複数ＣＰＵで磁気デ
ィスク装置を平均的に使用する方法として、コマンドリ
トライ機能を用いた方法が提案されている。

第７図は係る従来技術の説明図である。

例えば、ＣＰＵ１ａを遅いＣＰＵ、ＣＰＵＩ　ｂを速い
ＣＰＵとし、各々への磁気ディスク制御装置２ａ（又は
２ｂ）からのチャネルパスをＢ、Ａとする。

磁気ディスク制御装置２ａでは、ＣＰＵからの入出力命
令５ＴＡＲＴ　　ＩＯに応じて指定された磁気ディスク
装置が使用中なら使用中であることを示すデバイスビジ
ーＤＶ　　ＢＵＳＹをＣＰＵへ応答する。

一方、使用中でなければ、当該磁気ディスク装置を用い
て入出力命令を実行し、終了により終了報告する。

デバイスビジーを返答したＣＰＵに対しては、当該磁気
ディスク装置の使用が解除されると、次の入出力命令が
到来してないことを条件にデバイスの使用可能状態を通
知するデバイスエンド報告ＤＶ　　ＥＮＤを当該ＣＰＵ
に通知する。

これによって当該ＣＰＵは、新たに入出力命令５ＴＡＲ
Ｔ　　１０を発行する。

このようなシーケンスにおいて、早いＣＰＵ　１ｂが第
７図のように連続的に入出力命令５ＴＡＲＴ　　１０を
発行すると、遅いＣＰＵ１ａは入出力命令５ＴＡＲＴ　
　１０を発行しても、デバイスビジーＤＶ　　ＢＵＳＹ
が返答され、例えデバイスエンド報告ＤＶ　　ＥＮＤを
受けても、入出力命令５ＴＡＲＴ　　ＩＯを発行する前
に、早いＣＰＵ１ｂが入出力命令５ＴＡＲＴ　　１０を
発行してしまうと、遅いＣＰＵ１ａの入出力命令５ＴＡ
ＲＴ　　ＩＯに対し再びデバイスビジーＤＶ　　ＢＵＳ
Ｙが返答されて、いつまでも使用できない。

このため、従来技術では、遅いＣＰＵ１ａに対し、デバ
イスビジーＤＶ　　ＢＵＳＹとデバイスエンド報告ＤＶ
　　ＥＮＤとが返答されても、入出力命令の実行されな
い回数をカウンタで計測し、その回数が規定値に達する
と、ＣＰＵ１ａからの次の入出力命令５ＴＡＲＴ　　１
０に対し、コマンドの再発行を指示するりトライステー
タスＲＥＴＲＹ　　５ＴＡＴＵＳを返答する。

デバイスビジーＤＶ　　ＢＵＳＹは、ＣＰＵのＯ８に行
って処理されるため、次の入出力命令５ＴＡＲＴ　　Ｉ
Ｏの発行まで時間がかかるが、リトライステータスＲＥ
ＴＲＹ　　５ＴＡＴＵＳはＯ８まで行かずに処理される
ため、デバイスエンド報告ＤＶ　　ＥＮＤに対し、直ち
にリトライコマンドを再発行でき、遅いＣＰＵ１ａの入
出力命令５ＴＡＲＴ　　１０が実行される。

このように、従来は、デバイスエンド報告ＤＶＥＮＤが
到来しても、何度も入出力命令５ＴＡＲＴ　　１０が実
行されない状態が続くと、入出力命令５ＴＡＲＴ　　Ｉ
Ｏに対しリトライステータスＲＥＴＲＹ　　５ＴＡＴＵ
Ｓを返答し、デバイスエンド報告ＤＶ　　ＥＮＤに対し
、直ちにリトライコマンドを再発行させ、入出力命令を
実行していた。

〔発明が解決しようとする課題〕

ところが、近年のＣＰＵの処理速度の高速化により、早
いＣＰＵでは、リトライステータスの返送後、早いｃｐ
ｕの入出力命令の実行が終了し、デバイスエンド報告Ｄ
Ｖ　　ＥＮＤを報告する前ｔに入出力命令５ＴＡＲＴ　
　１０が発行されてしまう場合がある。

このような場合、早いＣＰＵ１ｂの入出力命令５ＴＡＲ
Ｔ　　１０が実行されてしまい、デバイスエンド報告は
なされない。

このため、遅いＣＰＵ１ａでは、リトライステータス受
信後、デバイスエンド報告を待っているから、一定時間
以内にデバイスエンド報告が到来しないと、ホスト側の
タイムアウトエラーとなってしまうという問題が生じて
、コマンドリトライ機能では、早いＣＰＵの高速化に対
処できないという事態が生じていた。

従って、本発明は、ＣＰＵが高速化しても、処理速度の
異なる複数のＣＰＵからの使用率（チャネルパス負荷率
）を均等化することのできる入出力サブシステムのチャ
ネルパス負荷率均等化方法を提供することを目的とする
。

〔課題を解決するための手段〕

第１図は本発明の原理図である。

本発明は、第１図（Ａ）に示すように、複数ＣＰＵ１ａ
、ｌｂのチャネル１０の各々にチャネルパス１１を介し
接続される入出力制御装置２ａと、該入出力制御装？Ｉ
！ｆ２ａにより制御される複数の入出力デバイス４ａ〜
４ｎとを有し、第１図（Ｂ）に示すように、−〇〇ＰＵ
１ａからの入出力命令受付時に、指定された入出力デバ
イスが他のＣＰＵ１ｂにより使用されている場合、デバ
イスビジーを応答し、該入出力デバイスの使用終了後、
新たな入出力命令が到来しないことを条件に、該待たさ
れたーのＣＰＵ１ａにデバイスエンド報告を行う入出力
サブシステムにおいて、第１図（Ｃ）に示すように、該
他のＣＰＵ１ｂからの入出力命令受付時に、該−〇ＣＰ
Ｕ１ａに対する該デバイスエンド報告が待たされた回数
を計数し、該回数が規定値を越えた場合、受け付けた該
他のＣＰＵ１ｂの入出力命令に対して擬似的にデバイス
ビジーを応答して、該待たされ続けている一のＣＰＵ１
ａにデバイスエンド報告を行い、該デバイスエンド報告
を行ったーのＣＰＵ１ａからの新しい入出力命令の受け
付は及び実行を優先させるものである。

〔作用〕

本発明では、デバイスエンド報告が待たされた回数を計
数し、規定値に達すると、早いＣＰＵ　１ｂの入出力命
令に対し擬似的にデバイスビジーを強制応答し、早いＣ
ＰＵ１ｂを強制的に待たせ、その間に遅いＣＰＵ１ａに
デバイスエンド報告を行い、更に遅いＣＰＵ１ａからの
新しい入出力命令の受け付け、実行を優先的に行うよう
にし、早いＣＰＵＩ　ｂの処理速度が速くなっても、遅
いＣＰＵ１ａの入出力命令を実行できるようにした。

このため、遅いＣＰＵも、早いＣＰＵに連続的に使用さ
れて目的とするデバイスがビジーのため長時間待たされ
ることがなく、各ＣＰＵからの使用率の均等化が図れ、
システム全体の処理効率が上がる。

又、デバイスエンド報告の待たされている回数を計数す
るので、ｃｐｕの高速化により、連続した入出力命令が
発行されて、デバイスエンド報告が出力されなくても、
遅いＣＰＵの待たされた時間を正確に計測できる。

〔実施例〕

（ａ）一実施例の説明第２図は本発明の一実施例構成図であり、磁気ディスク
制御装？１２ａ（２ｂ）の構成を示しており、第３図は
その要部構成図である。

図中、第１図及び第６図で示したものと同一のものは、
同一の記号で示してあり、２ｏ、２１は各々チャネルス
イッチ制御回路であり、各々チャネルバス１１を介しＣ
ＰＵＩ　ａ、ｌｂ（第６図参照）のチャネル１０と接続
されるもの、２２はチャネルインターフェース制御回路
であり、チャネルスイッチ制御回路２０，２１を介しチ
ャネル１０との間のインターフェース制御を行うもの、
２３はアダプタインターフェース制御回路であり、磁気
ディスク制御アダプタ３ａ（３ｂ）（第６図参照）との
間のインターフェース制御を行うものである。

２４はマイクロプロセッサであり、主制御部を構成し、
各種の応答制御等をプログラムの実行により行うもの、
２５はマイクロプログラム用コントロールストレージで
あり、マイクロプロセッサ（以下ＭＰＵという）２４が
実行するマイクロプログラムを格納しておくもの、２６
は命令受付抑止回路であり、ＭＰＵ２４の指示したチャ
ネルパスの命令を抑止する（チャネルブロックという）
ようチャネルインターフェース制御回路２２を制御する
ものである。

２７は記憶レジスタであり、第３図に示すように、各デ
バイス（磁気ディスク装置）４ａ〜４ｎに対し、各々チ
ャネルパスＡ−ｍに対してデバイスエンド報告が必要か
否かのフラグを格納しておくもの、２８は未報告デバイ
スエンドカウンタであり、各デバイス（磁気ディスク装
置）４ａ〜４ｎに対し、各々チャネルバスＡ　％　ｍに
対してのデバイスエンド報告が待たされている回数を計
数して保持しておくものである。

尚、磁気ディスクサブシステムのシステム構成は、第６
図と同一である。

第４図は本発明の一実施例処理フロー図、第５図は本発
明の一実施例動作説明図である。

■　磁気ディスク制御装置２ａのＭＰＵ２４は、チャネ
ルインターフェース制御回路２２にチャネル１０から命
令が有るかを調べる。

■　チャネル１０からの入出力命令があると、チャネル
インターフェース制御回路２２は入出力命令を受け付け
る。

そして、ＭＰＵ２４は、当該入出力命令に含まれる指定
デバイスにより記憶レジスタ２７を参照し、そのデバイ
スに関して、以前他チャネルバスに対してデバイスビジ
一応答したため、その他チャネルバスに対してデバイス
エンド報告の必要があるかを判定する。

■　他チャネルパスに対してデバイスエンド報告をする
必要がある場合、即ち、他チャネルパスに接続されてい
る他のＣＰＵで、そのデバイスが使用可能になるのを待
っている状態の場合、ＭＰＵ２４は、カウンタ２８のそ
のデバイスに関する当該他チャネルバスについての未報
告デバイスカウント値を「＋１」する。

次に、ＭＰＵ２４は、カウンタ２８のそのデバイスに関
する当該他チャネルパスについての未報告デバイスカウ
ント値が規定値を越えているかを判定する。

■　ＭＰＵ２４は、当該カウント値が規定値を越えてい
ると判断すると、当該他チャネルパスに接続されている
他のＣＰＵが、そのデバイスが使用可能になるのを既に
一定期間待ち続けているため、ＭＰＵ２４はチャネルイ
ンターフェース制御回路２２に、全命令を受け付けたチ
ャネルパスに擬像的にデバイスビジーを応答せしめる。

そして、ＭＰＵ２４は、カウンタ２８の当該規定値を越
えたチャネルパスについての未報告デバイスカウント値
をリセットする。

更に、ＭＰＵ２４は、記憶レジスタ２７に、当該デバイ
スの当該命令を受け付けたチャネルパス欄に、そのデバ
イスの使用が終了した時にデバイスエンド報告の必要が
あることを示すフラグをセットし、ステップ■に戻る。

■　一方、ステップ■でデバイスエンド報告の必要なし
又はステップ■で未報告デバイスカウント値が規定値を
越えていなければ、ＭＰＵ２４は当該デバイスを選択し
、当該デバイスは使用中かを判定する。

■　使用中でなければ、当該入出力命令を実行すべく、
ＭＰＵ２４はアダプタインターフェース制御回路２３等
を制御し、当該入出力命令のあったチャネルパスに正常
終了を報告して、ステップ■へ戻る。

■　逆に使用中であれば、ＭＰＵ２４は当該入出力命令
のあったチャネルパスにチャネルインターフェース制御
回路２２を介しデバイスビジ一応答し、記憶レジスタ２
７の当該デバイスの当該チャネルパスの欄に、そのデバ
イスの使用が終了した時に、デバイスエンド報告の必要
のあることを示すフラグをセットし、ステップ■へ戻る
。

■　一方、ステップのでチャネルからの命令なしと判定
すると、ＭＰＵ２４は、記憶レジスタ２７のフラグを参
照し、デバイスエンド報告の必要があゝるかを判定し、
必要がなければ、ステップ■に戻る。

■　逆に、デバイスエンド報告の必要がある時は、ＭＰ
Ｕ２４は、そのチャネルパスに対して、チャネルインタ
ーフェース制御回路２２を介し、デバイスが使用可能に
なったことを通知するためのデバイスエンドを報告する
。

更に、ＭＰＵ２４は、デバイスエンド報告をしたチャネ
ルパスからの新しい命令受付を優先させるための操作を
行う。

即ち、ＭＰＵ２４は、命令受付抑止回路２６にチャネル
ブロック機能を動作させて、デバイスエンド報告をした
チャネルパス以外からの新しい命令受付を一時的に抑止
するようチャネルインターフェース制御回路２２を操作
する。

そして、ステップ■へ戻る。

例えば、第５図のように、早いＣＰＵのチャネルパスＡ
から連続的に入出力命令５ＴＡＲＴ　　１０が発行され
ると、先づ遅いＣＰＵのチャネルパスＢの入出力命令５
ＴＡＲＴ　　ＩＯに対しデバイスビジーがステップ■で
応答される。

そしてチャネルパスＡの入出力命令５ＴＡＲＴＩＯ実行
毎に、ステップ■で、チャネルパスＢの未報告デバイス
エンドカウント値が「＋１」更新される。

そして、未報告デバイスエンド値が規定値を越えると、
ステップ■で、チャネルパスＡの入出力命令５ＴＡＲＴ
　　ＴＯに対し、擬似デバイスビジーが応答され、チャ
ネルパスＢにデバイスエンドが報告される。

更に、ステップ■で、チャネルバスＢ以外のチャネルバ
スの命令受付が抑止され、チャネルバスＢの入出力命令
が優先的に実行される。

そして、チャネルバスＢの入出力命令の実行終了により
、チャネルバスＡにデバイスエンド報告がされる。

このようにして、早いＣＰＵのチャネルバスによって、
一定時間待たされていた他チャネルバスに接続されてい
る他のＣＰＵからの新しい命令が優先受付され実行でき
る。

このようにして、処理速度の異なる複数ＣＰＵの共用に
際し、各ＣＰＵからの使用率が均等化され、即ちチャネ
ルバスの負荷率が均等化され、システム全体の処理効率
が上がる。

（ｂ）他の実施例の説明上述の実施例では、磁気ディスク制御装置２ａについて
説明したが、磁気ディスク制御装置２ｂについても同様
であり、ＣＰＵも２台に限らず３台以上であってもよい
。

又、応答をデバイスビジー、デバイスエンド報告とした
が、磁気ディスク制御装置がビジー状態であることを示
すコントロール・ユニットビジー応答、ビジー状態が終
了したことを示すコントロール・ユニットエンド報告で
あってもよく、これらもデバイスビジー・デバイスエン
ド報告の概念に含まれる。

更に、磁気ディスクサブシステムで説明したが、他の入
出力サブシステムであってもよい。

以上本発明を実施例により説明したが、本発明は本発明
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。

〔発明の効果〕

以上説明した様に、本発明によれば、 ■　一定時間待たされた他のｃｐｕの入出力命令を優先
的に受付け、実行するので、ＣＰＵの処理速度にかかわ
らず、各ＣＰＵからの使用率が均等化できるという効果
を奏し、システム全体の処理効率を向上する。

■　デバイスエンド報告が待たされている回数を計数す
るので、正確に待たされた時間を計測できるという効果
を奏し、使用率均等化を正確に実行できる。

【図面の簡単な説明】第１図は本発明の原理図、第２図は本発明の一実施例構成図、第３図は本発明の一実施例要部構成図、第４図は本発明
の一実施例処理フロー図、第５図は本発明の一実施例動
作説明図、第６図は磁気ディスクサブシステムの説明図
、第７図は従来技術の説明図である。図中、１ａ、１ｂ−ＣＰＵ（中央処理装置）、１０−・
・チャネル、１１−チャネルバス。ｈｍｘｔテシＺクチ７シ２テ２ヮ説Ｈｑ図第６図

Claims

【特許請求の範囲】複数ＣＰＵ（１ａ、１ｂ）のチャネル（１０）の各々に
チャネルパス（１１）を介し接続される入出力制御装置
（２ａ）と、該入出力制御装置（２ａ）により制御される複数の入出
力デバイス（４ａ〜４ｎ）とを有し、一のＣＰＵ（１ａ
）からの入出力命令受付時に、指定された入出力デバイ
スが他のＣＰＵ（１ｂ）により使用されている場合、デ
バイスビジーを応答し、該入出力デバイスの使用終了後、新たな入出力命令が到
来しないことを条件に、該待たされた一のＣＰＵ（１ａ
）にデバイスエンド報告を行う入出力サブシステムにお
いて、該他のＣＰＵ（１ｂ）からの入出力命令受付時に、該一
のＣＰＵ（１ａ）に対する該デバイスエンド報告が待た
された回数を計数し、該回数が規定値を越えた場合、受け付けた該他のＣＰＵ
（１ｂ）の入出力命令に対して擬似的にデバイスビジー
を応答して、該待たされ続けている一のＣＰＵ（１ａ）
にデバイスエンド報告を行い、該デバイスエンド報告を行った一のＣＰＵ（１ａ）から
の新しい入出力命令の受け付け及び実行を優先させるこ
とを特徴とする入出力サブシステムのチャネルパス負荷率均
等化方法。